TWI652487B - 用以減少半導體測試指標時間之模組化多工介面總成及其使用方法 - Google Patents
用以減少半導體測試指標時間之模組化多工介面總成及其使用方法 Download PDFInfo
- Publication number
- TWI652487B TWI652487B TW104103552A TW104103552A TWI652487B TW I652487 B TWI652487 B TW I652487B TW 104103552 A TW104103552 A TW 104103552A TW 104103552 A TW104103552 A TW 104103552A TW I652487 B TWI652487 B TW I652487B
- Authority
- TW
- Taiwan
- Prior art keywords
- multiplex
- circuit
- interface assembly
- processor
- modularized
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
- G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Environmental & Geological Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
提供一模組化多工介面總成及相對應方法用以於使用機器人處理器的自動化半導體測試設備減少半導體測試指標時間。該模組化多工介面總成包括附接至該自動化半導體測試設備之一模組化印刷電路多工母板,及多個模組化負載板,各個模組化負載板為電氣地及機械地可卸式連結至一機器人處理器。該模組化多工介面總成也包括多個電纜束,各個電纜束電氣連結該印刷電路母板與該等多個模組化負載板中之一者,其中該等多個電纜束為線跡長度匹配一指定的數位信號。
Description
本案請求美國臨時專利申請案第61/935,517號,名稱用於減少指標時間之多工模組,申請日2014年2月4日之權益,該案之揭示爰引於此並融入本說明書之揭示。
本文揭示係有關於自動化測試設備及機器人處理器。更明確言之,本文揭示係有關於用於多工化多於一個測試部位,及用以在自動化測試設備減少或消除指標時間之一平台系統。
製造業及生產業使用自動化測試設備(ATE)以在各個製造階段分析及評比製造產品之完整性及操作性。於藉ATE測試期間經常採用機器人操縱器機器操縱工作件及產品進出與該ATE的連結。受測裝置(DUT)係由該機器人機器呈現給該ATE之一測試部位,由該ATE測試,及然後由該機器人機器,根據測試結果,分類及分配成組或倉(或否則
根據適用方案)。由於許多各類型DUT係藉ATE測試,及DUT可在生產的各個階段被測試(例如,最終測試、工作件探針等),故根據特定目的、裝置、及/或用於測試之產物而定,ATE之設計各異。同理,隨應用及與該ATE之可相容性而定,機器人操縱器機器各異。
雖然各異,但ATE及機器人操縱器各自通常包括數個典型操作單元。ATE及機器人操縱器例如廣用於電子產品的製造上,諸如類比及數位組件、電路及裝置(包括半導體、積體電路、微處理器等)。由於此種普及故描述針對此等產品的ATE及機器人操縱器之典型操作單元。
該ATE包括一系統控制器,其控制該系統及資料之移進及移出該系統。該ATE也包括測試資料及測試程式儲存裝置、圖案記憶體、系統電源供應器、直流電參考供應單元、類比電流參考供應單元、系統時鐘及校準電路、時序及時間集合記憶體、及精密測量單元(其可包括數位、類比或混合信號測試資源電路)。此外,該ATE之一測試頭包括接腳電子電路驅動裝置卡,提供用於DUT之接腳電子電路測試之接腳電路(諸如用於比較器、電流負載及其它測試資源)。一裝置介面板(DIB)(又稱為「負載板」)連結至該測試頭,及當適用時,提供DUT或DUTs之連結插座。該ATE也包括外部介面用以連結至測試裝置之機器人操縱器(稱作為「處理器」或「裝置處理器」),以及介接至電腦、網路、及/或其它儀器、裝置或組件。
機器人操縱器亦即處理器包括機械系統及控制器。該等機械系統實體傳遞DUT用以呈現給連結至該ATE
之該測試頭之該DIB之該(等)插座,於測試期間放置該等DUT於該(等)插座,測試之後自該(等)插座移除該等DUT,及根據測試後之個別測試結果分類該等DUT。該控制器指導該處理器之該等機械系統之操作且與該ATE通訊。視需要,處理器可包括根據應用及測試環境之記憶體及特定單元之額外特性件。
於該等裝置藉一ATE之習知測試及裝置藉一處理器之機械操縱中,當各個裝置藉該處理器放置在連結至該測試頭之該裝置介面板(DIB)之一插座內時,該ATE開始測試各個裝置。當測試完成時,該處理器須自該插座移開該受試裝置及轉運下一個裝置至該插座用於測試。介於藉該ATE測試,裝置自插座被移出及轉運期間,至下個裝置被轉運至且放置於插座間之該時間延遲係稱作該測試操作之「指標時間」。又,於裝置藉一ATE之習知測試中,各個裝置一旦放置於插座所需測試時間稱作為該測試操作之「測試器時間」。當測試一批次之裝置時,該測試操作所需總時間為針對全部該等裝置之指標時間加測試器時間之集合。各個裝置(或裝置集合,若在該DIB之可用插座多於一個裝置可同時藉該ATE測試)需要針對測試該裝置之指標時間加測試器時間之總和。雖然測試操作也可需要額外時間,例如,但由於設備之停機時間、錯誤、或連續測試順序之其它妨礙,此等屬於無需控制的不規則及不確定事件。
因此期望減少總測試時間(指標時間加測試器時間)。測試操作可能需要大量時間、努力及費用,諸如用於
人員、ATE、及處理器設備。ATE典型地為昂貴原因在於其包含複雜的電子電路。處理器通常比ATE價廉,原因在於機械構件係由較不複雜的電子電路控制。為了在ATE及處理器資本投資上獲得較大回報,操作該設備的公司需要該設備的閒置時間(無測試之時間週期)有限。因此使用ATE及處理器,減少總測試時間(指標時間加測試器時間)可提供顯著優點。舉例言之,若總測試時間減少,則在任何週期期間由各件設備及各個測試人員可執行更多測試,結果導致更大的投資回報。
處理器發展上的主要焦點係提高機械結構的速度,諸如臂、夾頭、導件、凸輪等,以便獲得縮短的指標時間。因處理器通常比ATE價廉,老舊處理器模型以較新的較快的模型置換。老舊處理器變閒置且被淘汰。處理器機械故障乃測試停機時間的一大來源;因此經常維持過量處理器作為備用設備但維持閒置,於週期期間不與ATE用於測試操作。期望藉由更有效且更有效率地使用ATE及可用處理器以減少總測試時間。
因此,優異地係藉減少處理器/機器人操縱器操作之指標時間來縮短用於測試的總測試時間。也優異地有效使用ATE資源及可用處理器以將閒置設備付諸運用,最大化設備能力的使用,利用可用容量(包括得自既有老舊設備的容量),及結果,提供更佳的投資報酬率。因此,藉由減少處理器指標時間及有效利用自動化測試設備資源,用以減少總測試時間之一平台系統將為技藝界及技術界的一
大改良。
最小化指標時間之一系統及方法已經描述於受讓人之既有專利案,包括美國專利案第7,183,785 B2號、美國專利案第7,508,191 B2號、美國專利案第7,619,432 B2號、及美國專利案第8,400,180 B2號,其中測試器資源係以交錯方式在二或多個處理器間多工化操作因而將指標時間減少至微不足道。為了讓此種策略變有效率且有效,要求一多工電路板(母板)介接該測試器至多個處理器。此一母板典型地設計為單一整合總成。此種辦法之一項缺點為當多工組件中之任一者故障時,整個總成變成無用直到修復為止。優異地係將多工組件置於可卸式模組或子卡上,使得當一組件故障時,缺陷模組可單純被更換,及多工母板即刻回復服務使用。又復,因須測試任何缺陷多工組件,就輔助測試而言以模組化架構為優異。
提出一種新穎模組化多工介面總成及使用可快速替換多工負載模組,用在一半導體測試單元多工化機器人處理器之相關方法。本文揭示之設計組態及相關特性件描述一集合之控制電路及布局其縮小了印刷電路板(PCB)面積、匹配互連體之接腳數目、及製造成本。
電路及PCB總成經描述用以支援用於半導體測試的多工介面硬體之設計,其係經設計以減少或消除測試期間的指標時間。本文揭示之實施例結合用於一模組化多
工總成之創新設計元件,該總成可附接至一母板介面PCB作為一或多個子卡。母板為一PCB總成,其係附接至一半導體測試器作為該測試器與該(等)受測裝置間之電氣及機械介面。本文揭示之實施例簡化了多工硬體之設計,及結合以減少的或可忽略的指標時間支援半導體測試所需全部元件。
於一實施例中,提出一種用以於使用機器人處理器的自動化半導體測試設備中減少半導體測試指標時間之模組化多工介面總成。該模組化多工介面總成包括附接至該自動化半導體測試設備之一模組化印刷電路多工母板;及多個模組化負載板,各個模組化負載板為電氣地及機械地可卸式連結至一機器人處理器。該模組化多工介面總成也包括多個電纜束,各個電纜束電氣連結該印刷電路母板與該等多個模組化負載板中之一者,其中該等多個電纜束為線跡長度匹配一指定的數位信號。
於另一個實施例中,給定該印刷電路多工母板電介質,該等多個電纜束為線跡長度匹配等於或大於該指定數位信號之一傳播速度乘以該指定數位信號之一上升時間之約1/6的一容差。
於又一個實施例中,給定該印刷電路多工母板電介質,該等多個電纜束為線跡長度匹配等於或大於該指定數位信號之一傳播速度乘以該指定數位信號之一下降時間之約1/6的一容差。
於一實施例中,給定該印刷電路多工母板電介
質,該等多個電纜束為線跡長度匹配等於或大於該指定數位信號之一傳播速度乘以該指定數位信號之一上升時間及一下降時間中之一最短時間之約1/6的一容差。
於另一個實施例中,該模組化多工介面總成也包括一安全電路被分派給一指定機器人處理器,當與該指定機器人處理器相關連的該電纜束變成與該印刷電路多工母板斷開時,其防止針對該指定機器人處理器之多工繼電器致動。
於又一個實施例中,被分派給該指定機器人處理器之該安全電路係位在連結該自動化半導體測試設備與該指定機器人處理器之一互鎖電路。該互鎖電路防止該自動化測試設備啟動利用超過一預定電壓臨界值之電氣信號的半導體測試器資源。
於一實施例中,該安全電路包括一特別電路。該特別電路介接用於該等機器人處理器中之各者的該指定互鎖電路及防止一斷開的機器人處理器被啟動,同時許可各個連結的機器人處理器繼續測試操作。
於另一個實施例中,該模組化多工介面總成包括一防止電路其防止多於一個機器人處理器同時連結至該自動化半導體測試設備之一半導體測試器。
於又一個實施例中,該防止電路包括一常閉防止繼電器,該常閉防止中繼器開斷並斷開與意外地同時連結至一相同半導體測試器之機器人處理器相關連的繼電器之電力。
於一實施例中,當該常閉防止繼電器啟動時一警報被致動。
於另一個實施例中,該模組化多工介面總成包括於該印刷電路多工母板中之一密度電路其許可該印刷電路多工母板之多工組件之一多重密度組態。
於又一個實施例中,該密度電路許可一4-接腳裝置分享三個通孔及占用該印刷電路多工母板之相對兩側之一相同區。
於一實施例中,該模組化多工介面總成包括於該印刷電路多工母板中之一多工電路其撥鈕切換該印刷電路多工母板之二平面以交錯地連結各個機器人處理器至該自動化半導體測試設備中之一半導體測試器。
於另一個實施例中,該模組化多工介面總成包括在該印刷電路多工母板中之一多工電路其係經組配以在數位信號路徑之多工化路徑間之分享接地接腳,該等分享接地路徑未曾同時被分享。
於又一個實施例中,在經組配以分享接地接腳之該多工電路中,數位信號路徑之數目為分享接地接腳的兩倍。
於一實施例中,在該印刷電路多工母板中之一多工電路其係經組配用於高電流切換組件之雙倍密度路徑安排。
於另一個實施例中,固態繼電器係配對成該印刷電路多工母板之頂層及底層且具有其部分接腳配對及在一
共用通孔上分享。
於又一個實施例中,提供兩個模組化負載板。
於一實施例中,提供多於兩個模組化負載板。
於另一個實施例中,提出一種用以於使用機器人處理器的自動化半導體測試設備中減少半導體測試指標時間之模組化多工介面總成之使用方法。該方法包括附接一模組化印刷電路多工母板至該自動化半導體測試設備;及附接一模組化負載板至一機器人處理器,各個模組化負載板為電氣地及機械地可卸式連結至多個機器人處理器中之一者。該方法也包括提供多個電纜束,各個電纜束電氣連結該印刷電路母板與一模組化負載板,其中該等多個電纜束為線跡長度匹配一指定的數位信號。
100‧‧‧多工化處理器測試單元
101‧‧‧多工母板
102‧‧‧半導體測試器
103、104‧‧‧子負載板
105、106‧‧‧纜線束
107、108‧‧‧處理器
109、1200‧‧‧電腦
110、111、112‧‧‧通訊纜線
200‧‧‧雙處理器互鎖安全電路
300‧‧‧電路
400、500、600、700‧‧‧例示
1201‧‧‧處理器
1202‧‧‧記憶體
1203‧‧‧顯示器
1204‧‧‧文數輸入裝置
1205‧‧‧游標控制器
1206‧‧‧遠端裝置
1207‧‧‧網路
1208‧‧‧匯流排
1209‧‧‧揚聲器
CH1-4‧‧‧信號
CH1-4A、CH1-4B‧‧‧信號路徑
INTERLOCK-INTERLOCK_RET‧‧‧電路
K_1A~K_4A、K_1B~K_4B‧‧‧繼電器對
RLY10_1~3‧‧‧繼電器
圖1提供一多工化處理器測試單元之例示;圖2提供一雙處理器互鎖安全電路之例示;圖3顯示一電路以防止重疊處理器連結至一半導體測試器;圖4提供多工組件之雙倍密度組件配置之一例示;圖5例示使用完整通孔之機器人處理器之多工;圖6例示使用部分通孔及減少控制組件計數之機器人處理器之多工;圖7例示用於該高電流切換組件之雙倍密度路徑安排;及
圖8例示可用於此處描述之該半導體測試方法之一電腦之實施例。
鑑於前文說明,經由其各種面向、實施例及/或特定特性件或子組件中之一或多者,本文揭示帶來了前記優點中之一或多者。本文揭示提供組配一模組化多工介面總成之一進階方法之描述,該模組化多工介面總成減少或消除了在裝配有機器人處理器之自動化半導體測試設備的指標時間。
圖1例示一多工化處理器測試單元100,於該處使用一多工母板101。該多工母板101係經組配為一可卸式模組,其可容易地附接至及自一半導體測試器102移開。該多工母板101係藉使用纜線束105、106而與子負載板103、104電氣通訊。該等子負載板103、104分別地附接至機器人「處理器1」107及機器人「處理器2」108。該等子負載板103、104也係經組配為可卸式模組,其可容易地附接至及自機器人「處理器1」107及機器人「處理器2」108移開。該多工化處理器測試單元100也包括一電腦109,其係藉通訊纜線112與該測試器102電氣通訊。該電腦109也藉通訊纜線110及111與機器人「處理器1」107及機器人「處理器2」108電氣通訊。
該多工母板101及該等相關子負載板103、104為此處描述之本發明之主要焦點。通常,該多工母板全然多
工化全部測試器資源,故一個設計將跨全部應用工作。但各個應用典型地要求一獨特處理器負載板。再度參考圖1,須具現針對多工母板之設計要求,以便有效設計功能,及有效跨最寬廣範圍之測試器組態及架構。
此等設計要求包括但非限於下列考慮。第一設計要求為針對各個數位信號之信號線跡之線跡長度匹配。線跡長度匹配為只有針對該應用之一個時間校準集合之測試器要求者。此點通稱為時域反射測量術(TDR)時間校準。若只有一個校準資料集為可用,則處理器1及處理器2兩者線跡長度須匹配,使得單一TDR資料集在到該等處理器的兩個路徑工作相同。該方法被描述為線跡長度匹配至一容差等於或優於該信號之傳播速度,給定該印刷電路板(PCB)電介質乘以1/6信號上升或下降時間,視何者較短而定。舉例言之,若一FR4電介質具有約1吋/176ps之一傳播速度,及上升及下降時間皆為1奈秒(ns),則線跡長度匹配須大於或等於:1吋/176ps*1/6*1000ps=0.95吋
第二設計要求為提供一安全電路,當一處理器之纜線變中斷時,其防止該處理器之該等多工繼電器被致動。該安全電路通常係與俗稱為互鎖電路相關連。該互鎖電路連結該測試器與該處理器。若此電路斷開或中斷,則該測試器無法啟動測試器資源其可能攜載有害電壓。當有兩個處理器時,提供一特別電路其針對該等兩個處理器的該等互鎖電路作區別。若至一個處理器的纜線斷開,則該
斷開的處理器無法被啟動,而連結的另一個處理器繼續適當地操作。
圖2例示一雙處理器互鎖安全電路200之一實施例。INTERLOCK_OUT_H1為一信號其透過連結至安裝在處理器1上的一裝置介面板(DIB)之纜線跑,當該信號結束至一接地連結時,其在相同纜線回至在安裝於該測試器的該多工板上的一地電位。若該纜線變成斷開,則該電路斷開及繼電器RLY10_1被解除致動,及恢復如圖2顯示之該組態。當該纜線連結時,INTERLOCK_OUT_H1被挽至地電位及RLY10_1被致動。於該被致動組態中,CBIT41被發送至BANK_A_EN,及用於處理器1之多工繼電器由CBIT41控制為正常。前文描述也同等適用於INTERLOCK_OUT_H2及處理器2。此等電路一起形成在繼電器RLY10_3操作的一邏輯AND,其當被解除致動時將關閉有害測試器資源。當一個處理器變成斷開時,電路只解除致動至該處理器的電力,同時許可連結的處理器維持操作。當兩個處理器皆變成斷開時,RLY10_3被解除致動,及全部有害電力皆被解除致動,及任一處理器皆不許可連結。原因在於RLY10_3須被致動以便完成INTERLOCK-INTERLOCK_RET(RETURN)電路。此一電路由該測試器監控,及當斷開時將使得該測試器關閉有害資源。
如下提供表1例示由圖2電路具現之邏輯。
該第三設計要求為提供一電路其防止兩個機器人處理器變成同時連結至該半導體測試器。雖然該使用者未曾蓄意地造成下述狀況,兩個機器人處理器變成同時連結至該半導體測試器,但意外地出現此種情況。
此種電路之一個實施例例示於圖3,其顯示一電路300之一實施例以防止重疊處理器連結至一半導體測試器。當兩排組之多工組件同時變成作用態時,繼電器K2及K3同時致動。如此又轉而致動K1。當K1被致動時,正常閉合的繼電器開啟,及中斷自該等多工繼電器之電力。因該等多工繼電器正常為開啟(關閉),故任一處理器皆無法連結。BANK_EN_A及BANK_EN_B也可使用CBIT1及CBIT2具現。預期當兩排組之多工組件同時變成作用態之情況下將導致一警報狀況提醒該使用者有問題。藉由監視在K1之接腳2的該節點將檢測得此一事件。當該警報狀況發生時,此一節點將從繼電器功率降至近地電位。
除了剛才枚舉之設計要求之外,也有其它設計特徵為有利。第一額外設計特徵係提供一電路其許可多工組
件之雙倍密度組態。此種方法允許4-接腳裝置分享三個通孔,及占有該PCB相對兩側上的相等面積。舉例言之,圖4提供多工組件之雙倍密度組件配置之一例示400,亦即組件如何配置在該PCB基板的相對兩側上。
第二額外設計特徵係提供一多工電路其撥鈕切換該PCB之兩個平面在固定式電壓功率與接地間以將處理器1及處理器2交替連接至該測試器。該方法允許在二開關間分享三個通孔。舉例言之,圖5提供機器人處理器使用完整通孔之多工化之一例示500。於應用中,將有多個切換組件在該PCB之頂部及底部成對。該設計也允許成對開關上的四個接腳中之三者被分享。如此導致節省成本及節約面積。各自之第四接腳被路徑安排遠離至一位置於該處一第四通孔可視需要路徑安排該信號。如此免除了部分通孔之需要,其要求更昂貴的製程。如圖5例示,四對多工組件交替地在信號BANK_A_EN(致能)及BANK_B_EN之控制之下致動。圖3之安全電路防止了兩個信號同時被致動。如此避免了電源繼電器功率直接短路接地的狀況。預期熔絲提供了第二層級之電源供應器保護。
用於比較,圖6例示相似電路,但有只支援一個分享通孔之一控制方案。更明確言之,圖6提供機器人處理器使用部分通孔及具有減少的控制組件數目之多工化例示600。於此種情況下,控制組件數目減少。部分完整通孔不許可在另三個接腳上,原因在於其功能不同之故。
第三額外設計特徵係含括一數位信號接腳分派策略,其減少了針對各個信號接腳要求的接地接腳數目。最佳設計實務指示針對在多接腳電氣連接器上的每個數位
信號接腳,須有一接地接腳與每個信號接腳相對應地成對。又復瞭解各個接地接腳須相鄰其相對應信號接腳。此乃減低電感之相關理由。電感能夠且典型地確實降級信號完整性。當對此處描述之多工模組設計互連體時,第一通過設計規則係針對每個信號接腳提供一接地接腳。但因如由圖3之電路保證,多工化信號路徑未曾同時變成作用態,有機會在該等數位信號路徑之多工化路徑間分享接地接腳。雖然該等接地接腳被考慮為分享,但從來不曾同時分享。如此免除了在該多工模組與附接至該測試器之該母板間之配對連接器之接腳數目顯著地減少的機會。
使用圖6中例示之實施例,一第一通過設計例示於如下提供之表2及表3。
表2顯示一實際連接器接腳分派(8接地)。表3顯示一較佳連接器接腳分派(4接地)。藉由比較表2與表3可知,可減少多工化信號路徑之接地接腳達50%。表3之分派也避免有兩個作用態信號彼此相鄰。當任何信號為作用態時,在該信號與任何其它作用態信號接腳間經常性有一相對應返回接地。用於高接腳數目互連體,此種所需接地接腳數目之減少代表成本及PCB面積兩者的顯著節省。
於另一設計組態中,該多工模組可包括雙倍密度路徑安排用於高電流切換組件。於本組態中,關鍵創新為固態繼電器(SSR)成對構成頂層及底層PCB組件,且有其部分但非全部接腳配對及在一共用通孔上分享。此等電路可
在布局設計成支援高電流低阻抗類比以及高電流受控阻抗數位信號路徑。
包括在用於高電流切換組件之雙倍密度路由中提供安全電力之一實施例之例示700係提供於圖7。於圖7,針對繼電器對K1_A及K1_B,一信號CH1係在兩個信號路徑CH1A及CH1B間切換。該切換係由A_PWR_B_GND及B_PWR_A_GND以交錯方式致動。此等控制信號在成對交換器的接腳1及接腳2間給二極體施加偏壓(標示以「A」或「B」)。唯一許可的狀態為:兩個二極體皆為關閉,在K_1A的二極體為導通及在K_1B的二極體為關閉,或在K_1B的二極體為導通及在K_1A的二極體為關閉。下述電路(圖中未顯示)本曾許可兩個二極體同時為導通之狀態,當BANK_A_EN及BANK_B_EN為同時致動時,該電路關閉安全電力。於圖7中,4通道之區塊重複12次以具有48個操作通道。
圖8例示可用在運用自動化半導體測試設備及機器人處理器之半導體測試法之一電腦1200之實施例。電腦1200包括電腦程式指令之一或多個集合,該等指令係儲存於記憶體1202及可由電腦1200中之處理器1201執行以從事前述方法。當以特定測試軟體妥為規劃時,電腦1200變成特用電腦,其係經組配用於測試操作及功能之特化集合。
於半導體測試系統中使用的電腦可存在於許多實體組態中之一者,包括被組配成伺服器或客戶終端。該電腦也可與各種裝置相關連,諸如桌上型電腦、膝上型電
腦、個人數位助理器、行動裝置、電子平板、智慧型電話等。
如圖8中例示,該電腦1200包括一處理器1201及記憶體1202,其表示可由電腦1200使用的一或多個各種記憶體。此等記憶體可包括一或多個隨機存取記憶體、唯讀記憶體、及可規劃唯讀記憶體等。電腦1200也包括至少一個顯示器1203,其可以任何形式提供,包括陰極射線管、LED顯示器、LCD顯示器、及電漿顯示器等。該顯示器可包括資料載入設備,諸如藉觸控螢幕。額外輸出裝置可包括音訊輸出裝置,諸如揚聲器1209。
電腦1200進一步包括一或多個輸入裝置。輸入裝置可包括下列中之一或多者:文數輸入裝置1204諸如鍵盤;游標控制器1205諸如滑鼠、接觸板、或搖桿;及麥克風1210。電腦1200也許可處理器1201透過電腦1200外部之一網路1207與一或多個遠端裝置1206通訊。電腦1200內部之通訊主要使用匯流排1208。
於替代實施例中,可組成專用硬體具現,諸如特定應用積體電路、可規劃邏輯陣列及其它硬體裝置以具現此處描述之方法中之一或多者。可包括各種實施例之設備及系統之應用可廣義地包括多個電子及電腦系統。此處描述之一或多個實施例可使用具有相關控制及資料信號之二或多個特定互連硬體模組或裝置之功能,該等信號可在模組間及透過模組通訊,或作為特定應用積體電路之一部分。據此,本系統涵蓋軟體、韌體、及硬體具現。
依據本文揭示之各種實施例,此處描述之方法可由電腦系統可執行的軟體程式具現。又,於範例非限制性實施例中,具現可包括分散式處理、組件/物體分散式處理、及並列處理。另外,虛擬電腦系統處理可經組構以具現如此處描述之方法或功能中之一或多者。
雖然已經參考若干具體實施例描述本發明,但須瞭解使用的字眼係為描述及例示性字眼而非限制性字眼。就本發明之面向不背離本發明之精髓及範圍內,如目前陳述及如已修正,於隨附之申請專利範圍之範疇內可做出變化。雖然已經參考特定手段、材料及實施例描述本發明,但本發明並不限於所揭示之特定細節;反而本發明擴延至落入於隨附之申請專利範圍之範圍內的全部功能相當結構、方法、及使用。
雖然非暫態電腦可讀取媒體可顯示為單一媒體,但「電腦可讀取媒體」一詞包括單一媒體或多個媒體,諸如集中式或分散式資料庫,及/或儲存有一或多個指令集之相關聯的快取記憶體及伺服器。「非暫態電腦可讀取媒體」一詞也須包括能夠儲存、編碼或攜載一指令集以供由一處理器執行的,或造成一電腦系統執行此處揭示之該等方法及操作中之任一者或任多者的任何媒體。
於一特定非限制性具體實施例中,該電腦可讀取媒體可包括一固態記憶體,諸如一記憶卡或其它包裝其罩住一或多個非依電性唯讀記憶體。又,該電腦可讀取媒體可為隨機存取記憶體或其它依電性可改寫記憶體。此外,
電腦可讀取媒體可包括磁光媒體或光學媒體,諸如碟片或磁帶或其它儲存裝置以捕捉載波信號,諸如透過一傳輸媒體通訊之信號。據此,本文揭示被考慮為包括任何電腦可讀取媒體或其它相當的及後繼的媒體,資料或指令可儲存於其中。
雖然本文說明書描述可參考特定標準及協定於特定實施例具現之組件及功能,但本文揭示並非限制此等標準及協定。舉例言之,網際網路及其它封包交換網路傳輸之標準表示業界現況之實施例。此等標準定期由大體上具有相同功能的更快速或更有效相當標準替代。據此,具有相同或相似功能的替代標準及協定被考慮為其相當標準。
此處描述之實施例之例示意圖提供各種實施例之結構的一般性瞭解。該等例示絕非意圖作為利用此處描述之結構或方法之設備及系統的全部元件及特性件之完整描述。當綜覽本文揭示時熟諳技藝人士顯然易知許多其它實施例。可利用及自本文揭示衍生其它實施例,因而不背離本文揭示之範圍可做出結構上及邏輯上取代及變化。此外,例示僅為代表性而非照比例繪製。該等例示中之某些比例可誇張,而其它比例可縮小。據此,該揭示及圖式須視為例示性而非限制性。
本文揭示之一或多個實施例可於此處由「發明」一詞個別地及/或集合地指稱,僅為了方便故,而非意圖自動將本案之範圍限制於任何特定發明或發明構想。再者,
雖然已經於此處例示及描述特定實施例,但須瞭解任何設計以達成相同或相似目的之後續配置可取代所顯示之特定實施例。本文揭示意圖涵蓋各種實施例之任何及全部隨後適應或變化。前述實施例之組合及此處未特別描述之其它實施例對熟諳技藝人士而言當綜覽詳細說明部分時將顯然易知。
瞭解遞交摘要說明部分其將不用以解譯或限制申請專利範圍之範圍或意義。此外,於前文詳細說明部分中,各種特徵可結合成一組或在單一實施例中描述用於流暢揭示內容之目的。本文揭示並不解譯為反映出本案所請實施例要求比申請專利範圍各項中明白引述者更多項特徵。反而,如下申請專利範圍各項反映,本發明主旨可針對少於所揭示實施例中任一者的全部特徵。因此,下列申請專利範圍結合入詳細說明部分,申請專利範圍各項本身表示界定分開請求專利的主旨。
前文揭示須考慮為例示性而非限制性,隨附之申請專利範圍意圖涵蓋落入於本文揭示之精髓及範圍內之全部此等修改、加強、及其它實施例。因此,至法律容許之最大程度,本文揭示之範圍係由如下申請專利範圍及其相當範圍之最廣義容許解譯決定,及不應受前述詳細說明部分約束或限制。
Claims (17)
- 一種用以於使用機器人處理器的自動化半導體測試設備中減少半導體測試指標時間之模組化多工介面總成,該模組化多工介面總成包含:一印刷電路多工母板,其組配作為一可卸式模組,該可卸式模組係電氣地及機械地可卸式連結至該自動化半導體測試設備;多個模組化負載板,各個模組化負載板係組配作為一可卸式模組,該可卸式模組係電氣地及機械地可卸式連結至個別機器人處理器;及多個電纜束,各個電纜束電氣連結該印刷電路母板與該等多個模組化負載板中之一者,其中給定該印刷電路多工母板的一電介質,該等多個電纜束係由時域反射測量術予以線跡長度匹配至一容差,該容差等於或大於一指定數位信號的一傳播速度乘以該指定數位信號之一上升時間或一下降時間中之一較短時間之1/6。
- 如請求項1之模組化多工介面總成,其進一步包含:一安全電路被分派給一指定機器人處理器,當與該指定機器人處理器相關聯的該電纜束變成與該印刷電路多工母板斷開時,其防止針對該指定機器人處理器之多工繼電器致動。
- 如請求項2之模組化多工介面總成, 其中被分派給該指定機器人處理器之該安全電路係位在連結該自動化半導體測試設備與該指定機器人處理器之一互鎖電路,及該互鎖電路防止該自動化測試設備電力開啟利用超過一預定電壓臨界值之電氣信號的半導體測試器資源。
- 如請求項3之模組化多工介面總成,其中該安全電路包括一特別電路,及該特別電路介接用於該等機器人處理器中之各者的該指定互鎖電路及防止一斷開的機器人處理器被啟動,同時許可各個連結的機器人處理器繼續測試操作。
- 如請求項1之模組化多工介面總成,其進一步包含:一防止電路,其防止多於一個機器人處理器同時連結至該自動化半導體測試設備之一半導體測試器。
- 如請求項5之模組化多工介面總成,其中該防止電路包括一常閉防止繼電器,該常閉防止繼電器開斷並斷開與意外地同時連結至一相同半導體測試器之機器人處理器相關聯的繼電器之電力。
- 如請求項6之模組化多工介面總成,其中當該常閉防止繼電器開斷時,一警報被致動。
- 如請求項1之模組化多工介面總成,其進一步包含:於該印刷電路多工母板中之一密度電路,該密度電路許可該印刷電路多工母板之多工組件之一多重密度組態。
- 如請求項8之模組化多工介面總成, 其中該密度電路使一4接腳裝置能夠分享三個通孔及占用該印刷電路多工母板之相對兩側之一相同區。
- 如請求項1之模組化多工介面總成,其進一步包含:於該印刷電路多工母板中之一多工電路,該多工電路撥鈕切換該印刷電路多工母板之二平面以交替地將各個機器人處理器連結至該自動化半導體測試設備中之一半導體測試器。
- 如請求項1之模組化多工介面總成,其進一步包含:在該印刷電路多工母板中之一多工電路,該多工電路係經組配有在數位信號路徑之多工化路徑間之分享接地接腳,該等分享接地路徑未曾同時被分享。
- 如請求項11之模組化多工介面總成,其中在經組配有分享接地接腳之該多工電路中,數位信號路徑之數目為分享接地接腳的兩倍。
- 如請求項1之模組化多工介面總成,其進一步包含:在該印刷電路多工母板中之一多工電路,該多工電路係經組配用於高電流切換組件之雙倍密度路徑安排。
- 如請求項13之模組化多工介面總成,其中固態繼電器係配對成該印刷電路多工母板之頂層及底層且具有其部分接腳配對及在一共用通孔上分享。
- 如請求項1之模組化多工介面總成,其中提供兩個模組化負載板。
- 如請求項1之模組化多工介面總成, 其中提供多於兩個模組化負載板。
- 一種用以於使用機器人處理器的自動化半導體測試設備中減少半導體測試指標時間之模組化多工介面總成之使用方法,該方法包含:附接一組配作為一電氣地及機械地可卸式連結之可卸式模組之模組化印刷電路多工母板至該自動化半導體測試設備;附接一模組化負載板至一機器人處理器,該模組化負載板組配作為一可卸式模組,該可卸式模組為電氣地及機械地可卸式連結至該等機器人處理器;及提供多個電纜束,各個電纜束電氣連結該印刷電路母板與該模組化負載板,其中給定印刷電路多工母板電介質的一電介質,該等多個電纜束係由時域反射測量術予以線跡長度匹配至一容差,該容差等於或大於一指定數位信號的一傳播速度乘以該指定數位信號之一上升時間或一下降時間中之一較短時間之1/6。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201461935517P | 2014-02-04 | 2014-02-04 | |
US61/935,517 | 2014-02-04 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201534942A TW201534942A (zh) | 2015-09-16 |
TWI652487B true TWI652487B (zh) | 2019-03-01 |
Family
ID=53778367
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104103552A TWI652487B (zh) | 2014-02-04 | 2015-02-03 | 用以減少半導體測試指標時間之模組化多工介面總成及其使用方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US10197622B2 (zh) |
CN (1) | CN105960594B (zh) |
MY (1) | MY183095A (zh) |
PH (1) | PH12016501494B1 (zh) |
SG (1) | SG11201606229VA (zh) |
TW (1) | TWI652487B (zh) |
WO (1) | WO2015119928A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7143134B2 (ja) * | 2018-07-26 | 2022-09-28 | 株式会社アドバンテスト | ロードボード及び電子部品試験装置 |
CN110794277B (zh) * | 2018-07-26 | 2022-06-03 | 株式会社爱德万测试 | 电子部件处理装置及电子部件测试装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6856862B1 (en) | 2003-03-18 | 2005-02-15 | Xilinx, Inc. | Light curtain safety system for semiconductor device handler |
US20070103213A1 (en) | 1999-01-22 | 2007-05-10 | Multigig, Ltd. | Electronic Circuitry |
TW200720684A (en) | 2005-11-30 | 2007-06-01 | Ip Leader Technology Corp | Probing apparatus, probing print-circuit board and probing system for high-voltage matrix-based probing |
US20100323536A1 (en) | 1994-03-11 | 2010-12-23 | Wolpass Capital Inv., L.L.C. | Backplane system having high-density electrical connectors |
US20110204914A1 (en) | 2010-02-05 | 2011-08-25 | Howard Roberts | Muxing interface platform for multiplexed handlers to reduce index time system and method |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5310039A (en) * | 1992-08-19 | 1994-05-10 | Intel Corporation | Apparatus for efficient transfer of electronic devices |
US6242899B1 (en) * | 1998-06-13 | 2001-06-05 | Lecroy Corporation | Waveform translator for DC to 75 GHz oscillography |
US6804620B1 (en) * | 2003-03-21 | 2004-10-12 | Advantest Corporation | Calibration method for system performance validation of automatic test equipment |
US7619432B2 (en) | 2004-01-29 | 2009-11-17 | Howard Roberts | Tandem handler system and method for reduced index time |
US7508191B2 (en) | 2004-01-29 | 2009-03-24 | Howard Roberts | Pin electronics implemented system and method for reduced index time |
US7183785B2 (en) | 2004-01-29 | 2007-02-27 | Howard Roberts | Test system and method for reduced index time |
US7420385B2 (en) * | 2005-12-05 | 2008-09-02 | Verigy (Singapore) Pte. Ltd. | System-on-a-chip pipeline tester and method |
US7650255B2 (en) * | 2008-05-02 | 2010-01-19 | Texas Instruments Incorporated | Automatic selective retest for multi-site testers |
US9074922B2 (en) * | 2012-12-10 | 2015-07-07 | Ge-Hitachi Nuclear Energy Americas Llc | Systems and methods for remotely measuring a liquid level using time-domain reflectometry (TDR) |
-
2015
- 2015-02-03 US US15/115,796 patent/US10197622B2/en active Active
- 2015-02-03 TW TW104103552A patent/TWI652487B/zh active
- 2015-02-03 CN CN201580007287.3A patent/CN105960594B/zh active Active
- 2015-02-03 MY MYPI2016702818A patent/MY183095A/en unknown
- 2015-02-03 WO PCT/US2015/014209 patent/WO2015119928A1/en active Application Filing
- 2015-02-03 SG SG11201606229VA patent/SG11201606229VA/en unknown
-
2016
- 2016-07-28 PH PH12016501494A patent/PH12016501494B1/en unknown
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100323536A1 (en) | 1994-03-11 | 2010-12-23 | Wolpass Capital Inv., L.L.C. | Backplane system having high-density electrical connectors |
US20070103213A1 (en) | 1999-01-22 | 2007-05-10 | Multigig, Ltd. | Electronic Circuitry |
US6856862B1 (en) | 2003-03-18 | 2005-02-15 | Xilinx, Inc. | Light curtain safety system for semiconductor device handler |
TW200720684A (en) | 2005-11-30 | 2007-06-01 | Ip Leader Technology Corp | Probing apparatus, probing print-circuit board and probing system for high-voltage matrix-based probing |
US20110204914A1 (en) | 2010-02-05 | 2011-08-25 | Howard Roberts | Muxing interface platform for multiplexed handlers to reduce index time system and method |
Also Published As
Publication number | Publication date |
---|---|
CN105960594A (zh) | 2016-09-21 |
US20170168111A1 (en) | 2017-06-15 |
US10197622B2 (en) | 2019-02-05 |
SG11201606229VA (en) | 2016-08-30 |
TW201534942A (zh) | 2015-09-16 |
MY183095A (en) | 2021-02-13 |
WO2015119928A1 (en) | 2015-08-13 |
CN105960594B (zh) | 2019-03-15 |
PH12016501494A1 (en) | 2016-10-03 |
PH12016501494B1 (en) | 2016-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106126448B (zh) | 存储系统 | |
US11448688B2 (en) | Method for continuous tester operation during long soak time testing | |
US11686759B2 (en) | Functional tester for printed circuit boards, and associated systems and methods | |
US9733301B2 (en) | Universal multiplexing interface system and method | |
JP2021071460A (ja) | 自動回路基板試験システム及びその試験方法 | |
KR20120065790A (ko) | 반도체 장치 동시 연속 테스트 방법 및 테스트 장비 | |
CN103207366A (zh) | 测试系统及印刷电路板组件的测试方法 | |
US20140164858A1 (en) | Testing apparatus and testing method of electronic device | |
CN102929755A (zh) | 一种cpu模块地址和数据总线的故障检测方法 | |
TWI652487B (zh) | 用以減少半導體測試指標時間之模組化多工介面總成及其使用方法 | |
CN111858197A (zh) | 一种支持多种ssd测试的装置、系统和方法 | |
KR20100109662A (ko) | 실장 테스트에 적합한 메인 보드 및 이를 포함하는 메모리 실장 테스트 시스템 | |
CN113806146B (zh) | 测试转接卡设计系统及其方法 | |
TW201928386A (zh) | 快捷外設互聯標準插槽的檢測系統及其方法 | |
US11009547B2 (en) | Device and method for testing a computer system | |
KR102256750B1 (ko) | Dut 맵이 서로 다른 반도체 테스터와 핸들러 사이의 인터페이싱을 위한 장치 및 이를 포함하는 반도체 테스트 장비 | |
US9514076B2 (en) | Optimized two-socket/four-socket server architecture | |
JP2017072478A (ja) | 基板構造 | |
JP5319907B2 (ja) | ソケット基板上にスイッチ素子を有するテスト装置 | |
WO2023065194A1 (zh) | 测试系统和测试装置 | |
CN109901958B (zh) | 快捷外设互联标准插槽的检测系统及其方法 | |
KR20170045588A (ko) | 테스트 장치 및 이를 포함하는 테스트 시스템 | |
TW202201228A (zh) | 測試轉接卡設計系統及其方法 | |
US9178750B2 (en) | Post-silicon repair of on-die networks | |
US20210072312A1 (en) | Boundary Scan Test System And Method Thereof |