TWI646544B

TWI646544B - 取樣具有多個通道的輸入級

Info

Publication number: TWI646544B
Application number: TW103131039A
Authority: TW
Inventors: 丹尼爾Ｒ梅臣; 安德烈婭帕尼加達; 大衛奚
Original assignee: 微晶片科技公司
Priority date: 2013-09-09
Filing date: 2014-09-09
Publication date: 2019-01-01
Also published as: CN105531769A; CN105531769B; US9172387B2; EP3044796A1; US20150070197A1; TW201530551A; EP3044796B1; KR20160053917A; WO2015035352A1

Abstract

本發明揭示一種具有m個差分輸入通道之類比輸入級，其中m>1。該類比輸入級經組態以選擇該m個差分輸入通道之一者且提供一輸出信號。該類比輸入級具有n個相同選擇單元，各選擇單元具有m個差分通道輸入及一個差分輸出，其中n為至少2^m-1。各選擇單元可操作以透過各自差分多工器單元耦合至該等差分輸入通道之任何一者，其中該等多工器單元經驅動以選擇該等差分輸入通道之一者且透過一蝶形開關單元耦合該選擇單元之該選定差分通道輸入與該差分輸出。組合該n個選擇單元之該等差分輸出信號，藉此藉由消除而移除來自除一選定通道以外之通道之不良串擾。

Description

取樣具有多個通道的輸入級

[相關申請案的交叉參考]

本申請案主張2013年9月9日申請之第61/875,597號美國臨時申請案之權利，該案之全文併入本文中。

本揭示內容係關於一種具有可用於一類比轉數位轉換器(ADC)之多個通道之取樣輸入級，特定言之關於具有多通道可重新組態時間交錯之ADC。然而，此一輸入級可用於其他ADC或類比電路，尤其包含在個別通道之間需要高級隔離之ADC或類比電路。

具有整合式ADC或獨立ADC之微控制器可包括複數個類比輸入通道。此等個別通道通常連接至一多工器電路，該多工器電路接著完全耦合一選定通道與ADC。通常透過一控制或組態暫存器選擇一通道，該控制或組態暫存器提供例如在一位元欄位中且對應於通道數目之複數個選擇位元。一使用者可程式化此一暫存器以藉由該多工器電路選擇各自一通道或自動地掃描通過一選定通道集合。

在任何多工器電路中，串擾皆係一問題。出於許多根本原因，若選擇N個輸入之一者並將其投送至一單一輸出，則在一定程度上所有未選定輸入仍將出現於該輸出處。在一輸入多工器對一ADC轉換器之情況下，對於一80MHz -1dBFS輸入正弦曲線，基線串擾通常係-66dB左右，此歸因於跨多工器(開關)元件之未選定輸入之電容洩漏。此無法藉由習知電路設計技術予以改良。因此，需要一種改良多工器輸入級。

根據一實施例，一種類比輸入級可具有m個差分輸入通道，其中m>1，其中該類比輸入級經組態以選擇m個差分輸入通道之一者且提供一輸出信號，該類比輸入級包括：n個相同選擇單元，各選擇單元具有m個差分通道輸入及一個差分輸出，其中n為至少2^m-1；各選擇單元可操作以透過各自差分多工器單元耦合至差分輸入通道之任何一者，其中多工器單元經驅動以選擇差分輸入通道之一者且透過一蝶形開關單元耦合該選擇單元之選定差分通道輸入與差分輸出；其中組合n個選擇單元之差分輸出信號，藉此藉由消除而移除來自除一選定通道以外之通道之不良串擾。

根據另一實施例，可設計n個選擇單元之各者中之多工器以在選擇一通道時依一非反轉或一反轉方式轉遞該通道之各自差分輸入信號。根據另一實施例，可依一非反轉方式轉遞一第一通道之差分輸入信號，其中由偶數多工器單元依一非反轉方式且由奇數多工器單元依一反轉方式轉遞一第二通道之差分輸入信號。根據另一實施例，可由第q及q+1個多工器單元依一非反轉方式且由第q+2及q+3個多工器單元依一反轉方式轉遞一第三通道之差分輸入信號，其中q開始於q=1且依3遞增。根據另一實施例，可由第q、q+1、q+2及q+3個多工器單元依一非反轉方式且由第q+4、q+5、q+6及q+7個多工器單元依一反轉方式轉遞一第四通道之差分輸入信號，其中q開始於q=1且依7遞增。根據另一實施例，各選擇單元可包括一取樣單元，該取樣單元連接於差分多工器單元與蝶形開關單元之間。根據另一實施例，各取樣單元可包括：一第一取樣電容器，其連接於該取樣單元之一正輸入與輸出之間；及一第二取樣電容器，其連接於該取樣單元之一負輸入與輸出之間。根據另一實施例，各取樣單元可包括：一可控制開關，其用於使該正輸入及該負輸入短路；以及第一及第二接地開關，其等用於分別使該正輸出及該負輸出接地。根據另一實施例，可控制蝶形開關單元使得若依一反轉方式轉遞一選定通道輸入信號，則該蝶形開關單元在其輸入處使一差分信號反轉。

根據另一實施例，一種類比轉數位轉換器(ADC)可包括如上文描述之一類比輸入級。

根據另一實施例，一種用於提供選自複數個差分輸入通道之一差分輸入信號之方法可包括：提供n個相同選擇單元，各選擇單元具有m個差分通道輸入及一個差分輸出，其中n為至少2^m-1；根據一連接型樣，依一非反轉或反轉方式連接各差分輸入通道與各選擇單元之各自一通道輸入；選擇一輸入通道，其中透過一蝶形開關將一選定輸入通道之信號轉遞至該選擇單元之一差分輸出；及組合n個選擇單元之差分輸出信號，其中藉由消除而移除來自除一選定通道以外之通道之不良串擾。

根據另一實施例，該方法可進一步包括：若選擇一第一通道，則依一非反轉方式轉遞該第一通道之差分輸入信號；及若選擇一第二通道，則在偶數選擇單元內依一非反轉方式且在奇數選擇單元內依一反轉方式轉遞該第二通道之差分輸入信號。根據另一實施例，該方法可進一步包括：在第q及q+1個選擇單元內依一非反轉方式且在第q+2及q+3個選擇單元內依一反轉方式轉遞一第三通道之差分輸入信號，其中q開始於q=1且依3遞增，且在第p、p+1、p+2及p+3個選擇單元內依一非反轉方式且在第p+4、p+5、p+6及p+7個選擇單元內依一反轉方式轉遞一第四通道之差分輸入信號，其中p開始於p=1且依7遞增。根據該方法之另一實施例，各選擇單元可包括一取樣單元，該取樣單元連接於差分多工器與蝶形開關單元之間，其中各取樣單元包括：一第一取樣電容器，其連接於該取樣單元之一正輸入與輸出之間；及一第二取樣電容器，其連接於該取樣單元之一負輸入與輸出之間。根據另一實施例，該方法可進一步包括：透過一耦合開關使該正輸入及該負輸入短路及分別透過各自接地開關使該正輸出及該負輸出接地。根據該方法之另一實施例，可執行控制蝶形開關使得若依一反轉方式轉遞一選定通道輸入信號，則該蝶形開關在其輸入處使一差分信號反轉。

110a‧‧‧第一開關

110b‧‧‧開關

120a‧‧‧第二開關

120b‧‧‧開關

130a‧‧‧第三開關

130b‧‧‧開關

140a‧‧‧自舉電路

140b‧‧‧自舉電路

210‧‧‧蝶形開關單元/交換單元/蝶形開關

220‧‧‧取樣單元

230‧‧‧切換單元/單元取樣電容器/多工器/多工器單元

230a‧‧‧差分輸入單元

230b‧‧‧差分輸入單元

230c‧‧‧差分輸入單元

230d‧‧‧差分輸入單元

400‧‧‧取樣單元

410‧‧‧4位元級

420a‧‧‧3位元級

420b‧‧‧3位元級

420c‧‧‧3位元級

430‧‧‧3位元(3b)快閃類比轉數位轉換器(FADC)

ch0‧‧‧通道0

ch0+‧‧‧正端子

ch0-‧‧‧負端子

ch1‧‧‧通道1

ch1+‧‧‧正端子

ch1-‧‧‧負端子

CLK‧‧‧時脈信號

CSu‧‧‧部分取樣電容器

OUT_P‧‧‧輸出信號

OUT2_N‧‧‧信號

OUT2_P‧‧‧次級多工器輸出/信號

s2n‧‧‧開關

s2nB‧‧‧開關

s2p‧‧‧開關

s2pB‧‧‧開關

圖1展示一多工器之一實施例；圖2展示繪示16個取樣單元中之三個之一方塊圖；圖3展示具有8個取樣/選擇單元之一四通道輸入級之一實施例；圖4展示一管線式ADC之一實施例；圖5展示管線式ADC之輸入區段之更多細節；圖6展示一晶粒顯微圖；圖7展示數位PADC輸出之一FFT；圖8a至圖8b展示根據一特定實施例之4個輸入通道之間的串擾。

在本揭示內容中，根據各項實施例之輸入級可用於併入一輸入且在複數個類比通道之間作出選擇之任何類比系統。在一如所揭示之管線式ADC中輸入級之使用僅限於當前/較佳實施例。使用多工輸入之其他應用可係適用的。

根據各項實施例，將一ADC輸入取樣至n個相同元件上，隨後組合該n個相同元件，其中n為至少n=2^{(通道數目-1)}。各通道可提供例如一差分輸入IN_P、IN_N。因此，例如在一4通道實施例中，使用至少8個相同元件，如下文將更詳細說明。

下文揭示之實施例將使用4個通道且因此使用16個相同單元。根據上述要求/定義，其他組態可使用更多個或更少個相同元件。多工器亦複製n次且隨著其驅動取樣元件之各者而進行差分排列使得藉由一正交碼驅動各輸入。隨後組合ADC取樣元件使得消除不良輸入，從而僅留下所要輸入。各多工器單元具有嚴格差分，包含寄生&作用元件。

圖1中展示根據一實施例之基本多工器單元胞。在此情況中，使用自舉(升壓)開關，但其等對各項實施例不是特別重要。然而，關鍵在於依一相同方式取樣兩側之一差分信號。此外，若需要任何次級多工器輸出(即，在一管線式ADC設計之情況下係一快閃ADC(Flash-ADC))，則關鍵在於藉由使用具有相同連阱及勢阱之虛擬裝置精確匹配寄生二極體及電容。

如圖1中所示，在此實施例中，在正分支中，輸入IN_P與三個開關110a、120a及130a耦合。提供一自舉電路140a，該自舉電路140a接收一時脈信號CLK且產生開關110a及130a之控制信號。根據一些實施例可實施第二開關120a且其始終停用且僅針對匹配次級多工器輸出(OUT2_P)之寄生效應而存在。然而，其他實施例可不實施開關120a及120b。第一開關110a之開關輸出提供第一輸出信號OUT_P且第三開關130a之開關輸出提供輸出信號OUT2_P。第二開關120a之開關輸出與來自負分支之信號OUT2_N連接。輸入IN_N之負分支提供具有開關110b、120b、130b之相同電路及自舉電路140b，其中開關120b之輸出與信號OUT2_P連接。

串擾消除技術可涉及如圖2中所示n=16個標稱上相同的取樣單元，其等用於一差分4通道系統，且在圖3中所示之實施例中n=8。串擾消除技術可減小在多個輸入透過開關連接至相同取樣電容器時通道間之串擾效應。此技術非常通用，且本文將在一4通道取樣網路之實例中描述此技術。圖2展示在此實施例中各單元包括4個差分輸入單元 230a、230b、230c、230d，其等經由一輸入匯流排與一取樣單元220耦合，該取樣單元220之輸出與一蝶形開關單元210耦合。然而，如上述，輸入級亦可用於提供一類比輸入信號選擇之任何其他實施例。因此，根據各項實施例，一取樣單元可能不是必需的且可藉由直接連接多工器單元230之輸出與蝶形開關單元210之輸入取代該取樣單元。

輸入單元230a、230b、230c、230d根據一連接型樣依一非反轉或一反轉方式與輸入耦合。如所示，此可藉由依一非反轉方式將輸入信號連接至各多工器輸入及設計多工器以藉由至選擇單元內之一信號匯流排之各自一耦合使各自信號輸入反轉或非反轉而完成。然而，其他實施例可提供輸入信號依反轉或非反轉方式與多工器輸入連接，其中多工器不影響信號之極性。亦可藉由排列一差分信號之P輸出及N輸出而完成反轉。

選擇單元之各者包括一不同型樣，如下文將更詳細說明。因此，來自一以其他方式開放之輸入通道之串擾將轉遞至根據各選擇單元之各自耦合非反轉或反轉之各自取樣單元220。

此技術需要將至少8個標稱上相同的取樣單元用於4個通道(通常，n個通道需要至少2^(n-1)個單元)，如圖3中更詳細所示。圖3展示各單元之差分信號之連接。選定型樣透過切換單元230依一非反轉方式連接各單元之通道0之輸入。交換單元(蝶形開關)210將單元取樣電容器220(或直接根據其他實施例之多工器之輸出信號)直接地(透過開關s2p及s2n)或反轉地(透過開關s2pB及s2nB)連接至殘值放大器之虛擬接地(或其他實施例中之處理級)。當取樣通道0(ch0)時，所有8個單元具有連接至正端子ch0+之正輸入及連接至負端子ch0-之負輸入，藉此在各單元中依一非反轉方式轉遞差分信號(此型樣將稱為11111111)。當取樣通道1時，偶數單元具有連接至ch1+之正輸入，而奇數單元具有連接至ch1-之正輸入(型樣10101010)。為補償此信號交換，在來自 ch1之樣本之放大階段期間(或更一般言之在信號路徑中之一較後路徑點處)，在偶數取樣單元與奇數取樣單元之間依相對極性使用蝶形開關。因此，可在各個選擇單元中取決於選定通道而不同地控制蝶形開關。蝶形開關主要「校正」耦合至多工器230之信號使得在其輸出處對選定通道提供所有選擇單元輸出信號之反轉。

假定8個(或16個)單元相同地佈局於一陣列結構中且忽略失配效應，則可表明來自ch0之輸入信號將意欲於相等地耦合至所有8個(或16個)單元電容器。因此，在ch1之放大階段期間，來自ch0且耦合至偶數單元之不良信號將消除耦合至奇數單元。類似地，當取樣通道2時，使用型樣11001100，且當取樣通道3時，使用型樣11110000。延伸上述推理，可表明藉由此技術消除任何2個通道之間的不良耦合(串擾)。量測結果支援此結論：在一-1dBFS 80MHz輸入之情況下，最壞情況係通道之間量測之串擾<-90dB。殘餘串擾主要受限於PCB跡線之接近度：在PCB上不相鄰之任何兩個通道展示<-100dB串擾。

因此，輸入級被分成其輸出並聯連接之至少2^(n-1)個相等級。根據一預定義型樣連接通道輸入使得當選擇一通道時消除來自其他通道之串擾。此係藉由允許來自各個別單元之一輸入之反轉之各輸入級中之蝶形交換單元完成。藉由提供各自正交型樣，當例如依一非反轉方式正確轉遞一選定通道之所有輸入時，來自所有其他通道之串擾自我消除，此係因為一半輸入單元將轉遞一非反轉串擾信號且另一半轉遞一反轉串擾信號。雖然本文中論述之實施例展示一種可行型樣，但對於具有各輸入單元之各通道可選擇多種連接型樣以完成此。

根據一特定實施例，圖4展示一16位元管線式ADC(PADC)，其具有殘值放大器增益誤差及非線性之自我校準、DAC組件失配、比較器臨限值誤差及ADC偏移且具有抑制如上文論述之通道間串擾之新輸入多工器串擾消除技術。此一ADC之其他態樣在E.Siragusa、I. Galton之「A digitally enhanced 1.8-V 15-bit 40-MSample/s CMOS pipelined ADC」(「IEEE Journal of Solid-State Circuits」第39卷第12號第2126至2138頁，2004年12月)中論述，該文件之全文以引用方式併入本文中。如上述，此技術不限於僅結合PADC使用，且可應用於對差分信號進行多工之其他類比多工器。此一ADC實施例亦併入具有可任意組態之時間多工輸入之諧波失真校正(HDC)及高速ADC。因此，根據一實施例，可實現具有多達4通道可重新組態時間交錯之一385mW 200MS/s自我校準管線式ADC(PADC)，其達成75dBFS SNDR(信號對雜訊及失真比)及90dBFS SFDR(無雜波動態範圍)。

圖4中展示PADC核心之一簡化方塊圖。其由以下級組成：一個4位元級410，接著5個3位元級420a、420b、420c...及一個最後3b快閃ADC(FADC)430。受一狀態機控制之一晶片上數位引擎執行下文描述之所有校準。

PADC具有具時間交錯多通道取樣(TIMS)之4個差分輸入通道。各輸入經由一自舉開關連接至取樣電容器，如圖5中所示。可依任何次序啟用任何輸入：例如，可能啟用所有輸入，並依次序0-2-1-3取樣其等。由相同取樣電容器依一時間交錯方式取樣且由相同PADC核心轉換該等信號。因此，在此實例中，PADC相當於四個並聯50MS/s ADC。類似地，若僅啟用2個通道，則PADC相當於兩個並聯100MS/s ADC。TIMS技術之一優點係可忽略通道失配，此係因為由相同核心類比電路轉換所有信號。一些應用之一小缺點可係非同步取樣信號。為解決此問題，已包含一數位濾波器以補償由時間交錯取樣引起之分數延遲。

TIMS之一潛在缺點係串擾可高於典型多通道ADC中之串擾，此係因為輸入跡線必須相對接近彼此以觸及輸入開關及共同取樣電容器而運行。模擬及量測表明即使精心佈局並假定無組件失配，對於習知多通道ADC中之一-1dBFS 80MHz輸入信號，開關之固有寄生電容仍將串擾限制至約-66dB。在此設計中已根據各項實施例實施如上文論述之新輸入多工器串擾消除技術以解決此問題。

在此實施例中，該技術涉及16個標稱上相同的取樣單元400，如圖5中所示。然而，其他實施例可具有例如不超過8個取樣單元或更多個單元。各單元中之交換單元210將部分取樣電容器CSu直接地(透過開關s2p及s2n)或反轉地(透過開關s2pB及s2nB)連接至殘值放大器之虛擬接地，如上文論述。當取樣通道0(ch0)時，所有16個單元具有連接至正端子ch0+之正輸入及連接至負端子ch0-之負輸入(此型樣將稱為1111111111111111)。在來自ch0之樣本之放大階段期間，對於所有16個單元啟用s2p及s2n。當取樣通道1時，偶數單元具有連接至ch1+之正輸入，而奇數單元具有連接至ch1-之正輸入(型樣1010101010101010)。為補償此信號交換，在來自ch1之樣本之放大階段，將s2pB及s2nB用於奇數單元。假定16個單元相同地佈局於一陣列結構中且忽略失配效應，則可表明來自ch0之輸入信號將意欲於相等地耦合至所有16個單元電容器。因此，在ch1之放大階段期間，來自ch0且耦合至偶數單元之不良信號將消除耦合至奇數單元。類似地，當取樣通道2時，使用型樣1100110011001100，且當取樣通道3時，使用型樣1111000011110000。延伸上述推理，可表明藉由此技術消除任何2個通道之間的耦合。量測結果支援此結論：在一-1dBFS 80MHz輸入之情況下，最壞情況係通道之間量測之串擾<-90dB。殘餘串擾主要受限於PCB跡線之接近度：在PCB上不相鄰之任何兩個通道展示<-100dB串擾。

與其他單一通道裝置相比，總性能符合最先進技術。圖6中展示一典型晶粒顯微圖。

圖7展示一15MHZ,-1dBFS輸入正弦波之數位PADC輸出之一 FFT。圖8a及圖8b展示4個輸入通道之間的串擾。ADC核心在雙通道模式中依200MSp運行(最壞情況係串擾)。

Claims

一種具有m個差分輸入通道之類比輸入級，其中m>1，其中該類比輸入級經組態以選擇該m個差分輸入通道之一者且提供一輸出信號，該類比輸入級包括：n個選擇單元，該等選擇單元之各者具有m個差分通道輸入及一個差分輸出，其中n為至少2^m-1；該等選擇單元之各者可操作以透過各自差分多工器單元選擇該等差分輸入通道之任何一者，其中該n個選擇單元之各者經設計以在根據一指派型樣(assigned pattern)而被選擇時依一非反轉(non-inverting)或一反轉方式轉遞(forward)一通道之一各自差分輸入信號，且其中該等多工器單元經驅動以選擇該等差分輸入通道之一者且透過一蝶形開關單元耦合該選擇單元之該選定差分通道輸入與該差分輸出，其中控制該蝶形開關單元使得若依一反轉方式轉遞一選定通道輸入信號，則該蝶形開關單元在其輸入處使一差分信號反轉；其中組合該n個選擇單元之該等差分輸出信號，使得來自除一選定通道以外之通道之不良串擾藉由消除(cancellation)而被移除。
如請求項1之類比輸入級，其中依一非反轉方式轉遞一第一通道之差分輸入信號，其中由偶數選擇單元依一非反轉方式且由奇數選擇單元依一反轉方式轉遞一第二通道之差分輸入信號。
如請求項2之類比輸入級，其中由每q及q+1個選擇單元依一非反轉方式且由每q+2及q+3個選擇單元依一反轉方式轉遞一第三通道之差分輸入信號，其中q開始於q=1且依3遞增。
如請求項3之類比輸入級，其中由每q、q+1、q+2及q+3個選擇單元依一非反轉方式且由每q+4、q+5、q+6及q+7個選擇單元依一反轉方式轉遞一第四通道之差分輸入信號，其中q開始於q=1且依7遞增。
如請求項1之類比輸入級，其中該等選擇單元之各者包括一取樣單元，該取樣單元連接於該等差分多工器單元與該蝶形開關單元之間。
如請求項5之類比輸入級，其中該等取樣單元之各者包括：一第一取樣電容器，其連接於該取樣單元之一正輸入與輸出之間；及一第二取樣電容器，其連接於該取樣單元之一負輸入與輸出之間。
如請求項6之類比輸入級，其中該等取樣單元之各者包括：一可控制開關，其用於使該正輸入及該負輸入短路；以及第一及第二接地開關，其等用於分別使該正輸出及該負輸出接地。
一種用於提供選自複數個差分輸入通道之一差分輸入信號之方法，該方法包括：提供n個選擇單元，該等選擇單元之各者具有m個差分通道輸入及一個差分輸出，其中m>1且其中n為至少2^m-1；根據一連接型樣，依一非反轉或反轉方式在該等選擇單元之各者中連接各差分輸入通道與該等選擇單元之各者的一各自通道輸入；選擇該等選擇單元之各者中之一輸入通道，其中透過一蝶形開關將一選定輸入通道之該等信號轉遞至該選擇單元之一差分輸出，其中控制該等選擇單元之各自各者的該蝶形開關，使得該蝶形開關依據該選定差分輸入通道依一非反轉或一反轉方式分別與該等選擇單元之各自各者連接而傳遞(pass)或反轉(invert)饋入至其輸入之一選定差分信號；及組合該n個選擇單元之該等差分輸出信號，其中藉由消除而移除來自除一選定通道以外之通道之不良串擾。
如請求項8之方法，其進一步包括：若選擇一第一通道，則依一非反轉方式轉遞該第一通道之差分輸入信號；及若選擇一第二通道，則在偶數選擇單元內依一非反轉方式且在奇數選擇單元內依一反轉方式轉遞該第二通道之差分輸入信號。
如請求項9之方法，其進一步包括：在每q及q+1個選擇單元內依一非反轉方式且在每q+2及q+3個選擇單元內依一反轉方式轉遞一第三通道之差分輸入信號，其中q開始於q=1且依3遞增，且在每p、p+1、p+2及p+3個選擇單元內依一非反轉方式且在每p+4、p+5、p+6及p+7個選擇單元內依一反轉方式轉遞一第四通道之差分輸入信號，其中p開始於p=1且依7遞增。
如請求項10之方法，其中該等選擇單元之各者包括一取樣單元，該取樣單元連接於多個差分多工器與該蝶形開關單元之間，其中該等取樣單元之各者包括：一第一取樣電容器，其連接於該取樣單元之一正輸入與輸出之間；及一第二取樣電容器，其連接於該取樣單元之一負輸入與輸出之間。
如請求項11之方法，其進一步包括透過一耦合開關使該正輸入及該負輸入短路及分別透過各自接地開關使該正輸出及該負輸出接地。
一種類比轉數位轉換器，其包括如請求項1至7中任一項之類比輸入級。
如請求項13之類比轉數位轉換器，其中該類比轉數位轉換器係一管線式(pipelined)類比轉數位轉換器，其包括複數個類比轉數位轉換器級。
如請求項14之類比轉數位轉換器，其中該類比轉數位轉換器經組態以執行一時間交錯多通道取樣(time-interleaved multichannel sampling)。