TWI640970B - 顯示裝置和驅動方法 - Google Patents

顯示裝置和驅動方法 Download PDF

Info

Publication number
TWI640970B
TWI640970B TW106138828A TW106138828A TWI640970B TW I640970 B TWI640970 B TW I640970B TW 106138828 A TW106138828 A TW 106138828A TW 106138828 A TW106138828 A TW 106138828A TW I640970 B TWI640970 B TW I640970B
Authority
TW
Taiwan
Prior art keywords
pixel
sub
data line
pixels
weighting factor
Prior art date
Application number
TW106138828A
Other languages
English (en)
Other versions
TW201826241A (zh
Inventor
艾比里 艾迪爾
李錫烈
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Publication of TW201826241A publication Critical patent/TW201826241A/zh
Application granted granted Critical
Publication of TWI640970B publication Critical patent/TWI640970B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/10—Intensity circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本申請案係關於一種顯示器和驅動方法，前述顯示器包含多對資料線，且每對資料線包含上資料線和下資料線。上資料線和下資料線重疊於中間區域，且中間區域中的每個畫素皆包含兩個子畫素，其中前述兩個子畫素各自耦接於對應的上資料線和下資料線。於中間區域的每個畫素中，兩個子畫素各自有一對應的權重因數。由中間區域的上側至下側，上子畫素的權重因素會逐漸增加，而下子畫素的權重因素會逐漸減少。

Description

顯示裝置和驅動方法
本揭示文件有關一種顯示器，尤指一種使用重疊資料線以改善亮度不均勻缺陷(Mura)的顯示器。
本先前技術段落的目的為概括地呈現與本揭示文件相關的背景技術。本先前技術段落中有關本發明之發明人之先前作品之敘述，不應於本案申請時被認定為相關之先前技術，且亦非直接或間接地承認該些敘述為本案之先前技術。
在高解析度的顯示器中，分配給每個畫素的充電時間十分有限。在某些情況中，高解析度的顯示器會採用同時由上方和下方的行驅動電路進行掃描的驅動方式，但顯示器的中間區域可能會出現一條分隔線將顯示器分割為上半部和下半部。前述有關分隔線的問題一般稱之為「不均勻缺陷(Mura defect)」，此現象是因為上方和下方的行驅動電路的不匹配或不連續，以及畫素彼此之間充電時間的些微差異所導致。
因此，本領域長期以來存在解決上述不足之處 之需求。
本揭示文件的一實施例有關一種顯示裝置，該顯示裝置包含多個畫素、一上資料驅動電路、一下資料驅動電路和多對資料線。該多個畫素設置於一畫素矩陣，且該畫素矩陣包含多行和多列；該上資料驅動電路和該下資料驅動電路分別設置於該顯示裝置相對的兩側。該多對資料線沿著一垂直方向延伸，且每對資料線包含一上資料線和一下資料線，其中該上資料線電性耦接於該上資料驅動電路，該下資料線電性耦接於該下資料驅動電路。其中，該畫素矩陣包含一上部區域、一中間區域和一下部區域，且每對資料線中的該上資料線和該下資料線部分重疊於該中間區域。其中，在該畫素矩陣的每一行中，位於該上部區域的每個畫素皆電性耦接於該對相應的資料線中的該上資料線，位於該下部區域的每個畫素皆電性耦接於該對相應的資料線中的該下資料線，位於該中間區域的每個畫素皆包含一上子畫素和一下子畫素，該上子畫素電性耦接於該對相應的資料線中的該上資料線並具有一第一權重因數，該下子畫素電性耦接於該對相應的資料線中的該下資料線並具有一第二權重因數，其中該上子畫素的該第一權重因數和該下子畫素的該第二權重因數的一總和為百分之百。另外，從該中間區域的一頂部至一底部，該多個上子畫素的該第一權重因數逐漸減少，該多個下子畫素的該第 二權重因數逐漸增加。其中，從該中間區域的該頂部至該底部，該中間區域依序包含：一第一列、一第二列、一第三列和一第四列。該第一列中的每個畫素皆包含一第一上子畫素和一第一下子畫素。該第二列中的每個畫素皆包含一第二上子畫素和一第二下子畫素。該第三列中的每個畫素皆包含一第三上子畫素和一第三下子畫素。該第四列中的每個畫素皆包含一第四上子畫素和一第四下子畫素。
在某些實施例中，該第一列中的每個畫素的第一上子畫素的第一權重因數為80%，第一下子畫素的第二權重因數為20%。該第二列中的每個畫素的第二上子畫素的第一權重因數為60%，第二下子畫素的第二權重因數為40%。該第三列中的每個畫素的第三上子畫素的第一權重因數為40%，第三下子畫素的第二權重因數為60%。該第四列中的每個畫素的第四上子畫素的第一權重因數為20%，第四下子畫素的第二權重因數為80%。
本揭示文件的另一實施例有關一種顯示裝置，該顯示裝置包含多個畫素、一上資料驅動電路、一下資料驅動電路和多對資料線。該多個畫素設置於一畫素矩陣，且該畫素矩陣包含多行和多列。該上資料驅動電路和該下資料驅動電路分別設置於該顯示裝置相對的兩側。該多對資料線沿著一垂直方向延伸，且每對資料線包含一上資料線和一下資料線，其中該上資料線電性耦接於該上資料驅動電路，該下資料線電性耦接於該下資料驅動電路，且該畫素矩陣的每一行中的畫素電性耦接於一對相應的資料 線。其中，該畫素矩陣包含一上部區域、一中間區域和一下部區域，且每對資料線中的該上資料線和該下資料線部分重疊於該中間區域。另外，該中間區域包含由畫素組成的許多列。此外，在該畫素矩陣的每一行中，位於該中間區域的每個畫素皆包含一上子畫素和一下子畫素，該上子畫素電性耦接於該對相應的資料線中的上資料線並具有一第一權重因數，該下子畫素電性耦接於該對相應的資料線中的下資料線並具有一第二權重因數。而從該中間區域的一頂部至一底部，該多個上子畫素的該第一權重因數呈現一逐漸減少的變化方式，該多個下子畫素的該第二權重因數呈現一逐漸增加的變化方式。
在某些實施例中，於該畫素矩陣的每一行中，位於該上部區域的每個畫素皆電性耦接於該對相應的資料線中的該上資料線。位於該下部區域的每個畫素皆電性耦接於該對相應的資料線中的該下資料線。
在某些實施例中，在位於該中間區域的每個畫素中，該上子畫素的該第一權重因數和該下子畫素的該第二權重因數的一總和為百分之百。
在某些實施例中，從該中間區域的該頂部至該底部，該多個上子畫素的該第一權重因數呈現的該逐漸減少的變化方式為線性變化，該多個下子畫素的該第二權重因數呈現的該逐漸增加的變化方式為線性變化。
在某些實施例中，於該中間區域的任一列的畫素中，該多個上子畫素的該第一權重因數皆相同，且該多 個下子畫素的該第二權重因數皆相同。
在某些實施例中，於該中間區域的每一列的畫素中，該多個上子畫素中至少有兩個上子畫素的該第一權重因數不相同。
在某些實施例中，從該中間區域的該頂部至該底部，該中間區域依序包含一第一列、一第二列、一第三列和一第四列。該第一列中的每個畫素皆包含一第一上子畫素和一第一下子畫素。該第二列中的每個畫素皆包含一第二上子畫素和一第二下子畫素。該第三列中的每個畫素皆包含一第三上子畫素和一第三下子畫素。該第四列中的每個畫素皆包含一第四上子畫素和一第四下子畫素。
在某些實施例中，該第一列中的每個畫素的第一上子畫素的第一權重因數為80%，第一下子畫素的第二權重因數為20%。該第二列中的每個畫素的第二上子畫素的第一權重因數為60%，第二下子畫素的第二權重因數為40%。該第三列中的每個畫素的第三上子畫素的第一權重因數為40%，第三下子畫素的第二權重因數為60%。該第四列中的每個畫素的第四上子畫素的第一權重因數為20%，第四下子畫素的第二權重因數為80%。
在某些實施例中，於該中間區域的每個畫素中，該上子畫素相對於該畫素的一相對大小與該第一權重因數成正相關，且該下子畫素相對於該畫素的一相對大小與該第二權重因數成正相關。
在某些實施例中，於該中間區域的每個畫素 中，該上子畫素接收到的一上資料電壓的大小與該第一權重因數成正相關，且該下子畫素接收到的一下資料電壓的大小與該第二權重因數成正相關。
在某些實施例中，該顯示裝置另包含一計算模組。該計算模組，用於針對該中間區域的每個畫素進行以下運作：依據該第一權重因數和該第二權重因數計算該上資料電壓和該下資料電壓；控制該上資料驅動電路提供該上資料電壓至該上子畫素；以及控制該下資料驅動電路提供該下資料電壓至該下子畫素。
在某些實施例中，該顯示裝置另包含多個掃描線。該多個掃描線沿著垂直於該多對資料線的一方向延伸，且每一條掃描線對應於該畫素矩陣的該多列中的其中一列。其中，於該中間區域的每個畫素中，該上子畫素包含一上電晶體，該上電晶體包含一閘極、一源極和一汲極，該下子畫素包含一下電晶體，該下電晶體包含一閘極、一源極和一汲極，其中該上電晶體的該源極電性耦接於該對相應的資料線中的該上資料線，該下電晶體的該源極電性耦接於該對相應的資料線中的該下資料線，且該上電晶體和該下電晶體的閘極分別耦接於一對應的掃描線。
在某些實施例中，該中間區域的每個畫素另包含至少一上電阻和至少一下電阻。該上電阻耦接於該上子畫素，用於對該上資料驅動電路提供給該上電晶體的該源極的一電壓進行分壓，以使該上子畫素接收到的該上資料電壓等於該上資料驅動電路提供的該電壓乘上該第一權重因數。該 下電阻耦接於該下子畫素，用於對該下資料驅動電路提供給該下電晶體的該源極的一電壓進行分壓，以使該下子畫素接收到的該下資料電壓等於該下資料驅動電路提供的該電壓乘上該第二權重因數。
在某些實施例中，該中間區域的每個畫素另包含多個上電容和多個下電容。該多個上電容電性耦接於該上電晶體的該汲極，且包含一上儲存電容。該多個下電容電性耦接於該下電晶體的該汲極，且包含一下儲存電容。其中，該上儲存電容和該下儲存電容的電容值分別設計為使該上子畫素接收到的該上資料電壓與該第一權重因數成正相關，以及使該下子畫素接收到的該下資料電壓與該第二權重因數成正相關。
本揭示文件的再一實施例有關一種畫素驅動方法，該畫素驅動方法適用於上述的顯示裝置。該畫素驅動方法包含：提供一如請求項3的顯示裝置；以及於每個中間區域的畫素中，提供一上資料電壓至該上子畫素，且該上資料電壓的大小與該第一權重因數成正相關，提供一下資料電壓至該下子畫素，且該下資料電壓的大小與該第二權重因數成正相關。
本揭示文件的再一實施例有關一種顯示裝置，該顯示裝置包含：多個畫素、一上資料驅動電路、一下資料驅動電路和多對資料線。該多個畫素設置於一畫素矩陣，且該畫素矩陣包含多行和多列。該上資料驅動電路和下資料驅動電路分別設置於該顯示裝置相對的兩側。該多對資料線， 沿著一垂直方向延伸，且每對資料線包含一上資料線和一下資料線，其中該上資料線電性耦接於該上資料驅動電路，該下資料線電性耦接於該下資料驅動電路，且該畫素矩陣的每一行中的畫素電性耦接於一對相應的資料線。其中，該畫素矩陣包含一上部區域、一中間區域和一下部區域，且每對資料線中的該上資料線和該下資料線部分重疊於該中間區域。另外，該中間區域包含由畫素組成的許多列。此外，在該畫素矩陣的每一行中，位於該中間區域的每個畫素皆包含一上子畫素和一下子畫素，該上子畫素電性耦接於該對相應的資料線中的上資料線並具有相對於該畫素的一第一相對大小，該下子畫素電性耦接於該對相應的資料線中的下資料線並具有相對於該畫素的一第二相對大小。而從該中間區域的一頂部至一底部的每一列中，該第一相對大小呈現一逐漸減少的變化方式方式，且該第二相對大小呈現一逐漸增加的變化方式方式。
本揭示文件的又一實施例有關一種顯示裝置，該顯示裝置包含：多個畫素、一上資料驅動電路、一下資料驅動電路和多對資料線。該多個畫素設置於一畫素矩陣，且該畫素矩陣包含多行和多列。該上資料驅動電路和下資料驅動電路分別設置於該顯示裝置相對的兩側。該多對資料線，沿著一垂直方向延伸，且每對資料線包含一上資料線和一下資料線，其中該上資料線電性耦接於該上資料驅動電路，該下資料線電性耦接於該下資料驅動電路，且該畫素矩陣的每一行中的畫素電性耦接於一對相應的資料線。其中，該畫素 矩陣包含一上部區域、一中間區域和一下部區域，且每對資料線中的該上資料線和該下資料線部分重疊於該中間區域。另外，該中間區域包含由畫素組成的許多列。此外，在該畫素矩陣的每一行中，位於該中間區域的每個畫素皆包含一上子畫素和一下子畫素。該上子畫素電性耦接於該對相應的資料線中的上資料線，並具有一第一儲存電容，該第一儲存電容電性耦接於一第一電晶體的一汲極。該下子畫素電性耦接於該對相應的資料線中的下資料線，並具有一第二儲存電容，該第二儲存電容電性耦接於一第二電晶體的一汲極。而從該中間區域的一頂部至一底部的每一列中，每個第一儲存電容的電容值逐漸減少，每個第二儲存電容的電容值逐漸增加。
以下將配合所選實施例和圖示來進一步說明以上所列實施方式。凡不脫離本發明之精神與範圍所作之更動或潤飾，皆應屬於本發明之專利保護範圍。
100、200‧‧‧顯示裝置
110、210、510‧‧‧上資料驅動電路
120、220、520‧‧‧下資料驅動電路
130‧‧‧上部區域
140‧‧‧下部區域
150‧‧‧分隔線
202‧‧‧上部區域
204‧‧‧下部區域
206‧‧‧中間區域
230、430、630、930‧‧‧上資料線
240、440、640、940‧‧‧下資料線
250、450、650、950‧‧‧掃描線
260、460、600、900‧‧‧畫素
262、462、562、662、962‧‧‧上子畫素
264、464、564、664、964‧‧‧下子畫素
270‧‧‧畫素矩陣
1T~4T‧‧‧第一上子畫素~第四上子畫素
1B~4B‧‧‧第一下子畫素~第四下子畫素
505‧‧‧計算模組
CLCt、CLCb‧‧‧液晶電容
CSTt、CSTb‧‧‧儲存電容
Cgdt、Cgdb‧‧‧寄生電容
Vp‧‧‧畫素電壓
Vs‧‧‧資料電壓
Vg‧‧‧閘極驅動電壓
980‧‧‧畫素電極
Tt、Tb‧‧‧薄膜電晶體
下列圖示用於說明本揭示文件中的一或多個實施例，並用於配合本揭示文件之文字敘述來說明本揭示之運作原理。本揭示文件盡可能以相同的標號來表示相同或類似的元件或方法流程。
第1圖為依據本揭示文件一些實施例的具有不均勻缺陷的顯示裝置簡化後的功能方塊圖。
第2A圖為依據本揭示文件一些實施例的利用重疊資料 線的顯示裝置簡化後的功能方塊圖。
第2B圖為依據本揭示文件一些實施例的第2A圖的顯示裝置的中間區域的多個畫素簡化後的放大示意圖。
第3圖為依據本揭示文件一些實施例的中間區域的多個畫素的子畫素的權重因數簡化後的分布示意圖。
第4A圖為依據本揭示文件一些實施例的顯示裝置的中間區域的多個畫素簡化後的放大示意圖，其中子畫素的大小與權重因數成比例。
第4B圖為依據本揭示文件一些實施例的顯示裝置的中間區域的多個畫素簡化後的放大示意圖，其中子畫素的大小與權重因數成比例，且任一個畫素中的子畫素電性耦接於同一條掃描線。
第5圖為依據本揭示文件一些實施例的用於產生提供給顯示裝置的中間區域的多個畫素的成比例之資料電壓信號的軟體簡化後的運作實施方式。
第6圖為依據本揭示文件一些實施例的顯示裝置的中間區域的一個畫素的畫素結構簡化後的功能方塊圖。
第7圖為依據本揭示文件一些實施例的一個正在更新的畫素之運作波形簡化後的時序圖。
第8圖為依據本揭示文件一些實施例的顯示裝置的中間區域的一個畫素之子畫素的運作波形簡化後之時序圖。
第9圖為依據本揭示文件一些實施例的第6圖的顯示裝置的中間區域的一個畫素的元件布局圖。
以下將配合相關圖式來說明本發明的實施例。在圖式中，相同的標號表示相同或類似的元件或方法流程。
以下將配合相關圖式來說明本發明的實施例。然而，本發明可以用許多不同的方式來實施，所以不應將本發明理解為只限於以下所列之實施方式。以下所列之實施例旨在使本揭示文件更加完善和完整，並使相關領域之通常知識者充分了解本發明之範圍。在圖式中，相同的標號表示相同或類似的元件或方法流程。
本揭示文件所使用之術語在本發明所屬領域和術語所屬之語境中具有普通含意。以下或本揭示文件其他部分所提到的該些術語，旨在為相關領域之從業人員提供有關本發明之額外資訊。為了說明上的方便，該些術語可能會被特別標註，例如使用斜體字和/或引號特別標註。對術語進行特別標註並不影響該術語之範圍或含意，且術語之範圍和含意在相同語境之中為相同，並不會因為特別標註與否而改變。應理解的是，同一事物可由多種不同面相來描述。因此，替代性的語言或同義詞可被用於本揭示文件中之一或多個術語。不管本揭示文件有無對某一術語進行討論或闡釋，皆不會賦予該術語任何特殊之涵義，且本揭示文件中的某些術語會以同義詞進行置換。本揭示文件中所列舉之同義詞不會排除其餘未被列舉之同義詞。本揭示文件中任何之舉例(包含有關術語之舉例)僅為了說明上的方便，並不會對本發明或是示例性術語的範圍或是涵義 造成限定。同樣地，本揭示文件中的許多實施例並不會限制本發明。
應理解的是，當某一元件被描述為「位於另一元件之上」時，前述的兩個元件可以是直接地接觸，或是透過前述的兩個元件之間的一中間元件而間接地接觸。另一方面，當某一元件被描述為「直接位於另一元件之上」時，前述兩個元件之間便不會存在中間元件。本揭示文件所使用的「及/或」的描述方式，包含所列舉的其中之一或多個項目的任意組合。
應理解的是，雖然本說明書可能使用「第一」、「第二」和「第三」等等用語來指稱許多的元件、部件、區域、分層和/或部分，但並非有意將前述元件、部件、區域、分層和/或部分限定於特定數量。前述用語僅用於區別某一元件、部件、區域、分層和/或部分以及另一元件、部件、區域、分層和/或部分。因此，本揭示文件中所稱之第一元件、部件、區域、分層和/或部分，可在不偏離本揭示文件之教示的情形下，改稱為第二元件、部件、區域、分層和/或部分。
本揭示文件中所提到之術語僅用於形容特定的元件，且並非有意對本發明進行任何限制。除非揭示文件中特別指明，否則任何單數格的用語都同時包含複數格的涵義。應理解的是，本揭示文件所提及的「包含」為開放式的用語，應解釋成「包含但不限定於」，故不會排除所指稱之特徵、區域、整數、步驟、運作、元件和/或部件以 外之其他特徵、區域、整數、步驟、運作、元件和/或部件。
另外，在解釋某一元件與另一元件在圖示中之相對關係時，可能會使用「低於」或「下側」、「高於」或「上側」、「左」或「右」等有關相對關係的形容詞。應理解的是，前述有關相對關係的形容詞是用於涵蓋圖示所繪之物件方向以外其他可能之物件方向。例如，若一裝置在圖示中為顛倒狀態，則雖然於文字描述中某一元件為「低於」另一元件，於圖示中某一物件則會「高於」另一元件。同樣地，若一裝置在圖示中為顛倒狀態，則雖然於文字描述中某一元件位於另一元件「之下」，於圖示中某一物件則會位於另一元件「之上」。因此，前述示例性的用詞「之下」或「之上」，應理解為同時包含「上方」和「下方」的涵義。
除非特別指明，本揭示文件中所有的術語(包含技術上或科學上的術語)之涵義，皆相同於本發明所屬領域中之通常知識者所理解之涵義。應理解的是，某一術語(例如，於常見之字典中所記載之術語)應被理解為具有一貫之涵義，且其涵義在本揭示文件以及相關作品之中應相同。並且，除非本揭示文件有特別指明，本揭示文件中之術語不應以過於正式或過於理想化之涵義來解釋。
本說明書中所使用的「大約」、「大概」和「接近於」應理解為指稱所形容的數值或範圍的百分之二十以內，較佳為百分之十以內，或更加為百分之五以內。本揭示文件中所提到之數值皆為近似值，亦即就算未於文中特 別寫明「大約」、「大概」和「接近於」等詞語，仍可藉由上下文推斷出包含「大約」、「大概」和「接近於」之涵義。
於本說明書中，「模組」一詞應理解為下列元件的其中之一，或是包含下列元件，或是下列元件中的一或多個元件的組合：專用集成電路(application specific integrated circuit，ASIC)、電子電路、組合邏輯電路、現場可程式邏輯閘陣列(field programmable gate array，FPGA)、能處理程式碼之共享、專用或組合處理器、其餘能實現所述功能的適合的硬體部件或以上所列之所有元件的組合(例如，單晶片系統(system-on-chip))。「模組」一詞可包含用於儲存處理器運算所需之程式碼之共享、專用或組合記憶體。
以下將配合圖示來說明本揭示文件中的許多實施例。依據本揭示文件中已明確闡述之要旨，本揭示文件有關一種使用重疊資料線以改善亮度不均勻缺陷(Mura)的顯示器。
如前所述，由十分有限的充電時間，高解析度顯示裝置可使用同時由多個資料驅動電路(又稱源極驅動電路)驅動畫素的驅動方式，且前述多個資料驅動電路的其中一個位於顯示器上側，另一個則位於顯示器下側。然而，不均勻缺陷可能會發生於顯示裝置的中間區域，使顯示裝置出現一條明顯的分隔線而將顯示裝置分割為上半部和下半部。第1圖為依據本揭示文件一些實施例的具有不均勻缺 陷的顯示裝置簡化後的功能方塊圖。如第1圖所示，顯示裝置100可包含分別位於顯示裝置100的上側和下側的多個資料驅動電路110和120，且資料驅動電路110和120分別用於驅動上部區域130和下部區域140中的多個畫素(圖未繪示)。具體而言，如第1圖中的箭頭所示，上資料驅動電路110用於以由上至下的方式驅動上部區域130中的畫素，下資料驅動電路120則用於以由下至上的方式驅動下部區域140中的畫素。然而，由於不均勻缺陷的影響，明顯可見的一分隔線150(如第1圖所示，以虛線表示於上部區域130和下部區域140之間)可能會出現於顯示裝置100，並分隔上述顯示裝置100的上部區域130和下部區域140。在中灰階和中等亮度的情形下，人眼可以察覺低至3%的亮度變化，這使得可見的不均勻缺陷(例如，亮度不均勻)變得非常顯著。因此，工程師有必要將前述之分隔線150淡化以減輕不均勻缺陷。
為了解決不均勻缺陷相關的問題，本發明提出了一種顯示裝置，這種顯示裝置包含多個畫素、一上資料驅動電路、一下資料驅動電路和多對(pairs)資料線。前述的多個畫素設置於一畫素矩陣中，且畫素矩陣包含多行和多列。前述的多對資料線沿著一垂直方向延伸，且每對資料線包含一上資料線和一下資料線。其中，上資料線電性耦接於上資料驅動電路，下資料線電性耦接於下資料驅動電路，且畫素矩陣的每一行中的每個畫素皆電性耦接於一對相應的資料線。畫素矩陣包含了一上部區域、一中間區 域和一下部區域，且每對資料線中的上資料線和下資料線部分重疊於中間區域。換言之，中間區域是一重疊區域，且包含了由畫素組成的多列。在該畫素矩陣的每一行中，位於中間區域的每個畫素皆包含一上子畫素和一下子畫素，上子畫素電性耦接於前述一對相應的資料線中的上資料線並具有一第一權重因數，下子畫素電性耦接於前述一對相應的資料線中的下資料線並具有一第二權重因數。另外，從中間區域的一頂部至一底部，多個上子畫素的第一權重因數逐漸減少，多個下子畫素的第二權重因數逐漸增加。另一方面，位於該上部區域的每個畫素皆只電性耦接於前述一對相應的資料線中的上資料線，所以只會被對應的上資料驅動電路所驅動。同樣地，位於該下部區域的每個畫素皆只電性耦接於前述一對相應的資料線中的下資料線，所以只會被對應的下資料驅動電路所驅動。
第2A圖為依據本揭示文件一些實施例的利用重疊資料線的顯示裝置簡化後的功能方塊圖。第2B圖為依據本揭示文件一些實施例的第2A圖的顯示裝置的中間區域的多個畫素簡化後的放大示意圖。請注意，第2A和2B圖中所繪示的元件僅為了說明上的方便，除非有於本揭示文件中特別說明，否則該些元件和區域的大小、位置和連接關係並非用於限制本揭示文件的實施方式。
如第2A圖所示，顯示裝置200包含分別位於顯示裝置200的上側和下側的多個資料驅動電路210和220，沿著一垂直方向延伸的多對資料線230和240，沿著一水平 方向延伸且實質上垂直於資料線的多條掃描線250，以及多個畫素260(以虛線方框表示)。其中，多個畫素260設置於一畫素矩陣270中，且畫素矩陣270包含多行和多列。具體而言，前述的畫素矩陣270包含一上部區域202、一下部區域204和一中間區域206，且中間區域206平均地分隔了上部區域202和下部區域204。雖然畫素260是設置於具有多行和多列的畫素矩陣270中，第2A圖僅繪示其中一行中的畫素260以及一對相應的資料線230和240，且省略了位於上部區域202和下部區域204中的畫素。前述一對相應的資料線包含了一上資料線230和一下資料線240，且上資料線230電性耦接於上資料驅動電路210，下資料線240電性耦接於下資料驅動電路220。
請同時參照第2A和2B圖，中間區域206包含了位於同一行中的四列畫素260，且每個畫素260皆電性耦接於一對相應的資料線230和240。實作上，中間區域206所包含的畫素260的列數並非固定值。例如，中間區域206可包含六列、八列、十列或更多列的畫素。在某些實施例中，於中間區域206設置四列畫素已足以淡化引起不均勻缺陷的分隔線。
在每對資料線230和240中，上資料線230和下資料線240重疊於中間區域206。換言之，對每對資料線230和240而言，中間區域206是一重疊區域。另外，中間區域206的每一列中的畫素260皆包含一上子畫素262和一下子畫素264。每個上子畫素262皆電性耦接於前述一對相應的 資料線中的上資料線230，且每個下子畫素264皆電性耦接於前述一對相應的資料線中的下資料線240。如第2B圖所示，從該中間區域206的一頂部至一底部，第一列中的畫素260包含一第一上子畫素262(標示為1T)和一第一下子畫素264(標示為1B)；第二列中的畫素260包含一第二上子畫素262(標示為2T)和一第二下子畫素264(標示為2B)；第三列中的畫素260包含一第三上子畫素262(標示為3T)和一第三下子畫素264(標示為3B)；第四列中的畫素260包含一第四上子畫素262(標示為4T)和一第四下子畫素264(標示為4B)。在某些實施例中，顯示裝置200的畫素矩陣270的中間區域206包含四列畫素，且上部區域202和下部區域204皆包含N列畫素。因此，畫素矩陣270總共包含(2*N+4)列，且每個上資料線230和每個下資料線240皆耦接於(N+4)個畫素260。
於中間區域206的四列畫素260中，每個上子畫素262皆具有一對應的第一權重因數，且每個下子畫素264皆具有一對應的第二權重因數。前述子畫素262和264的權重因數代表子畫素262和264所顯示的資料(或資訊)量百分比。在每個畫素中，上子畫素262的第一權重因數和下子畫素264的第二權重因數的總和為100%。例如，若某一畫素的上子畫素262的第一權重因數為75%，則同一畫素的下子畫素264的第二權重因數為25%。在此情況下，畫素260所顯示的資訊量有75%是由畫素260的上子畫素262所提供，且畫素260所顯示的資訊量有25%是由畫素260的下子 畫素264所提供。從中間區域206的頂部至底部的每一列中，多個上子畫素262的第一權重因數呈現一逐漸減少的變化方式，多個下子畫素264的第二權重因數呈現一逐漸增加的變化方式。
在某些實施例中，從中間區域206的頂部至底部，前述多個上子畫素262的第一權重因數呈現的逐漸減少的變化方式，以及前述多個下子畫素的第二權重因數呈現的逐漸增加的變化方式，皆可為為線性變化。例如，四個上子畫素262(1T、2T、3T和4T)的第一權重因數可分別為：80%、60%、40%和20%。換言之，四個下子畫素264(1B、2B、3B和4B)的第二權重因數可分別為：20%、40%、60%和80%。第3圖為依據本揭示文件一些實施例的中間區域的多個畫素的子畫素的權重因數簡化後的分布示意圖。如第3圖所示，從頂部至底部，中間區域206的第一列中的畫素260可包含第一權重因數為80%的一上子畫素1T和第二權重因數為20%的一下子畫素1B，中間區域206的第二列中的畫素260可包含第一權重因數為60%的一上子畫素2T和第二權重因數為40%的一下子畫素2B，中間區域206的第三列中的畫素260可包含第一權重因數為40%的一上子畫素3T和第二權重因數為60%的一下子畫素3B，且中間區域206的第四列中的畫素260可包含第一權重因數為20%的一上子畫素2T和第二權重因數為80%的一下子畫素4B。請注意，第3圖繪示了第零列#0和第五列#5，而因為中間區域206只包含了四列畫素260，所以第零列#0 代表位於上部區域202中的某一列，且第零列#0中的畫素只電性耦接於上資料線230(亦即，畫素100%由上子畫素構成，且沒有下子畫素)，而第五列#5代表位於下部區域204中的另一列，且第五列#5中的畫素只電性耦接於下資料線240(亦即，畫素100%由下子畫素構成，且沒有上子畫素)。
在某些實施例中，中間區域206的任一列的畫素中，多個上子畫素262的第一權重因數皆相同，且多個下子畫素264的第二權重因數也皆相同。例如，從頂部至底部，中間區域206的第一列中的所有畫素可包含第一權重因數為80%的一上子畫素1T和第二權重因數為20%的一下子畫素1B，中間區域206的第二列中的所有畫素可包含第一權重因數為60%的一上子畫素2T和第二權重因數為40%的一下子畫素2B，中間區域206的第三列中的所有畫素可包含第一權重因數為40%的一上子畫素3T和第二權重因數為60%的一下子畫素3B，中間區域206的第四列中的所有畫素可包含第一權重因數為20%的一上子畫素4T和第二權重因數為80%的一下子畫素4B。
在另外一些實施例中，上子畫素和下子畫素的權重因數可呈現之字形分布或隨機分布的方式。在此情況下，對中間區域206中位於同一列的多個畫素260而言，位於某一行的上子畫素262的第一權重因數可不同於位於另一行的上子畫素262的第一權重因數。換言之，至少有兩個位於不同行的上子畫素具有不同的第一權重因數。
前述的權重因數可用多種不同的方式來呈現。 在某些實施例中，權重因數可用來代表上子畫素和下子畫素具有比例關係。在這種情況下，於每個中間區域的畫素中，上子畫素具有相對於畫素的一第一相對大小，且第一相對大小和第一權重因數成比例，例如第一相對大小和第一權重因數之間的關係為正相關；下子畫素則具有相對於畫素的一第二相對大小，且第二相對大小和第二權重因數成比例，例如第二相對大小和第二權重因數之間的關係為正相關。例如，利用第3圖所繪示的各個子畫素所應對應的權重因數，便可以決定中間區域的多個畫素各自包含的子畫素的相對大小，如下表所示。
第4A圖為依據本揭示文件一些實施例的顯示裝置的中間區域的多個畫素簡化後的放大示意圖，其中子畫素的大小與權重因數成比例。第4B圖為依據本揭示文件一些實施例的顯示裝置的中間區域的多個畫素簡化後的放大示意圖，其中子畫素的大小與權重因數成比例，且任一個畫素中的子畫素電性耦接於同一條掃描線。具體而言，如第4A和4B圖所示，子畫素462和464的大小為依據表一 所設置。自上側自下側，中間區域的第一列的畫素460可包含一上子畫素1T和一下子畫素1B，且上子畫素1T具有80%的相對大小而下子畫素1B具有20%的相對大小，中間區域的第二列的畫素460可包含一上子畫素2T和一下子畫素2B，且上子畫素2T具有60%的相對大小而下子畫素2B具有40%的相對大小，中間區域的第三列的畫素460可包含一上子畫素3T和一下子畫素3B，且上子畫素3T具有40%的相對大小而下子畫素3B具有60%的相對大小，中間區域的第四列的畫素460可包含一上子畫素4T和一下子畫素4B，且上子畫素4T具有20%的相對大小而下子畫素4B具有80%的相對大小。請注意，上部區域和下部區域中的畫素可具有一般的大小配置(亦即，位於上部區域202的畫素100%由上子畫素組成或位於下部區域204的畫素100%由下子畫素組成)。以下說明第4A和4B圖中所繪示的畫素的差異。如第4A所示，除了子畫素462和464的大小，畫素460中的其他結構(例如，成對的資料線430和440以及掃描線450)皆相似於第2B圖的畫素260中的結構(例如，成對的資料線230和240以及掃描線250)。相較之下，如第4B圖所示，每個畫素460中的子畫素462和464電性耦接於同一條掃描線450，所以可以使用一個電晶體(未繪示於圖中)同時導通子畫素462和464。因為權重因數是以子畫素462和464的大小來呈現，資料驅動電路所提供的資料電壓信號可維持不變。換言之，提供給子畫素462和464的資料電壓信號之間不需要具備比例關係。
在某些實施例中，權重因數可用提供給上子畫素和下子畫素的資料電壓信號之間的比例關係來呈現。在此情況下，於中間區域的每個畫素中，上子畫素接收到的一上資料電壓與第一權重因數成比例，例如上資料電壓和第一權重因數之間的關係為正相關，下子畫素接收到的一下資料電壓與第二權重因數成比例，例如下資料電壓和第二權重因數之間的關係為正相關。顯示裝置可用許多不同的方式來提供前述成比例的資料電壓信號。在某些實施例中，可利用軟體來進行對資料電壓信號的分壓處理。在另外一些實施例中，可利用以實體電路實現的分壓器來進行對資料電壓信號的分壓處理。
在某些實施例中，可利用軟體來進行對資料電壓信號的分壓處理。第5圖為依據本揭示文件一些實施例的用於產生提供給顯示裝置的中間區域的多個畫素的成比例之資料電壓信號的軟體簡化後的運作實施方式。如第5圖所示，顯示裝置還包含一計算模組505，且計算模組505電性耦接於上資料驅動電路510和下資料驅動電路520。在某些實施例中，計算模組505可設置為使用子畫素562和564的權重因數來計算提供給中間區域的所有畫素的上資料電壓信號和下資料電壓信號。例如，計算模組505可接收對應於一特定畫素的一目標灰階，然後計算模組505可將該特定畫素的該目標灰階分別乘上對應於上子畫素562和下子畫素564的權重因數，以產生分別對應於上子畫素562和下子畫素564的加權值。接著，計算模組505可利用前述的加權值 計算對分別應於上子畫素562和下子畫素564的資料電壓信號。一旦資料電壓信號產生完畢，計算模組505可控制上資料驅動電路510提供第一資料電壓信號至上子畫素562，並控制下資料驅動電路520提供第二資料電壓信號至下子畫素564。在這種情況下，每個上子畫素562和下子畫素564的大小可設置為一個固定且普通的大小(亦即，位於上部區域的畫素100%由上子畫素組成或位於下部區域的畫素100%由下子畫素組成)。
在某些實施例中，可利用以實體電路實現的分壓器來進行對資料電壓信號的分壓處理。在某些實施例中，用於對資料電壓信號進行分壓的分壓器可用多個可變電容來實現。第6圖為依據本揭示文件一些實施例的顯示裝置的中間區域的一個畫素的畫素結構簡化後的功能方塊圖。如第6圖所示，畫素600包含一上子畫素662和一下子畫素664。每個上子畫素662和下子畫素664皆包含一薄膜電晶體(thin-film transistor，TFT)T、一液晶電容CLC、一儲存電容CST和一寄生電容Cgd。每個薄膜電晶體Tt和Tb皆包含一閘極、一源極和一汲極。薄膜電晶體Tt和Tb的閘極分別耦接於掃描線650。上子畫素662的薄膜電晶體Tt的源極耦接於上資料線630，且下子畫素664的薄膜電晶體Tb的源極耦接於下資料線640。於每個上子畫素662和下子畫素664中，液晶電容CLC用於提供液晶的電容值，儲存電容CST用於提供子畫素的一儲存電容值，而寄生電容Cgd耦接於薄膜電晶體的閘極和汲極之間。
第7圖為依據本揭示文件一些實施例的一個正在更新的畫素之運作波形簡化後的時序圖。對於一正在更新的畫素而言(亦即，對於其中的上子畫素662和下子畫素664而言)，畫素電壓Vp於更新後可表示為：Vp=Vs-△Vp (1)其中Vs代表對應的資料驅動電路(亦即，源極驅動電路)所提供的資料電壓，而△Vp則代表饋通電壓(feed through voltage)。另外，饋通電壓△Vp與畫素的儲存電容CST的儲存電容值有關，如下列公式所示：△Vp=[Cgd/(CLC+CST+Cgd)]*△Vghl (2)其中△Vghl代表閘極驅動信號的電壓大小。
由上述可知，儲存電容CST的電容值是寫入畫素的畫素電極的最終電壓的一相關因子。具體而言，可藉由調整儲存電容CST的電容值以控制寫入畫素的畫素電極的最終電壓。並且，負載電容值(亦即，第(2)式中的(CLC+CST))會影響畫素的充電速率，所以也會對畫素的最終電壓產生影響。因此，可藉由分別調整每個畫素中的電容值，來控制每個畫素有關資料寫入的權重因數比例。換言之，傳遞至子畫素662和664的資料電壓信號的百分比(亦即，權重因數)可分別藉由調整上子畫素662的儲存電容CSTt的電容值和下子畫素664的儲存電容CSTb的電容值來控制。
第8圖為依據本揭示文件一些實施例的顯示裝置的中間區域的一個畫素之子畫素的運作波形簡化後之時 序圖。如第8圖所示，於畫素的子畫素1T和1B中，上子畫素1T的儲存電容CSTt的電容值，大於下子畫素1B的儲存電容CSTb的電容值。在此情況下，分配給上子畫素1T的資料量所佔的百分比(亦即，權重因數)會大於分配給下子畫素1B的資料量所佔的百分比。
第9圖為依據本揭示文件一些實施例的第6圖的顯示裝置的中間區域的一個畫素的元件布局圖。具體而言，第9圖中所繪示的畫素900與第6圖中所繪示的畫素相同，且畫素900包含一上子畫素962和一下子畫素964。上子畫素962和下子畫素964各自包含一畫素電極980。並且，上子畫素962和下子畫素964分別包含薄膜電晶體Tt和Tb，以及分別包含儲存電容CSTt和CSTb。薄膜電晶體Tt和Tb各自包含一閘極、一源極和一汲極。薄膜電晶體Tt和Tb的閘極各自電性耦接至掃描線950，上子畫素962的薄膜電晶體Tt的源極電性耦接至上資料線930，而下子畫素964的薄膜電晶體Tb的源極則電性耦接至下資料線940。如第9圖所示，下子畫素964的儲存電容CSTb的電容值，大於上子畫素962的儲存電容CSTt的電容值。在此情況下，分配給下子畫素964的資料量所佔的百分比(亦即，權重因數)會大於分配給上子畫素962的資料量所佔的百分比。
實作上，用於對資料電壓信號進行分壓的分壓器可以用許多其他不同的方式來實現。在某些實施例中，可藉由調整不同畫素的薄膜電晶體的閘極寬與長度比(gate width-to-length ratio，W/L ratio)，以控制最終充入子 畫素的電荷量。在另外一些實施例中，在某一幀畫面中，資料電壓信號是由上至下的方向依序寫入中間區域的畫素中，並且搭配上適當的權重因數，而在另外一相鄰幀的畫面中，資料電壓信號是由下至上的方向依序寫入中間區域的畫素中，並且搭配上適當的權重因數。
在某些實施例中，用於對資料電壓信號進行分壓的分壓器可以用形成於主動板(active plate)上的多個電阻來實現。具體而言，對於中間區域的每個上子畫素和下子畫素來說，前述多個電阻可用於對提供至上和下子畫素的源極的電壓進行分壓。在某些實施例中，中間區域的每個畫素包含至少一個上電阻和至少一下電阻。上電阻電性耦接於上子畫素，且用於對上資料驅動電路提供至上電晶體的源極的電壓進行分壓，以使上子畫素接收到的上資料電壓等於上資料驅動電路提供的電壓乘上第一權重因數。下電阻電性耦接於下子畫素，且用於對下資料驅動電路提供至下電晶體的源極的電壓進行分壓，以使下子畫素接收到的下資料電壓等於下資料驅動電路提供的電壓乘上第二權重因數。在這種情況下，上和下子畫素接收到的資料電壓信號便會等於輸入電壓乘上對應的權重因數。
於本揭示文件的另一實施例中，可將一畫素驅動方法應用於前述內容中的顯示裝置。亦即，將對應的資料電壓信號輸入顯示裝置的中間區域之對應的畫素的子畫素中。
前述有關本發明之許多示例性實施方式的說 明，旨在使本發明之內容更加易於了解，並非有意將本發明之實施方式限制於前述的多個特定實施例。依據上述之內容，本發明仍有許多變化與修飾之方式。
上述所列的許多實施例旨在說明本發明的原理和實際應用方式，以使本領域之通常知識者能對本發明和上述所列的許多實施例進行改進，以應用於各種預期的特定用途。在不偏離本發明的精神和範圍的情形下，置換性的實施方式對本領域之通常知識者而言是顯而易見的。因此，本發明之範圍應以專利保護範圍之請求項來界定，而不應以上述之說明和實施例來對本發明之範圍加以限定。

Claims (20)

  1. 一種顯示裝置，包含：多個畫素，設置於一畫素矩陣，且該畫素矩陣包含多行和多列；一上資料驅動電路和一下資料驅動電路，分別設置於該顯示裝置相對的兩側；以及多對資料線，沿著一垂直方向延伸，且每對資料線包含一上資料線和一下資料線，其中該上資料線電性耦接於該上資料驅動電路，該下資料線電性耦接於該下資料驅動電路；其中，該畫素矩陣包含一上部區域、一中間區域和一下部區域，且每對資料線的該上資料線和該下資料線部分重疊於該中間區域；其中，在該畫素矩陣的每一行中，位於該上部區域的每個畫素皆電性耦接於該對相應的資料線中的該上資料線；位於該下部區域的每個畫素皆電性耦接於該對相應的資料線中的該下資料線；位於該中間區域的每個畫素皆包含一上子畫素和一下子畫素，該上子畫素電性耦接於該對相應的資料線中的該上資料線並具有一第一權重因數，該下子畫素電性耦接於該對相應的資料線中的該下資料線並具有一第二權重因數，其中該上子畫素的該第一權重因數和該下子畫素的該第二權重因數的一總和為百分之百；以及從該中間區域的一頂部至一底部，該多個上子畫素的該第一權重因數逐漸減少，該多個下子畫素的該第二權重因數逐漸增加；其中，從該中間區域的該頂部至該底部，該中間區域依序包含：一第一列，該第一列中的每個畫素皆包含一第一上子畫素和一第一下子畫素；一第二列，該第二列中的每個畫素皆包含一第二上子畫素和一第二下子畫素；一第三列，該第三列中的每個畫素皆包含一第三上子畫素和一第三下子畫素；以及一第四列，該第四列中的每個畫素皆包含一第四上子畫素和一第四下子畫素。
  2. 如請求項1的顯示裝置，其中：該第一列中的每個畫素的第一上子畫素的第一權重因數為80%，第一下子畫素的第二權重因數為20%；該第二列中的每個畫素的第二上子畫素的第一權重因數為60%，第二下子畫素的第二權重因數為40%；該第三列中的每個畫素的第三上子畫素的第一權重因數為40%，第三下子畫素的第二權重因數為60%；以及該第四列中的每個畫素的第四上子畫素的第一權重因數為20%，第四下子畫素的第二權重因數為80%。
  3. 一種顯示裝置，包含：多個畫素，設置於一畫素矩陣，且該畫素矩陣包含多行和多列；一上資料驅動電路和一下資料驅動電路，分別設置於該顯示裝置相對的兩側；以及多對資料線，沿著一垂直方向延伸，且每對資料線包含一上資料線和一下資料線，其中該上資料線電性耦接於該上資料驅動電路，該下資料線電性耦接於該下資料驅動電路，且該畫素矩陣的每一行中的畫素電性耦接於一對相應的資料線；其中，該畫素矩陣包含一上部區域、一中間區域和一下部區域，且每對資料線中的該上資料線和該下資料線部分重疊於該中間區域；其中，該中間區域包含由畫素組成的許多列；以及其中在該畫素矩陣的每一行中，位於該中間區域的每個畫素皆包含一上子畫素和一下子畫素，該上子畫素電性耦接於該對相應的資料線中的上資料線並具有一第一權重因數，該下子畫素電性耦接於該對相應的資料線中的下資料線並具有一第二權重因數；以及從該中間區域的一頂部至一底部，該多個上子畫素的該第一權重因數呈現一逐漸減少的變化方式，該多個下子畫素的該第二權重因數呈現一逐漸增加的變化方式。
  4. 如請求項3的顯示裝置，其中，於該畫素矩陣的每一行中，位於該上部區域的每個畫素皆電性耦接於該對相應的資料線中的該上資料線；位於該下部區域的每個畫素皆電性耦接於該對相應的資料線中的該下資料線。
  5. 如請求項3的顯示裝置，其中，在位於該中間區域的每個畫素中，該上子畫素的該第一權重因數和該下子畫素的該第二權重因數的一總和為百分之百。
  6. 如請求項3的顯示裝置，其中，從該中間區域的該頂部至該底部，該多個上子畫素的該第一權重因數呈現的該逐漸減少的變化方式為線性變化，該多個下子畫素的該第二權重因數呈現的該逐漸增加的變化方式為線性變化。
  7. 如請求項3的顯示裝置，其中，於該中間區域的任一列的畫素中，該多個上子畫素的該第一權重因數皆相同，且該多個下子畫素的該第二權重因數皆相同。
  8. 如請求項3的顯示裝置，於該中間區域的每一列的畫素中，該多個上子畫素中至少有兩個上子畫素的該第一權重因數不相同。
  9. 如請求項3的顯示裝置，其中，從該中間區域的該頂部至該底部，該中間區域依序包含：一第一列，且該第一列中的每個畫素皆包含一第一上子畫素和一第一下子畫素；一第二列，且該第二列中的每個畫素皆包含一第二上子畫素和一第二下子畫素；一第三列，且該第三列中的每個畫素皆包含一第三上子畫素和一第三下子畫素；以及一第四列，且該第四列中的每個畫素皆包含一第四上子畫素和一第四下子畫素，其中：該第一列中的每個畫素的第一上子畫素的第一權重因數為80%，第一下子畫素的第二權重因數為20%；該第二列中的每個畫素的第二上子畫素的第一權重因數為60%，第二下子畫素的第二權重因數為40%；該第三列中的每個畫素的第三上子畫素的第一權重因數為40%，第三下子畫素的第二權重因數為60%；以及該第四列中的每個畫素的第四上子畫素的第一權重因數為20%，第四下子畫素的第二權重因數為80%。
  10. 如請求項3的顯示裝置，其中，於該中間區域的每個畫素中，該上子畫素相對於該畫素的一相對大小與該第一權重因數成正相關，且該下子畫素相對於該畫素的一相對大小與該第二權重因數成正相關。
  11. 如請求項3的顯示裝置，其中，於該中間區域的每個畫素中，該上子畫素接收到的一上資料電壓的大小與該第一權重因數成正相關，且該下子畫素接收到的一下資料電壓的大小與該第二權重因數成正相關。
  12. 如請求項11的顯示裝置，另包含：一計算模組，用於針對該中間區域的每個畫素進行以下運作：依據該第一權重因數和該第二權重因數計算該上資料電壓和該下資料電壓；控制該上資料驅動電路以提供該上資料電壓至該上子畫素；以及控制該下資料驅動電路以提供該下資料電壓至該下子畫素。
  13. 如請求項11的顯示裝置，另包含：多個掃描線，沿著垂直於該多對資料線的一方向延伸，且每一條掃描線對應於該畫素矩陣的該多列中的其中一列；其中，於該中間區域的每個畫素中，該上子畫素包含一上電晶體，該上電晶體包含一閘極、一源極和一汲極，該下子畫素包含一下電晶體，該下電晶體包含一閘極、一源極和一汲極，其中該上電晶體的該源極電性耦接於該對相應的資料線中的該上資料線，該下電晶體的該源極電性耦接於該對相應的資料線中的該下資料線，且該上電晶體和該下電晶體的閘極分別耦接於一對應的掃描線。
  14. 如請求項13的顯示裝置，其中，該中間區域的每個畫素另包含：至少一上電阻，耦接於該上子畫素，用於對該上資料驅動電路提供給該上電晶體的該源極的一電壓進行分壓，以使該上子畫素接收到的該上資料電壓等於該上資料驅動電路提供的該電壓乘上該第一權重因數；以及至少一下電阻，耦接於該下子畫素，用於對該下資料驅動電路提供給該下電晶體的該源極的一電壓進行分壓，以使該下子畫素接收到的該下資料電壓等於該下資料驅動電路提供的該電壓乘上該第二權重因數。
  15. 如請求項13的顯示裝置，其中，該中間區域的每個畫素另包含：多個上電容，電性耦接於該上電晶體的該汲極，且包含一上儲存電容；以及多個下電容，電性耦接於該下電晶體的該汲極，且包含一下儲存電容；其中，該上儲存電容和該下儲存電容的電容值分別使該上子畫素接收到的該上資料電壓與該第一權重因數成正相關，以及使該下子畫素接收到的該下資料電壓與該第二權重因數成正相關。
  16. 一種顯示裝置，包含：多個畫素，設置於一畫素矩陣，且該畫素矩陣包含多行和多列；一上資料驅動電路和一下資料驅動電路，分別設置於該顯示裝置相對的兩側；以及多對資料線，沿著一垂直方向延伸，且每對資料線包含一上資料線和一下資料線，其中該上資料線電性耦接於該上資料驅動電路，該下資料線電性耦接於該下資料驅動電路，且該畫素矩陣的每一行中的畫素電性耦接於一對相應的資料線；其中，該畫素矩陣包含一上部區域、一中間區域和一下部區域，且每對資料線中的該上資料線和該下資料線部分重疊於該中間區域；其中，該中間區域包含由畫素組成的許多列；以及其中在該畫素矩陣的每一行中，位於該中間區域的每個畫素皆包含一上子畫素和一下子畫素，該上子畫素電性耦接於該對相應的資料線中的上資料線並具有相對於該畫素的一第一相對大小，該下子畫素電性耦接於該對相應的資料線中的下資料線並具有相對於該畫素的一第二相對大小；以及從該中間區域的一頂部至一底部的每一列中，該第一相對大小呈現一逐漸減少的變化方式，且該第二相對大小呈現一逐漸增加的變化方式。
  17. 如請求項16的顯示裝置，其中：於該畫素矩陣的每一行中，每個上子畫素具有一第一權重因數，且每個下子畫素具有一第二權重因數；以及從該中間區域的該頂部至該底部的每一列中，該多個上子畫素的該第一權重因數逐漸減少，該多個下子畫素的該第二權重因數逐漸增加。
  18. 如請求項17的顯示裝置，其中，每一個上子畫素的該第一相對大小與該第一權重因數成正相關，且每一個下子畫素的該第二相對大小與該第二權重因數成正相關。
  19. 一種顯示裝置，包含：多個畫素，設置於一畫素矩陣，且該畫素矩陣包含多行和多列；一上資料驅動電路和一下資料驅動電路，分別設置於該顯示裝置相對的兩側；以及多對資料線，沿著一垂直方向延伸，且每對資料線包含一上資料線和一下資料線，其中該上資料線電性耦接於該上資料驅動電路，該下資料線電性耦接於該下資料驅動電路，且該畫素矩陣的每一行中的畫素電性耦接於一對相應的資料線；其中，該畫素矩陣包含一上部區域、一中間區域和一下部區域，且每對資料線中的該上資料線和該下資料線部分重疊於該中間區域；其中，該中間區域包含由畫素組成的許多列；以及其中在該畫素矩陣的每一行中，位於該中間區域的每個畫素皆包含一上子畫素和一下子畫素，該上子畫素電性耦接於該對相應的資料線中的上資料線並具有相對於該畫素的一第一相對大小，該下子畫素電性耦接於該對相應的資料線中的下資料線並具有相對於該畫素的一第二相對大小；以及於該中間區域的每一列中，該第一相對大小呈現一隨機變化方式或一之字形變化方式。
  20. 一種畫素驅動方法，包含：提供一如請求項3的顯示裝置；以及於每個中間區域的畫素中，提供一上資料電壓至該上子畫素，且該上資料電壓的大小與該第一權重因數成正相關，提供一下資料電壓至該下子畫素，且該下資料電壓的大小與該第二權重因數成正相關。
TW106138828A 2016-11-11 2017-11-09 顯示裝置和驅動方法 TWI640970B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/349,436 2016-11-11
US15/349,436 US10127892B2 (en) 2016-11-11 2016-11-11 Display device using overlapped data lines near center to dim Mura defect

Publications (2)

Publication Number Publication Date
TW201826241A TW201826241A (zh) 2018-07-16
TWI640970B true TWI640970B (zh) 2018-11-11

Family

ID=61535882

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106138828A TWI640970B (zh) 2016-11-11 2017-11-09 顯示裝置和驅動方法

Country Status (3)

Country Link
US (1) US10127892B2 (zh)
CN (1) CN107799052B (zh)
TW (1) TWI640970B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190206894A1 (en) * 2017-12-28 2019-07-04 a.u. Vista Inc. Display systems with non-display areas

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW334554B (en) * 1995-12-30 1998-06-21 Samsung Electronics Co Ltd Display, a driving circuit and a driving method thereof
US20110148852A1 (en) * 2009-12-18 2011-06-23 Min-Kyu Kim Liquid crystal display device
TWI413053B (zh) * 2009-10-09 2013-10-21 Innolux Corp 平面顯示裝置及其驅動方法
TW201426695A (zh) * 2012-12-27 2014-07-01 Fitipower Integrated Tech Inc 顯示裝置及其驅動方法、時序控制電路的資料處理及輸出方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0149297B1 (ko) * 1995-07-12 1998-12-15 김광호 액정 표시 장치 및 그 구동 방법
KR100925453B1 (ko) 2002-08-02 2009-11-06 삼성전자주식회사 액정 표시 장치 및 그의 구동 방법
US7453426B2 (en) 2004-01-14 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus
CN100381897C (zh) * 2005-12-19 2008-04-16 友达光电股份有限公司 垂直配向型液晶显示装置及其像素单元电路
CN100573248C (zh) * 2007-04-28 2009-12-23 友达光电股份有限公司 显示面板及包含其的光电装置
JP5770073B2 (ja) * 2011-11-25 2015-08-26 株式会社ジャパンディスプレイ 表示装置及び電子機器
KR20140025170A (ko) * 2012-08-21 2014-03-04 삼성디스플레이 주식회사 표시 장치
JP2015087459A (ja) * 2013-10-29 2015-05-07 セイコーエプソン株式会社 電気光学装置、及び、電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW334554B (en) * 1995-12-30 1998-06-21 Samsung Electronics Co Ltd Display, a driving circuit and a driving method thereof
TWI413053B (zh) * 2009-10-09 2013-10-21 Innolux Corp 平面顯示裝置及其驅動方法
US20110148852A1 (en) * 2009-12-18 2011-06-23 Min-Kyu Kim Liquid crystal display device
TW201426695A (zh) * 2012-12-27 2014-07-01 Fitipower Integrated Tech Inc 顯示裝置及其驅動方法、時序控制電路的資料處理及輸出方法

Also Published As

Publication number Publication date
US10127892B2 (en) 2018-11-13
TW201826241A (zh) 2018-07-16
CN107799052A (zh) 2018-03-13
CN107799052B (zh) 2021-02-09
US20180137836A1 (en) 2018-05-17

Similar Documents

Publication Publication Date Title
US11282464B2 (en) Display panel
CN108121119B (zh) 液晶显示器
KR102279353B1 (ko) 표시패널
KR101497494B1 (ko) 액정 표시 장치 및 그의 구동 방법
KR102291464B1 (ko) 액정 표시 장치
JP2006235627A (ja) 液晶表示装置とその駆動方法
US11009981B2 (en) Driving method of touch display panel
US20160018709A1 (en) Pixel array of liquid crystal display
US9030632B2 (en) Liquid crystal display device
US20120007843A1 (en) Tft substrate and liquid crystal display apparatus using the same
US20200258460A1 (en) Pixel arrangement structure, driving method thereof, display panel and display apparatus
KR20160074804A (ko) 백색 화소를 포함하는 액정 표시 장치
US9857649B2 (en) Display panel and display device comprising the same
US10909941B2 (en) Liquid crystal display device having a timing controller for reducing crosstalk defect and driving method thereof
CN106257579B (zh) 显示装置
US9704889B2 (en) Display panel and display device comprising the same
TWI640970B (zh) 顯示裝置和驅動方法
KR102564463B1 (ko) 광 밸브 패널과 이를 이용한 액정표시장치
JP2005189614A (ja) 液晶表示装置
CN109979403B (zh) 显示装置
US10068539B2 (en) Display device
KR102244985B1 (ko) 표시패널
US20120133576A1 (en) Liquid crystal display device circuit, liquid crystal display device board, and liquid crystal display device
KR102175279B1 (ko) 액정표시장치
US20170025078A1 (en) Liquid crystal display panel and liquid crystal display device