TWI633491B - 基於確定性電流的處理器晶片頻率最佳化 - Google Patents

基於確定性電流的處理器晶片頻率最佳化 Download PDF

Info

Publication number
TWI633491B
TWI633491B TW105120756A TW105120756A TWI633491B TW I633491 B TWI633491 B TW I633491B TW 105120756 A TW105120756 A TW 105120756A TW 105120756 A TW105120756 A TW 105120756A TW I633491 B TWI633491 B TW I633491B
Authority
TW
Taiwan
Prior art keywords
current
core processor
frequency
computer readable
workload
Prior art date
Application number
TW105120756A
Other languages
English (en)
Other versions
TW201710892A (zh
Inventor
威爾 邁凱Ｓ 艾倫
麥可Ｓ 佛洛依德
約書亞Ｄ 弗里德里希
查理斯Ｒ 雷佛吉
科克Ｄ 彼得森
卡信克 拉珍瑪尼
斯里尼瓦桑 拉馬尼
陶德Ｊ 羅森達爾
葛列格里Ｓ 史迪爾
布萊恩Ｗ 湯普東
維多 載班
Original Assignee
萬國商業機器公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 萬國商業機器公司 filed Critical 萬國商業機器公司
Publication of TW201710892A publication Critical patent/TW201710892A/zh
Application granted granted Critical
Publication of TWI633491B publication Critical patent/TWI633491B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

本發明於文中揭示一種用於調整處理器之頻率的方法和設備。在一個具體實施例中，該方法包括：確定該多核心處理器之總電流和溫度以及針對該多核心處理器估計漏電流。該方法亦包括從該總電流減去該漏電流從而計算開關電流。該方法亦包括至少部分基於該開關電流計算有效開關電容。該方法亦包括將該有效開關電容除以儲存在重要產品資料中的預定有效開關電容從而計算工作負載活性因素，以及基於該工作負載活性因素強制執行該多核心處理器之渦輪頻率極限。

Description

基於確定性電流的處理器晶片頻率最佳化
本發明所揭示內容係關於一種操作處理器的方法，更詳細而言係關於一種用於調整處理器之頻率的方法。
微處理器一般指定為在最大功率和最大工作負載下以最大頻率操作。當該工作負載低於最大值時，存在可用於提高該處理器可執行的頻率和工作的額外功率餘裕(extra power margin)。在任何操作頻率下，該微處理器針對功率、操作電壓、溫度和電流皆應保持在容許極限內。
依據一個具體實施例，於文中揭示一種用於調整處理器之頻率的方法。該方法包括確定該多核心處理器之總電流和溫度以及針對該多核心處理器估計漏電流。該方法亦包括從該總電流減去該漏電流從而計算開關電流(又名交流電流(AC current))。該方法亦包括至少部分基於該開關電流計算有效開關電容(effective switching capacitance)。該方法亦包括將該有效開關電容除以儲存在重要產品資料(vital product data)中的預定有效開關電容從而計算工作負載活性因素(workload activity factor)，以及基於該工作負載活性因素強制執行(enforcing)該多核心處理器之渦輪頻率極限(turbo frequency limit)。
依據另一個具體實施例，於文中揭示一種系統。該系統包括一處理器和一記憶體。當該記憶體儲存程式碼在該處理器上執行時，進行用於調整處理器之頻率的操作。該操作包括確定該多核心處理器之總電流和溫度以及針對該多核心處理器估計漏電流。該操作亦包括從該總電流減去該漏電流從而計算開關電流。該操作包括至少部分基於該開關電流計算有效開關電容。該操作亦包括將該有效開關電容除以儲存在重要產品資料中的預定有效開關電容從而計算工作負載活性因素，以及基於該工作負載活性因素強制執行該多核心處理器之渦輪頻率極限。
依據又另一個具體實施例，當一種其中體現有電腦可讀取程式碼的電腦可讀取儲存媒體由處理器執行時，導致處理器進行用於調整處理器之頻率的操作。該電腦可讀取程式碼(computer-readable program code)包括用以確定該多核心處理器之總電流和溫度以及針對該多核心處理器估計漏電流的編碼(code)。該電腦可讀取程式碼包括用以從該總電流減去該漏電流從而計算開關電流的編碼。該電腦可讀取程式碼包括用以至少部分基於該開關電流計算有效開關電容的編碼。該電腦可讀取程式碼包括用以將該有效開關電容除以儲存在重要產品資料中的預定有效開關電容從而計算工作負載活性因素，以及基於該工作負載活性因素強制執行該多核心處理器之渦輪頻率極限的編碼。
100‧‧‧電腦系統
1021、1022、…、102N‧‧‧處理器核心
104‧‧‧電壓調整器
106‧‧‧記憶體
108‧‧‧重要產品資料
110‧‧‧一個或多個時脈來源
112‧‧‧一個或多個溫度感測器
1141、1142、…、114P‧‧‧硬體控制暫存器
1161、…、116M‧‧‧晶載控制器
118‧‧‧韌體模組
120‧‧‧晶片
200‧‧‧工作負載曲線圖
210A‧‧‧標稱規格
210B‧‧‧渦輪規格
220A‧‧‧渦輪頻率
220B、220C‧‧‧工作負載最佳化頻率渦輪頻率
230A‧‧‧最大工作負載
230B、230C‧‧‧較輕工作負載；工作負載曲線
240A、240B、240C、240D‧‧‧點
300‧‧‧方法
310-360‧‧‧步驟
400‧‧‧範例頻率查找表；表格
IIN‧‧‧輸入電流
ICHIP‧‧‧電流
P、M‧‧‧數量
M‧‧‧功率閘控開啟的核心計數
N‧‧‧可功率閘控開啟的核心之最大數量
Ceff‧‧‧有效開關電容
IAC‧‧‧開關電流
v‧‧‧處理器電壓
f‧‧‧處理器頻率
VMAX‧‧‧最大電壓
因此，以上簡要總結之可詳細理解本發明所揭示內容之上述特徵的方式、所揭示內容之更具體的描述都可藉由參照例示於所附圖式中的一些具體實施例而獲得。然而，應注意所附圖式僅例示所揭示內容之一般具體實施例，因此不應被視為其範疇之限制，因為所揭示內容可能承認其他同樣有效的具體實施例。
依據文中所揭示的一個具體實施例，圖1例示一種電腦系統之區塊圖。
依據文中所揭示的一個具體實施例，圖2例示範例工作負載曲線圖。
依據文中所揭示的一個具體實施例，圖3例示一種用於調整處理器之頻率的方法之流程圖。
依據文中所揭示的一個具體實施例，圖4例示範例頻率查找表(lookup table)。
圖5A和圖5B例示依據一個具體實施的範例頻率抬升表(uplift table)。
為清楚表示，在適用情況下已使用相同參考號碼代表在所附圖式之間共用的相同元件。此外，一個具體實施例之元件可能適合用於其他具體實施例。
在文中所說明的具體實施例中，處理器之頻率可基於該處理器之工作負載進行調整。當該工作負載低於針對該處理器的最大工作負載時，有可用於提高該處理器能做到的頻率和工作的額外功率餘裕。在一個具體實施例中，各晶片之性能特性伴隨頻率和電壓之允許操作狀態係在測試期間確定。這些特性，除了在運行時間(runtime)期間所作的測量之外，係用於在允許時確定晶片頻率(和電壓)之提高，如以下更詳細所討論。可使用頻率升高的另一種情境係當一個或多個處理器核心為功率閘控(power gated)時，允許該等正在運行的核心以較高頻率操作。文中該等具體實施例說明關於工作負載和活性核心計數(active core count)為確定的且無關於該操作溫度的頻率升高(frequency boost)。在示例性具體實施例中的此確定性頻率升高在該等運行時間感測器(runtime sensor)之測量內，係企圖在具有該相同 製造規格(即屬於同一晶片「類型」)的晶片整體上為均勻。
圖1例示依據一個具體實施例的電腦系統100。電腦系統100包括一晶片120，其包括顯示為核心1、核心2、……核心N的一個或多個處理器核心102。文中所說明的具體實施例可能利用任何數量N之處理器核心。在其他具體實施例中，顯示為在晶片120上的系統100之組件可能不位於該晶片上，而顯示為不在晶片120上的系統100之組件可能位於該晶片上。
電腦系統100更包含一電壓調整器(voltage regulator)104。電壓調整器104提供功率至晶片120。至電壓調整器104的輸入電流IIN可能使用任何適合的機制測量。此外，從電壓調整器104至晶片120的電流ICHIP亦可能使用任何適合的機制測量。
電腦系統100亦包含記憶體106。記憶體106可能包含一隨機存取記憶體(random access memory，RAM)、一唯讀記憶體(read-only memory，ROM)、一可抹除程式化唯讀記憶體(erasable programmable read-only memory，EPROM或快閃記憶體)、一光學儲存裝置、一磁儲存裝置，或前述之任何適合的組合。重要產品資料(vital product data，VPD)108可能儲存在記憶體106中。VPD 108在一個具體實施例中可能儲存在串列電子式可抹除程式化唯讀記憶體(Serial Electrically Erasable Programmable Read Only Memory，SEEPROM)上。VPD 108係與該晶片相關聯的組態和資訊資料之集合。VPD 108以下將更詳細加以說明。
電腦系統100更包含一個或多個時脈來源(clock source)110和一個或多個溫度感測器112。時脈來源110用於提供各種時脈信號給晶片120。溫度感測器112提供與電腦系統100相關聯的各種溫度測量。任何適合數量之溫度感測器112皆可能使用，且溫度感測器112可能為任何適當類型之感測器。
電腦系統100亦包含硬體控制暫存器(hardware control register，HCR)114。文中所說明的具體實施例可能利用任何數量P之HCR 114，且各HCR 114皆可能為任何長度。這些HCR 114儲存可讀出或寫入的資訊之位元。這些HCR 114可能用於儲存關於電腦系統100之某些組件之狀態的資訊。作為一個範例，一個HCR 114可能針對各處理器核心102皆儲存表示各處理器核心102目前是否為啟動或閒置的位元。
電腦系統100可能包含一個或多個晶載控制器(on-chip controller，OCC)116。任何數量M之OCC皆可能利用。這些OCC 116可能運行來自韌體模組(firmware module)118的韌體，以針對電腦系統100進行各種任務。文中所說明的該等具體實施例之某些步驟，可能由一個OCC 116與來自韌體模組118的韌體結合運行或進行。
圖2例示依據一個範例具體實施例的工作負載曲線圖200。例示出三種範例工作負載：最大工作負載230A和較輕工作負載230B與230C。該等工作負載曲線在頻率和功率頻譜上例示出數點。沿著該等工作負載曲線向右移動例示逐漸提高的頻率和逐漸提高的功率。標示標稱規格(Nominal Specification)210A的水平線為該微處理器被額定的規格，例如130瓦，舉例來說。此外，也顯示渦輪規格210B，其用於在渦輪模式下操作該微處理器。
沿著圖2水平軸所例示的為頻率，例如渦輪頻率220A和工作負載最佳化頻率(workload-optimized frequency，WOF)渦輪頻率220B與220C。WOF渦輪頻率220B與220C例示的頻率，高於依據本發明所揭示內容之某些具體實施例可能得到的渦輪頻率。
如圖2所示，在該標稱功率規格的最大工作負載之下，該處理器在點240A處操作。在該渦輪頻率的最大工作負載之下，該操作點將該工作負載曲線向上移至240B，這是渦輪頻率220A線與渦輪規格210B線相交的點。
若該處理器在較輕工作負載操作，例如工作負載曲線230B 或230C，則該頻率可提高超出渦輪頻率220A，而該功率保持低於渦輪規格210B線。在最輕工作負載(230C)處，該處理器在渦輪頻率220A時(如由點240C所示)在標稱功率規格210A處操作。由於該較輕工作負載在渦輪頻率220A操作時在標稱規格210A處，因此該頻率可提高超出渦輪頻率220A且該處理器仍可低於渦輪規格210B操作。這種操作狀態之一個範例係例示為點240D。換言之，在較輕工作負載時，該頻率可提高超出該渦輪頻率至WOF渦輪頻率，而仍然保持在針對該晶片的功率規格內。
該處理器操作之模式係由電壓頻率組合(voltage-frequency combination)定義。各晶片之廣泛分析在該製程期間進行，以在各種操作條件下確定該晶片之特性(名為模組測試)。關於該晶片之操作的資訊可儲存在重要產品資料(如圖1所示)中，且該資訊可在該晶片之操作期間利用以確定操作模式。作為一個範例，電壓頻率組合針對該處理器之任何數量之活性核心皆可確定為標稱、渦輪和省電模式。這種資料可能儲存在查找表中或以任何其他適合的方式儲存。然後，在操作期間，查閱該等表格以針對該晶片確定安全操作頻率。
關於給定工作負載，該等範例具體實施例之一個目標為針對該晶片確定高端頻率(top-end frequency)應為什麼(即渦輪頻率極限)。若要比較工作負載以查看頻率是否可提高或降低，則可使用有效開關電容。工作負載之有效開關電容可測量且與儲存在VPD中在製造期間所確定的參考開關電容比較。此比較確定該頻率是否可調整。藉由使用該工作負載之有效開關電容(或與該工作負載相關的開關電流)，該晶片之頻率抬升(frequency uplift)為部分無關(part-independent)。亦即，該頻率抬升不依該等電子組件之該等各種物理特性而定，而是僅依該工作負載而定。
有效開關電容與該處理器中的開關電流相關。除了開關電流之外，該處理器亦具有漏電流。漏電流每當電壓施加於該處理器或其核心時即存在，即使無工作負載正在運行亦然。開關電流可從該晶片之總電流 減去漏電流從而確定。確定開關電流後，即可使用公式確定針對該晶片的有效開關電容。
工作負載活性因素隨後可將該所計算出的有效開關電容除以製程期間所確定的最大有效開關電容從而確定。該工作負載活性因素在該有效開關電容少於該參考工作負載時小於1；在該有效開關電容實質上類似於該參考工作負載時等於1；以及在該有效開關電容超過該參考工作負載時大於1。憑藉該工作負載活性因素，可查閱查找表以確定該頻率可提升多高。不同的表格可能用於該處理器之各核心計數。該查找表提供安全操作頻率(該渦輪頻率極限)以針對該晶片保持在該等功率約束內。一個約束關注若該晶片長期操作在此頻率則是否可有效冷卻。第二個約束關注該電壓調整器可承受的短期電流極限。這兩個約束皆應顧及以使該晶片操作在安全操作點。該等各種約束可能納入單一表格中，以在所有約束中指定最小頻率。或者，該等個別約束可能在所查閱的獨立表格中，其中所有表格中回傳的最低(安全)頻率值係用作該最終安全操作頻率(即該渦輪頻率極限)。
本發明之具體實施例與晶片之特定電壓域相關聯。本發明可能橫跨多個電壓域多次施加。若相同時脈頻率施加於操作在兩域中的電路，舉例來說，則在各電壓域中所確定的較低頻率最終將修剪(clip)該頻率。
圖3為一種強制執行渦輪頻率極限從而用於調整處理器之頻率的方法之流程圖。儘管該等方法步驟與圖1至圖2之該等系統結合說明，但熟習此項技術者將可理解配置成以任何次序進行該等方法步驟的任何系統皆落於本發明之範疇內。在各種具體實施例中，以上圖1至圖2所說明該等硬體和/或軟體元件可配置成進行圖3之該等方法步驟。在一些具體實施例中，圖1所例示的晶載控制器116可執行體現於韌體中的邏輯，從而進行圖3中一些或所有該等步驟。該等步驟可按規律時序間隔執行。作為一個範例，該時間間隔可為幾十微秒左右。
如所示，方法300開始於步驟310，其中該方法確定該多核 心處理器之總電流和溫度。該總電流可包含進入該電壓調整器的電流。任何適合的硬體或軟體皆可能利用於測量此電流。若要確定多少電流使其至該晶片本身，可能使用該調整器之效率的模型。邏輯可能用於估計該調整器之效率，其可依電壓和其他因素而變更。該晶片之溫度可能使用該晶片上的熱感測器測量。可能使用多個熱感測器之平均溫度。在其他具體實施例中，該晶片之熱特性(thermal characteristic)可能用於估計該晶片溫度，而非使用感測器直接測量溫度。
在步驟320，針對該晶片估計漏電流(或直流電流(DC current))。關於該晶片之現有電壓和溫度條件，VPD可能用於估計該晶片漏電流。具體而言，關於各晶片的漏電流可能針對各種電壓和溫度條件在製造期間確定，並儲存在該VPD中。漏電流可能在製造期間在受控溫度環境下針對一連串電壓值進行測量。VPD可能儲存在SEEPROM上，如以上所說明。內插法(Interpolation)可能用於儲存在VPD中的該等漏電流測量上，以確定在該等精確操作條件下的漏電流。其他調整可能在一些具體實施例中對該漏電流進行，例如針對溫度按比例增減。儲存在VPD中的漏電流測量可能為對應於功率閘控開啟的(power-gated on)所有核心的測量。若功率閘控開啟少於該晶片上最大核心，則該等漏電流測量可乘以M/N，其中M為功率閘控開啟的核心計數，且N為可功率閘控開啟的核心之最大數量。邏輯可讀取儲存在硬體控制暫存器中的狀態從而確定該功率閘控開啟的核心計數，如圖1所例示。應注意關於此範例，功率閘控關閉的核心並未消耗功率。在其他範例中，閒置但並非功率閘控關閉的核心可能仍消耗一些功率量。
在步驟330，開關電流係從步驟310中所運算出的總電流減去步驟320中所運算出的漏電流從而計算。此外，該開關電流可正規化(normalized)為模組測試時所確定的熱設計點(thermal design point，TDP)開關電流。
在步驟340，該開關電流用於針對該正在運行的工作負載計算有效開關電容。可能用於在某些具體實施例中確定有效開關電容(Ceff)的一個公式為：
其中IAC為開關電流，v為處理器電壓，且f為處理器頻率。在其他具體實施例中，可能使用考量額外因素更複雜的公式，例如考慮諧振時脈(resonant clock)和橫流(cross-currents)，或針對時脈分配(clock distribution)、嵌入式動態隨機存取記憶體刷新(eDRAM refresh)和類比電流分量(analog current component)來調整該開關電流。
在步驟350，工作負載活性因素係將該有效開關電容除以儲存在VPD中的預定有效開關電容從而計算。儲存在VPD中的有效開關電容，可能為在製造期間所測量到的最大功率工作負載之有效開關電容。該工作負載活性因素如以上所說明為可能小於1、大約1或大於1的值。此因素係用於確定該頻率可提升多高。
在步驟360，該多核心處理器之渦輪頻率極限係基於該工作負載活性因素而強制執行。可查閱儲存在VPD中的頻率查找表，以確定與該所計算出的工作負載活性因素相關聯的渦輪頻率極限。該頻率查找表係在製造期間確定，且任何適合的方法皆可能用於產生該表格。在該表格中的該等值之內插值可能用於選擇該渦輪頻率極限。該渦輪頻率極限在該操作系統所要求的頻率上設定安全最高限度。若不要求最高性能，則能源節省演算法(energy-saving algorithm)可能用於要求較低頻率。在一些具體實施例中，新電壓可能在找出該渦輪頻率極限時由功率管理韌體運算。該新電壓亦可能從儲存在ROM中的查找表讀取。
圖4例示範例頻率查找表400(或頻率抬升表)。在此範例中，12核心處理器用作基線，其中所有核心皆功率開啟，運行最高功率TDP工作負載。X軸例示在相對於該TDP工作負載(參考工作負載)以運行指定 工作負載時的開關電流(又名AC電流)百分比。舉例來說，在X軸上的90%點表示該TDP工作負載之90%功率的工作負載。Y軸例示相對於該標稱模式點的頻率升高。該標稱模式點對應於該12核心處理器，其中所有12個核心皆運行該TDP工作負載。針對該標稱模式的電壓頻率組合儲存在VPD中。
表格400例示五個線群組，其中各群組皆對應於功率開啟的核心數量：12、10、8、6或4個核心。關於該等核心計數，各在表格400中皆有兩條曲線：一條對應於該無限電壓調整器容量(unlimited voltage regulator capacity)，且一條對該等電壓調整器電流極限所加諸的頻率抬升具有額外限制。
相較於較高核心計數配置，該減少的核心計數配置具有更高的頻率，即使正在運行該TDP工作負載。這是因為該等功率閘控的核心的功率可由該等正在運行的(活性)核心使用，允許該等正在運行的核心以較高電壓和頻率操作。針對具有減少的核心計數的配置，該電壓調整器(VRM)電流受限頻率抬升亦是更高。
在圖4所例示的範例中，電壓調整器具有200安培之電流量。針對該12個核心配置的頻率抬升限制在約7.5%，以該TDP工作負載之80%動態功率達成。由於該等電壓調整器電流極限，因此該工作負載的任何進一步減少皆不允許任何額外的頻率升高。若該工作負載有快速變化，從而導致最大電流消耗，則該電流將不超過該200安培極限。
依該工作負載活性而定，功率關閉該等12個核心中的2個允許該頻率在從8%至18%之間升高。功率關閉該等12個核心中的4個針對最耗電的工作負載提高該頻率升高至機會至18%。隨著處理器工作負載開關電流減少，針對該8核心配置的頻率升高潛勢(frequency boost potential)提高至28%。針對該8核心配置，該受限電壓調整器容量僅限制該頻率升高潛勢2%。針對該等6核和4核配置，該受限電壓容量對該頻率升高機會 沒有任何影響。針對該4核配置，即使關於該耗電的工作負載仍達成近乎最大頻率升高。利用該等正在運行的核心的任何減少，在此範例中皆允許僅1%之額外頻率升高。
由於對最大電壓(VMAX)的該等限制，因此針對任何該等情境的頻率升高在此範例中皆限制在約38%。針對運行進入該VMAX限制的配置，該處理器電壓設定在VMAX，且該頻率相應設定。該工作負載活性或該核心計數之任何進一步減少皆對該頻率無關緊要。
圖5A和圖5B例示依據一個具體實施例的範例頻率抬升表。圖5A例示相對於3.226GHz之渦輪頻率的頻率抬升百分比。該AC行表示該工作負載活性因素，如以上所說明。關於各數量之活性核心的行例示針對不同AC值的頻率抬升百分比。作為一個範例，具有12個活性核心，以及0.70之工作負載活性因素，該頻率抬升為9.2%。如圖5A所示，具有從1至7個任何數量之核心，針對任何AC值的頻率抬升皆為24.7%。該頻率抬升因VRM極限而在那些情況下受限。
圖5B類似於圖5A，除了絕對頻率值(以GHz為單位)而非頻率抬升百分比顯示在該表格中。作為一個範例，具有11個活性核心和0.50之AC，該頻率可設定為3.887GHz。如該表格所示，可達成的最大頻率為4.024GHz。
本發明之該等各種具體實施例之該等描述已針對例示之目的加以說明，但不欲為全面性或限制在所揭示的該等具體實施例。此領域一般技術者將顯而易見許多修飾例和變化例，而不悖離該等所說明的具體實施例之範疇與精神。文中所使用的術語係選擇以最好地解說該等具體實施例之該等原則、該實際應用或對該市場上所發現技術的技術改良，或讓此領域其他一般技術者能理解文中所揭示的該等具體實施例。
如熟習此項技術者將可瞭解，本發明之態樣可能體現為系統、方法或電腦程式產品。據此，本發明之態樣可能具有的形式為完全硬 體具體實施例、完全軟體具體實施例(包括韌體、常駐軟體、微碼等)，或結合於文中一般可能所有皆指稱為「電路」、「模組」或「系統」的軟體和硬體態樣的具體實施例。再者，本發明之態樣可能具有的形式為體現於其上體現有電腦可讀取程式碼的一個或多個電腦可讀取媒體中的電腦程式產品。
一個或多個電腦可讀取媒體之任何組合皆可能利用。該電腦可讀取媒體可能為電腦可讀取信號媒體或電腦可讀取儲存媒體。電腦可讀取儲存媒體可能為，舉例來說，但不限於，電子、磁性、光學、電磁、紅外線或半導體系統、設備或裝置，或前述之任何適合的組合。該電腦可讀取儲存媒體之更具體的範例(非詳盡清單)將包括下列：具有一條或多條導線的一電連接、一可攜式電腦磁碟、一硬碟、一隨機存取記憶體(RAM)、一唯讀記憶體(ROM)、一可抹除程式化唯讀記憶體(EPROM或快閃記憶體)、一光纖、一可攜式唯讀光碟(portable compact disc read-only memory，CD-ROM)、一光學儲存裝置、一磁儲存裝置，或前述之任何合適的組合。在這份文件之上下文中，電腦可讀取儲存媒體可能為可包含或儲存供指令執行系統、設備或裝置使用或與之有關的程式的任何有形媒體。
電腦可讀取信號媒體可能包括一傳遞資料信號，其具有例如在基頻(baseband)中或作為載波(carrier wave)之一部分、體現於其中的電腦可讀取程式碼。這樣的傳遞信號可能具有任何多種形式，包括，但不限於，電磁、光學或其任何適合的組合。電腦可讀取信號媒體可能為非電腦可讀取儲存媒體且可通信、傳遞或傳送供指令執行系統、設備或裝置使用或與之有關的程式的任何電腦可讀取媒體。
體現於電腦可讀取媒體上的程式碼可能使用任何適當的媒體傳輸，包括但不限於無線、有線、光纖纜線、射頻(RF)等，或前述之任何適合的組合。
用於關於本發明之態樣執行操作的電腦程式碼可能以一種 或多種程式設計語言之任何組合寫入，包括一物件導向程式設計語言，例如Java、Smalltalk、C++或其類似物，以及慣用的程序程式設計語言，例如「C」程式設計語言或類似的程式設計語言。該程式碼可能完全在該使用者的電腦上、部分在該使用者的電腦上、作為獨立套裝軟體、部分在該使用者的電腦上且部分在遠端電腦上或完全在該遠端電腦或伺服器上執行。在該後者情境下，該遠端電腦可能透過任何類型之網路連接至該使用者的電腦，包括一區域網路(Local area network，LAN)或一廣域網路(Wide area network，WAN)，或該連接可能至外部電腦(舉例來說，透過使用網際網路服務供應商的網際網路)。
本發明之態樣參照依據本發明之具體實施例的方法、設備(系統)和電腦程式產品之流程例示圖和/或區塊圖於文中說明。將可理解該等流程例示圖和/或區塊圖之各區塊，以及在該等流程例示圖和/或區塊圖中的區塊之組合，可由電腦程式指令實行。這些電腦程式指令可能提供給通用電腦、專用電腦或其他可程式資料處理設備之處理器以產生機器，使得經由該電腦或其他可程式資料處理設備之處理器執行的該等指令，創造用於實行在該流程圖和/或區塊圖之一個或多個區塊中所指定的該等功能/動作的方法。
這些電腦程式指令亦可能儲存在可引導電腦、其他可程式資料處理設備或其他裝置以特定方式起作用的電腦可讀取媒體中，使得儲存在該電腦可讀取媒體中的該等指令產生包括實行在該流程圖和/或區塊圖之一個或多個區塊中所指定的功能/動作的指令的製造之物件(article)。
本發明可能為一種系統、一種方法和/或一種電腦程式產品。該電腦程式產品可能包括一電腦可讀取儲存媒體(或多個媒體)，其上具有用於使處理器執行本發明之態樣的電腦可讀取程式指令。
該電腦可讀取儲存媒體可為可留存及儲存供指令執行裝置使用的指令的有形裝置。該電腦可讀取儲存媒體可能為，舉例來說，但不 限於，電子儲存裝置、磁儲存裝置、光學儲存裝置、電磁儲存裝置、半導體儲存裝置，或前述之任何適合的組合。該電腦可讀取儲存媒體之更具體的範例之非詳盡清單包括下列：一可攜式電腦磁碟、一硬碟、一隨機存取記憶體(RAM)、一唯讀記憶體(ROM)、一可抹除程式化唯讀記憶體(EPROM或快閃記憶體)、一靜態隨機存取記憶體(static random access memory，SRAM)、一可攜式唯讀光碟(portable CD-ROM)、一數位影音光碟(digital versatile disk，DVD)、一Memory Stick記憶卡、一軟式磁碟、一機械編碼裝置，例如在其上記錄有指令的溝槽中的打孔卡片或突起狀結構，以及前述之任何適合的組合。如文中所使用的電腦可讀取儲存媒體不欲被理解為暫時性信號本身，例如無線電波或其他自由傳遞的電磁波、穿過波導或其他傳輸媒體傳遞的電磁波(例如通過光纖纜線的光脈衝)，或穿過導線傳輸的電信號。
文中所說明的電腦可讀取程式指令可從電腦可讀取儲存媒體下載至各別運算/處理裝置，或經由網路至外部電腦或外部儲存裝置，舉例來說，網際網路、區域網路、廣域網路和/或無線網路。該網路可能包含銅傳輸纜線、光學傳輸光纖、無線傳輸、路由器、防火牆、交換機、閘道電腦和/或邊緣伺服器。在各運算/處理裝置中的網路配接卡或網路介面皆從該網路接收電腦可讀取程式指令，並轉送該等電腦可讀取程式指令供儲存在該各自運算/處理裝置內的電腦可讀取儲存媒體中。
用於執行本發明之操作的電腦可讀取程式指令可能為組譯器指令、指令集架構(instruction-set-architecture，ISA)指令、機器指令、機器相關指令、微碼、韌體指令、狀態設定資料，或以一種或多種程式設計語言之任何組合所編寫的原始碼或目的碼任一者，包括一物件導向程式設計語言，例如Java、Smalltalk、C++或其類似物，以及慣用的程序程式設計語言，例如「C」程式設計語言或類似的程式設計語言。該等電腦可讀取程式指令可能完全在該使用者的電腦上、部分在該使用者的電腦上、作為獨 立套裝軟體、部分在該使用者的電腦上且部分在遠端電腦上或完全在該遠端電腦或伺服器上執行。在該後者情境下，該遠端電腦可能透過任何類型之網路連接至該使用者的電腦，包括一區域網路(LAN)或一廣域網路(WAN)，或該連接可能至外部電腦(舉例來說，透過使用網際網路服務供應商的網際網路)。為了進行本發明之態樣，在一些具體實施例中，包括例如可程式邏輯電路、場可程式閘陣列(field-programmable gate arrays，FPGA)或可程式邏輯陣列(programmable logic arrays，PLA)的電子電路，可能利用該等電腦可讀取程式指令之狀態資訊從而執行該等電腦可讀取程式指令以個性化該電子電路。
本發明之態樣參照依據本發明之具體實施例的方法、設備(系統)和電腦程式產品之流程例示圖和/或區塊圖於文中說明。將可理解該等流程例示圖和/或區塊圖之各區塊，以及在該等流程例示圖和/或區塊圖中的區塊之組合，可由電腦可讀取程式指令實行。
這些電腦可讀取程式指令可能提供給通用電腦、專用電腦或其他可程式資料處理設備之處理器以產生機器，使得經由該電腦或其他可程式資料處理設備之處理器執行的該等指令，創造用於實行在該流程圖和/或區塊圖之一個或多個區塊中所指定的該等功能/動作的方法。這些電腦可讀取程式指令亦可能儲存在可引導電腦、可程式資料處理設備和/或其他裝置以特定方式起作用的電腦可讀取儲存媒體中，使得其中儲存有指令的電腦可讀取儲存媒體包含製造之一物件，其包括實行在該流程圖和/或區塊圖之一個或多個區塊中所指定的功能/動作之態樣的指令。
該電腦可讀取程式指令亦可能載入至電腦、其他可程式資料處理設備或其他裝置上，以導致一連串操作步驟在該電腦、其他可程式設備或其他裝置上進行以產生電腦所實行的程序，使得在該電腦、其他可程式設備或其他裝置上執行的該等指令實行在該流程圖和/或區塊圖之一個或多個區塊中所指定的該等功能/動作。
在所附圖式中的該等流程圖和區塊圖例示依據本發明之各種具體實施例的系統、方法和電腦程式產品之可能實作之架構、功能和操作。就此點而言，在該等流程圖或區塊圖中的各區塊皆可能表示指令之模組、區段或部分，其包含用於實行該(等)指定邏輯功能的一個或多個可執行指令。在一些替代性實作中，註記在該區塊中的該等功能可能脫離註記在所附圖式中的次序而發生。舉例來說，連續顯示的兩個區塊依所涉及的功能而定，其實可能實質上同時執行，或該等區塊有時可能以該反向次序執行。亦應注意該等區塊圖和/或流程例示圖之各區塊，以及在該等區塊圖和/或流程例示圖中的區塊之組合，可由進行該等指定功能或動作或執行專用硬體和電腦指令之組合的專用基於硬體的系統實行。
儘管前述係針對本發明之具體實施例，但本發明之其他和進一步具體實施例可能擬出而不悖離其基本範疇，且其範疇係由接下來的諸申請專利範圍確定。

Claims (20)

  1. 一種用於調整一多核心處理器之一頻率的方法，包含：確定該多核心處理器之一總電流和一溫度；針對該多核心處理器估計一漏電流；從該總電流減去該漏電流從而計算一開關電流；至少部分基於該開關電流計算一有效開關電容；將該有效開關電容除以儲存在重要產品資料中的一預定有效開關電容從而計算一工作負載活性因素；調整一多核心處理器之一頻率，以增加該多核心處理器之工作負載；以及基於該工作負載活性因素強制執行該多核心處理器之一渦輪頻率極限。
  2. 如申請專利範圍第1項之方法，其中估計該漏電流包含使用重要產品資料針對一電壓和溫度條件估計該漏電流。
  3. 如申請專利範圍第2項之方法，其中估計該漏電流更包含針對該多核心處理器之若干活性核心調整該漏電流。
  4. 如申請專利範圍第1項之方法，其中計算該開關電流更包含正規化該開關電流為一預定熱設計點開關電流(predetermined thermal design point switching current)。
  5. 如申請專利範圍第1項之方法，其中強制執行該多核心處理器之渦輪頻率極限更包含基於該多核心處理器之若干活性核心強制執行該渦輪頻率極限。
  6. 如申請專利範圍第1項之方法，其中強制執行該多核心處理器之渦輪頻率極限更包含強制執行該渦輪頻率極限為在一預定功率極限(predetermined power limit)內。
  7. 如申請專利範圍第1項之方法，其中強制執行該多核心處理器之渦輪頻率極限更包含利用頻率之一查找表確定該渦輪頻率極限。
  8. 如申請專利範圍第7項之方法，其中該查找表係基於該工作負載活性因素編索引(indexed)。
  9. 一種系統，包含：一處理器；以及一記憶體，其中該記憶體包括一程式，其用以調整一多核心處理器之一頻率，該等操作包含：確定該多核心處理器之一總電流和一溫度；針對該多核心處理器估計一漏電流；從該總電流減去該漏電流從而計算一開關電流；至少部分基於該開關電流計算一有效開關電容；將該有效開關電容除以儲存在重要產品資料中的一預定有效開關電容從而計算一工作負載活性因素；調整一多核心處理器之一頻率，以增加該多核心處理器之工作負載；以及基於該工作負載活性因素強制執行該多核心處理器之一渦輪頻率極限。
  10. 如申請專利範圍第9項之系統，其中估計該漏電流包含使用重要產品資料針對一電壓和溫度條件估計該漏電流。
  11. 如申請專利範圍第10項之系統，其中估計該漏電流更包含針對該多核心處理器之若干活性核心調整該漏電流。
  12. 如申請專利範圍第9項之系統，其中計算該開關電流更包含正規化該開關電流為一預定熱設計點開關電流。
  13. 如申請專利範圍第9項之系統，其中強制執行該多核心處理器之渦輪頻率極限更包含基於該多核心處理器之若干活性核心強制執行該渦輪頻率極限。
  14. 如申請專利範圍第9項之系統，其中強制執行該多核心處理器之渦輪頻率極限更包含強制執行該渦輪頻率極限為在一預定功率極限內。
  15. 如申請專利範圍第9項之系統，其中強制執行該多核心處理器之渦輪頻率極限更包含利用頻率之一查找表確定該渦輪頻率極限。
  16. 一種用於調整一多核心處理器之一頻率的電腦程式產品，該電腦程式產品包含：一電腦可讀取儲存媒體，具有電腦可讀取程式碼體現於其中，該電腦可讀取程式碼包含：用以確定該多核心處理器之一總電流和一溫度的電腦可讀取程式碼；用以針對該多核心處理器估計一漏電流的電腦可讀取程式碼；用以從該總電流減去該漏電流從而計算一開關電流的電腦可讀取程式碼；用以至少部分基於該開關電流計算一有效開關電容的電腦可讀取程式碼；用以將該有效開關電容除以儲存在重要產品資料中的一預定有效 開關電容從而計算一工作負載活性因素的電腦可讀取程式碼；用以調整一多核心處理器之一頻率，以增加該多核心處理器之工作負載的電腦可讀取程式碼；以及用以基於該工作負載活性因素強制執行該多核心處理器之一渦輪頻率極限的電腦可讀取程式碼。
  17. 如申請專利範圍第16項之電腦程式產品，其中用以估計該漏電流的電腦可讀取程式碼包含使用重要產品資料針對一電壓和溫度條件估計該漏電流的編碼。
  18. 如申請專利範圍第17項之電腦程式產品，其中用以估計該漏電流的電腦可讀取程式碼更包含針對該多核心處理器之若干活性核心調整該漏電流的編碼。
  19. 如申請專利範圍第16項之電腦程式產品，其中用以計算該開關電流的電腦可讀取程式碼更包含正規化該開關電流為一預定熱設計點開關電流的編碼。
  20. 如申請專利範圍第16項之電腦程式產品，其中用以強制執行該處理器之渦輪頻率極限的電腦可讀取程式碼更包含基於該多核心處理器之若干活性核心強制執行該渦輪頻率極限的編碼。
TW105120756A 2015-07-31 2016-06-30 基於確定性電流的處理器晶片頻率最佳化 TWI633491B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/814,870 2015-07-31
US14/814,870 US9952651B2 (en) 2015-07-31 2015-07-31 Deterministic current based frequency optimization of processor chip

Publications (2)

Publication Number Publication Date
TW201710892A TW201710892A (zh) 2017-03-16
TWI633491B true TWI633491B (zh) 2018-08-21

Family

ID=57882585

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105120756A TWI633491B (zh) 2015-07-31 2016-06-30 基於確定性電流的處理器晶片頻率最佳化

Country Status (2)

Country Link
US (2) US9952651B2 (zh)
TW (1) TWI633491B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9568982B1 (en) 2015-07-31 2017-02-14 International Business Machines Corporation Management of core power state transition in a microprocessor
KR102375925B1 (ko) * 2015-08-31 2022-03-17 삼성전자주식회사 Cpu의 작동 방법과 상기 cpu를 포함하는 시스템의 작동 방법
CN107179820B (zh) * 2017-05-03 2020-08-07 珠海全志科技股份有限公司 处理装置运行的保护方法及设备
US11054883B2 (en) * 2017-06-19 2021-07-06 Advanced Micro Devices, Inc. Power efficiency optimization in throughput-based workloads
US10884464B2 (en) * 2017-06-30 2021-01-05 Dell Products L.P. Systems and methods for thermal throttling via processor core count reduction and thermal load line shift
US10509449B2 (en) 2017-07-07 2019-12-17 Hewlett Packard Enterprise Development Lp Processor power adjustment
US10815937B2 (en) 2017-10-06 2020-10-27 Ford Global Technologies, Llc Evaporative emissions system diagnostic for GTDI engines using an electronic booster
US11422597B2 (en) 2021-01-06 2022-08-23 International Business Machines Corporation Predetermining separate thermal control points for chips of a multi-chip module
CN115936080A (zh) * 2021-10-01 2023-04-07 三星电子株式会社 用于大规模计算的设备和方法
CN117234744B (zh) * 2023-11-15 2024-01-30 成都芯脉微电子有限责任公司 一种多芯片系统性能优化方法、系统、电子设备及介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120254643A1 (en) * 2011-03-21 2012-10-04 Eric Fetzer Managing Power Consumption In A Multi-Core Processor
US20130286026A1 (en) * 2011-11-21 2013-10-31 Nikos Kaburlasos Reconfigurable Graphics Processor for Performance Improvement
TW201426280A (zh) * 2010-06-30 2014-07-01 Via Tech Inc 微處理器、操作微處理器的方法以及電腦程式產品
US20140359328A1 (en) * 2013-05-28 2014-12-04 James S. Burns Method and system for run-time reallocation of leakage current and dynamic power supply current
TW201447752A (zh) * 2011-06-27 2014-12-16 Intel Corp 提高處理器中渦輪加速模式之操作的電源效率之設備、方法及系統

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6823516B1 (en) 1999-08-10 2004-11-23 Intel Corporation System and method for dynamically adjusting to CPU performance changes
US20050046400A1 (en) 2003-05-21 2005-03-03 Efraim Rotem Controlling operation of a voltage supply according to the activity of a multi-core integrated circuit component or of multiple IC components
US7711966B2 (en) 2004-08-31 2010-05-04 Qualcomm Incorporated Dynamic clock frequency adjustment based on processor load
US7650518B2 (en) 2006-06-28 2010-01-19 Intel Corporation Method, apparatus, and system for increasing single core performance in a multi-core microprocessor
US7949887B2 (en) 2006-11-01 2011-05-24 Intel Corporation Independent power control of processing cores
US8869152B1 (en) 2007-01-11 2014-10-21 Marvell International Ltd. Methods and procedures to dynamically adjust processor frequency
TW200834422A (en) 2007-02-07 2008-08-16 Asustek Comp Inc Performance enhancement method for a multi-processing core device
US7900069B2 (en) 2007-03-29 2011-03-01 Intel Corporation Dynamic power reduction
US8032772B2 (en) 2007-11-15 2011-10-04 Intel Corporation Method, apparatus, and system for optimizing frequency and performance in a multi-die microprocessor
US8024590B2 (en) 2007-12-10 2011-09-20 Intel Corporation Predicting future power level states for processor cores
US8245070B2 (en) 2008-12-30 2012-08-14 Intel Corporation Method for optimizing voltage-frequency setup in multi-core processor systems
US8892931B2 (en) 2009-10-20 2014-11-18 Empire Technology Development Llc Power channel monitor for a multicore processor
US8271812B2 (en) 2010-04-07 2012-09-18 Apple Inc. Hardware automatic performance state transitions in system on processor sleep and wake events
US20110320835A1 (en) 2010-06-29 2011-12-29 Browning David W System and method for dynamically managing power in an electronic device
US8510582B2 (en) 2010-07-21 2013-08-13 Advanced Micro Devices, Inc. Managing current and power in a computing system
US9600059B2 (en) 2010-09-20 2017-03-21 Apple Inc. Facilitating power management in a multi-core processor
US20120144215A1 (en) 2010-12-03 2012-06-07 Advanced Micro Devices, Inc. Maximum current limiting method and apparatus
US20130033306A1 (en) 2011-08-01 2013-02-07 International Business Machines Corporation Performance of digital circuits using current management
US8769316B2 (en) 2011-09-06 2014-07-01 Intel Corporation Dynamically allocating a power budget over multiple domains of a processor
US8943340B2 (en) 2011-10-31 2015-01-27 Intel Corporation Controlling a turbo mode frequency of a processor
US9372803B2 (en) 2012-12-20 2016-06-21 Advanced Micro Devices, Inc. Method and system for shutting down active core based caches
US9360918B2 (en) 2012-12-21 2016-06-07 Advanced Micro Devices, Inc. Power control for multi-core data processor
US9223383B2 (en) 2012-12-21 2015-12-29 Advanced Micro Devices, Inc. Guardband reduction for multi-core data processor
US20140237272A1 (en) * 2013-02-19 2014-08-21 Advanced Micro Devices, Inc. Power control for data processor
US9760158B2 (en) 2014-06-06 2017-09-12 Intel Corporation Forcing a processor into a low power state
US9588823B2 (en) 2014-12-24 2017-03-07 Intel Corporation Adjustment of execution of tasks
US9568982B1 (en) 2015-07-31 2017-02-14 International Business Machines Corporation Management of core power state transition in a microprocessor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201426280A (zh) * 2010-06-30 2014-07-01 Via Tech Inc 微處理器、操作微處理器的方法以及電腦程式產品
US20120254643A1 (en) * 2011-03-21 2012-10-04 Eric Fetzer Managing Power Consumption In A Multi-Core Processor
TW201447752A (zh) * 2011-06-27 2014-12-16 Intel Corp 提高處理器中渦輪加速模式之操作的電源效率之設備、方法及系統
US20130286026A1 (en) * 2011-11-21 2013-10-31 Nikos Kaburlasos Reconfigurable Graphics Processor for Performance Improvement
US20140359328A1 (en) * 2013-05-28 2014-12-04 James S. Burns Method and system for run-time reallocation of leakage current and dynamic power supply current

Also Published As

Publication number Publication date
US9778726B2 (en) 2017-10-03
US9952651B2 (en) 2018-04-24
US20170031417A1 (en) 2017-02-02
US20170031415A1 (en) 2017-02-02
TW201710892A (zh) 2017-03-16

Similar Documents

Publication Publication Date Title
TWI633491B (zh) 基於確定性電流的處理器晶片頻率最佳化
JP6693958B2 (ja) ポータブルコンピューティングデバイスにおけるピーク動的電力管理のためのシステムおよび方法
KR101698877B1 (ko) 총 플랫폼 전력 제어
TWI518586B (zh) 協同處理器與系統效能及電力管理技術
TWI652569B (zh) 用於改進電子裝置對外部電源供應器之功耗調節的設備、系統、方法和電腦程式產品
US8510582B2 (en) Managing current and power in a computing system
TWI468925B (zh) 處理器的動態熱反應的決定管理
US9261949B2 (en) Method for adaptive performance optimization of the soc
US8793512B2 (en) Method and apparatus for thermal control of processing nodes
US8942932B2 (en) Determining transistor leakage for an integrated circuit
Lefurgy et al. Active guardband management in power7+ to save energy and maintain reliability
US9915989B2 (en) Energy efficient workload placement management using predetermined server efficiency data
US8779846B2 (en) Performance of digital circuits using current management
TWI621010B (zh) 積體電路裝置及產生電力追蹤之方法
US9933836B2 (en) Management of core power state transition in a microprocessor
BR102014003609A2 (pt) Controle dinâmico de uma voltagem operacional máxima para um processador
US10761583B2 (en) Variation-aware intra-node power shifting among different hardware components
US20120221873A1 (en) Method, Apparatus, and System for Energy Efficiency and Energy Conservation by Mitigating Performance Variations Between Integrated Circuit Devices
Mercati et al. Dynamic variability management in mobile multicore processors under lifetime constraints
Beneventi et al. Cooling-aware node-level task allocation for next-generation green hpc systems
JP2017503287A (ja) 電子装置のための電力モニタ
US20230071427A1 (en) Providing deterministic frequency and voltage enhancements for a processor
Tan et al. Resource-Based EM Modeling DRM for Multi-Core Microprocessors
Vilar et al. Estimating computer systems power consumption for time scaled experiments