TWI627636B - 感測放大器以及用於其位元線電壓補償的方法 - Google Patents

Abstract

一種感測放大器包含第一位元線驅動器以及第二位元線驅動器。第一位元線驅動器耦接至第一位元線，設定所述第一位元線進行快速傳送寫入（fast-pass-write；FPW）操作。第二位元線驅動器耦接至第二位元線，設定所述第二位元線執行程式操作。其中，所述第一位元線鄰近所述第二位元線配置，且所述第二位元線驅動器在所述FPW操作期間調整所述第二位元線的電壓準位。

Description

感測放大器以及用於其位元線電壓補償的方法

本發明是關於一種感測放大器以及一種用於其位元線電壓補償的方法。且特別是有關於一種藉由感測放大器給快速傳送寫入位元線補償電壓的方法。

在非揮發性記憶體中，基於具有大電容值的寄生電容器存在於位元線之間，用於設定位元線處的電壓準位的較長充電/放電時間因此是必要的。特別是，在快速傳送寫入（FPW）操作中，位元線可操作在被遮蔽（浮接偏壓）、程式化或FPW程式化的狀態下。而如前述論述的操作中，位元線之間的負載會不相同。因此，在習知技術中，在FPW操作情況下，無法針對位元線電壓設定合適的電壓值，在成降低FPW操作效率的降低。

本發明是針對一種感測放大器以及一種用於位元線電壓補償的方法，其可補償快速傳送寫入位元線上的電壓。

本發明提供包含第一位元線驅動器以及第二位元線驅動器的感測放大器。所述第一位元線驅動器耦接至第一位元線，且設定所述第一位元線進行快速傳送寫入（FPW）操作。所述第二位元線驅動器耦接至第二位元線，且設定所述第二位元線進行程式操作。所述第一位元線鄰近所述第二位元線配置，且所述第二位元線驅動器調整所述第二位元線的電壓準位以將所述第一位元線的電壓準位升高補償的準位。

本發明提供用於位元線電壓補償的方法，包含：設定第一位元線進行快速傳送寫入（FPW）操作；設定第二位元線進行程式操作；以及，在所述FPW操作的期間調整所述第二位元線的電壓準位。其中，所述第一位元線鄰近所述第二位元線配置。

根據以上描述，在本發明中，本發明的感測放大器提供多個位元線驅動器。若第一位元線為FPW位元線，則鄰近第一位元線的位元線的位元線驅動器調整鄰近位元線的電壓準位以用於藉由電容性耦合效應補償FPW位元線上的電壓。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

參看圖1，圖1說明根據本揭露內容的實施例的用於非揮發性記憶體的感測放大器的示意圖。感測放大器100包含多個位元線驅動器110至130。位元線驅動器110至130分別耦接至多個位元線BL1至BL3。位元線BL1至BL3分別經由多個串選擇開關SSW1至SSW3分別耦接至多個串MS1至MS3。位元線驅動器110至130可分別調整位元線BL1至BL3上的電壓狀態。將位元線驅動器110作為實例，位元線驅動器110可增大位元線BL1上的電壓準位，減小位元線BL1上的電壓準位，或使位元線BL1浮接。本實施例中，非揮發性記憶體可為（但不限於）NAND快閃記憶體。

在此實施例中，位元線BL1配置於非揮發性記憶體中的位元線BL2與BL3之間，且位元線BL2以及BL3上的電壓變化可經由位元線BL1與BL2之間以及位元線BL1與BL3之間的寄生電容而耦接至位元線BL1。

參看圖2A以及圖2B。圖2A說明根據本揭露內容的實施例的在非揮發性記憶體中的多個鄰近位元線的示意圖，以及圖2B說明根據本揭露內容的實施例的非揮發性記憶體中的沿著圖2A的線A-A'的橫截面。在圖2A中，說明三個記憶體串MS1至MS3，且記憶體串MS1至MS3分別耦接至位元線BL1至BL3。以記憶體串MS2為範例。記憶體串MS2包含串聯耦接的電晶體開關SW、多個記憶體單元MC1至MC5以及另一電晶體開關SWG。寄生電容器C12存在並耦接於位元線BL1與BL2之間，且另一寄生電容器C13存在並耦接於位元線BL1與BL3之間。此外，在圖2B中，在繫結至位元線BL1的通道CH1上的浮動閘極FG1與繫結至位元線BL2的通道CH2之間存在寄生電容器CG12，且在浮動閘極FG1與繫結至位元線BL3的通道CH3之間存在另一寄生電容器CG13。

再次參看圖1、圖2A以及圖2B，通常，在快速傳送寫入（FPW）操作期間，可將位元線BL1選擇為用於FPW操作的FPW位元線，且可將位元線BL1以及BL3中的每一者選擇為程式化位元線或遮蔽位元線。根據位元線BL2以及BL3上的不同電壓狀態，在位元線BL1上可呈現出不同的負載。

在本揭露內容的第一情況下，將位元線BL1以及BL3中的一者選擇為用於程式化操作的程式化位元線。舉例而言，若位元線BL3為程式化位元線，在FPW操作的開始時間，位元線BL3上的電壓固定至參考電壓，等於並聯耦接的電容器C13與CG13的電容值的中負載被承載在FPW位元線（位元線BL1）上。如此一來，為了將位元線BL1上的電壓設定至用於FPW操作的適當電壓，位元線驅動器130可藉由將位元線BL3上的電壓升高補償電壓來調整位元線BL3上的電壓狀態。藉由耦合位元線BL3上的增大的補償電壓來升高位元線BL1上的電壓，使位元線BL1上的電壓可更接近適當電壓。

在本揭露內容的第二情況下，若將位元線BL1以及BL3中的一者選擇為用於程式化操作的程式化位元線，且將另一者選擇為程式化位元線或遮蔽位元線。當在位元線BL1上應用FPW操作的開始時間時，分別對位元線BL1以及BL3兩者施加兩個固定參考電壓，且位元線BL1上的電容等於並聯耦接的電容器C12、C13、CG12以及CG13的電容。即，對於FPW操作，在FPW位元線（位元線BL1）承受重負載。在此情況下，若位元線BL2以及BL3兩者皆為程式化位元線，則位元線驅動器120以及130藉由在FPW操作期間將位元線BL2以及BL3上的電壓增大一個補償電壓來分別調整位元線BL2以及BL3上的電壓狀態。若位元線BL2為程式化位元線且位元線BL3為遮蔽位元線，則位元線驅動器120可藉由在FPW操作期間將位元線BL2上的電壓準位增大補償電壓來調整位元線BL2上的電壓狀態。

如此一來，藉由耦合位元線BL2以及BL3上的升高的補償電壓，可進一步升高位元線BL1上的電壓準位，且位元線BL1上的電壓準位可更接近用於FPW操作的適當電壓。

在本揭露內容的第二情況下，舉例而言，若將位元線BL2選擇為遮蔽位元線，且將位元線BL3選擇為程式化位元線。為了在FPW操作期間減小位元線BL2上的負載，位元線驅動器120可藉由在FPW操作期間使位元線BL2浮接來進一步調整位元線BL2上的電壓狀態。由於使位元線BL2浮接，基於串聯配置，可減小由電容CG12以及C12貢獻至位元線BL1上的電容。接著，位元線驅動器130可藉由使位元線BL3上的電壓升高一個補償電壓來調整位元線BL3上的電壓。藉此，藉由耦合位元線BL3上的升高的補償電壓來升高位元線BL1上的電壓準位，且位元線BL1上的電壓可接近用於FPW操作的適當電壓。

在本揭露內容的第三情況下，若位元線BL2以及BL3兩者皆為遮蔽位元線，則位元線驅動器120以及130可藉由使位元線BL2以及BL3浮接來調整位元線BL2以及BL3的電壓狀態。在此情況下，藉由使位元線BL2以及BL3浮接使得將等效電容器C12與C13相互串聯連接，位元線BL1上的負載變為較輕的負載，而使在位元線BL1上可良好地操作FPW操作。

參看圖3，圖3說明根據本揭露內容的實施例的感測放大器的示意圖。感測放大器300包含位元線驅動器310、感測電路330、多個鎖存器320以及參考電壓提供器340。位元線驅動器310耦接至位元線BL，位元線BL耦接至多個串MS1至MSN。位元線驅動器310包含資料控制開關M1以及M4、位元線箝位器M5、隔離開關MX、位元線控制開關M2以及旁路開關M3。資料控制開關M1耦接於第一電壓VDD與位元線控制開關M2之間，且由資料信號DLB控制。第一電壓VDD可為感測放大器300的操作電壓。位元線控制開關M2耦接於資料控制開關M1與端點ED之間，且由位元線控制信號BLC2控制。位元線箝位器M5耦接於端點ED與隔離開關MX之間，且由另一位元線控制信號BLC1控制。旁路開關M3耦接於端點ED與資料控制開關M4之間，且由傳送控制信號BLDC控制。資料控制開關M4耦接於旁路開關M3與參考電壓PW1之間，且由資料信號DLB控制。此外，隔離開關MX耦接於位元線BL與位元線箝位器M5之間，且由隔離信號ISO控制。參考電壓提供器340耦接至位元線驅動器310用於提供參考電壓PW1。

感測電路330可包含電晶體（未繪示）。在程式操作期間，感測電路330的電晶體可斷開，使得鎖存器320與位元線驅動器310隔離。鎖存器可因此用以執行諸如並行資料處理的另一過程。

位元線驅動器310可藉由接通隔離開關MX、位元線箝位器M5、資料控制開關M1以及位元線控制開關M2且切斷資料控制開關M4以及旁路開關M3中的至少一個來根據第一電壓VDD上拉位元線BL上的電壓。位元線驅動器310可藉由接通隔離開關MX、位元線箝位器M5、資料控制開關M4以及旁路開關M3且切斷資料控制開關M1來根據參考電壓PW1下拉位元線BL上的電壓。位元線驅動器310也可藉由切斷位元線箝位器M5來使位元線浮接。

在此實施例中，可藉由電晶體形成資料控制開關M1以及M4、位元線箝位器M5、隔離開關MX、位元線控制開關M2以及旁路開關M3中的所有者。資料控制開關M1可為P型電晶體，且資料控制開關M4、位元線箝位器M5、隔離開關MX、位元線控制開關M2以及旁路開關M3可為N型電晶體。

參看圖4A至圖4D以及圖5，描述感測放大器300的詳細操作。圖4A說明根據本揭露內容的實施例的感測放大器的示意圖，圖4B至圖4D說明本揭露內容的在圖4A中的感測放大器的操作圖，且圖5說明根據本揭露內容的實施例的感測放大器的波形圖。在此實施例中，請再次參看圖4A，三個位元線驅動器411至413分別對位元線BL1至BL3操作不同的操作。在位元線驅動器411至413中，旁路開關、位元線控制開關以及隔離開關在操作期間始終接通。位元線驅動器411包含由資料信號DLB1控制的資料控制開關M11以及M41，以及由位元線控制信號BLC1控制的位元線箝位器M51。位元線驅動器412包含由資料信號DLB2控制的資料控制開關M12以及M42，以及由位元線控制信號BLC1控制的位元線箝位器M52。位元線驅動器413包含由資料信號DLB3控制的資料控制開關M13以及M43，以及由位元線控制信號BLC1控制的位元線箝位器M53。回應於串選擇信號SSL控制串選擇開關SSW1至SSW3。

參看圖4B至圖4D，在一個實施例中，將位元線BL1選擇為程式化位元線，將位元線BL2選擇為遮蔽位元線，且將位元線BL3選擇為FPW位元線。參看圖5，在初始時間週期中，在時間間隔t0至t1期間，將位元線BL1至BL3上的所有電壓VBL1至VBL3保持在低電壓（例如，0 V）。

仍然參看圖4B以及圖5，在第一時間週期中，在時間間隔t1至t2期間，位元線箝位器M51至M53完全接通，同時施加具有相對高電壓準位的位元線控制信號BLC1，回應於資料信號DLB2、DLB1以及DLB3分別接通資料控制開關M12、M41以及M43，且回應於資料信號DLB2、DLB1以及DLB3分別斷開資料控制開關M42、M11以及M13。在第一時間週期中，藉由接通開關M12以及M52朝向第一電壓VDD上拉遮蔽位元線（位元線BL2）上的電壓VBL2，且將位元線BL2上的電壓VBL2充電至第一電壓VDD。將FPW位元線（位元線BL3）上的電壓VBL1以及程式化位元線（位元線BL1）上的電壓VBL3保持在參考電壓PW1。在第一時間週期期間，可將參考電壓PW1保持在低電壓（例如，接地電壓）。

仍然參看圖4C以及圖5，在第二時間週期中，在時間間隔t2至t3期間，將位元線控制信號BLC1逐漸減小至臨限電壓Vx。在時間點t2，由於已將位元線箝位器M52的兩個端（源極端以及汲極端）充電至第一電壓VDD，因此斷開位元線箝位器M52，因為位元線控制信號BLC1的電壓小於在開關52的源極端處的電壓。因此，相應地使遮蔽線（位元線BL2）上的電壓狀態VBL2浮接。

亦參看圖4C以及圖5，在第三時間週期中，在時間間隔t3至t4期間，斷開資料控制開關M43，且回應於資料信號DLB3接通資料控制開關M13。在此時間週期，在第三時間週期期間逐漸增大位元線控制信號BLC1的電壓，且針對FPW操作增大位元線BL3上的電壓VBL3。

在第三時間週期期間，在一個實施例中，位元線控制信號VBLC1的電壓等於VFPW + Vth，其中VFPW為用於位元線BL3上的FPW操作的電壓準位且設定至（例如）0.6 V，且Vth為位元線箝位器M53的電晶體的臨界電壓。具體言之，由於在FPW位元線上存在不同負載需求（例如，請見BL3），因此位元線BL3上的電壓VBL3的電壓曲線可為曲線LL、ML以及HL中的一者。

在圖5中，曲線LL、ML以及HL分別對應於輕負載需求、中間負載需求以及重負載需求。不同負載需求由進行FPW操作的位元線上的等效電容來決定。針對圖5中繪示的曲線ML以及HL，其表示在第三時間週期期間，在FPW操作下，位元線BL3上的電壓不能被充電至預定電壓準位VFPW。

仍然參看圖4D以及圖5，在第四時間週期期間，在時間間隔t4至t5期間，將參考電壓PW1增大補償電壓VPW1。在此實施例中，可經由資料控制開關M41以及位元線箝位器M51將補償電壓VPW1施加至程式化位元線（例如，位元線BL1）。此外，位元線BL1上的補償電壓VPW1可耦接至位元線BL3，且在FPW操作下，位元線BL3上的電壓VBL3進一步增大以達到預定電壓VFPW，使得可因此在第四時間週期期間增大電壓VBL3的充電速度。除此之外，由於在第四時間週期中使位元線VBL2上的電壓狀態浮接，因此藉由位元線BL1上的補償電壓VPW1的耦合效應增大位元線VBL2上的電壓VBL2。位元線BL2可較佳的被遮蔽。

具體言之，可根據適當電壓VFPW以及FPW位元線與其鄰近位元線之間的電容值判定補償電壓VPW1的電壓準位。舉例而言，對於在第四時間週期期間在圖5的曲線HL中繪示的重負載需求，可將位元線BL3上的電壓VBL3進一步增大補償的電壓準位 。在本實施例中，補償的電壓準位 ，其中a ＜ 1，CP為FPW位元線與一個鄰近程式化位元線之間的耦接率，且根據FPW位元線與其鄰近位元線之間的電容值判定耦接率CP。在一些實施例中，當存在鄰近FPW位元線的多個程式化位元線時，需要和運算子（ ）。

參看圖6，圖6說明根據本揭露內容的實施例的用於位元線電壓補償的方法的流程圖。執行步驟S610以用於設定第一位元線進行FPW操作。執行步驟S620以用於設定第二位元線進行非FPW操作的第一操作。執行步驟S630以用於設定第三位元線進行非FPW操作的第二操作。執行步驟S640以用於分別調整第二位元線以及第三位元線的電壓狀態以將第一位元線的電壓準位升高補償的準位。

本實施例中，不需要依序執行步驟S610至S630。可藉由參照圖4A至圖4D以及圖5的實施例實現步驟S610至S630的細節操作順序，且此處不重述更多描述。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100、300‧‧‧感測放大器

110、120、130、310‧‧‧位元線驅動器

320‧‧‧鎖存器

330‧‧‧感測電路

340‧‧‧參考電壓提供器

411-413‧‧‧位元線驅動器

S610-S640‧‧‧步驟

BL、BL1-BL3‧‧‧位元線

BLC1、BLC2‧‧‧位元線控制信號

BLDC‧‧‧傳送控制信號

C12、C13、CG12、CG13‧‧‧寄生電容器

CH1-CH3‧‧‧通道

DLB、DLB1-DLB3‧‧‧資料信號

ED‧‧‧端點

FG1‧‧‧浮接閘極

ISO‧‧‧隔離信號

LL、ML、HL‧‧‧曲線

M1、M4‧‧‧資料控制開關

M11-M13、M41-M43‧‧‧資料控制開關

M2‧‧‧位元線控制開關

M3‧‧‧旁路開關

M5‧‧‧位元線箝位器

M51-M53‧‧‧位元線箝位器

MC0-MC5‧‧‧記憶體單元

MS1-MSN‧‧‧記憶體串

MX‧‧‧隔離開關

PW1‧‧‧參考電壓

SSL‧‧‧串選擇信號

SSW1-SSW3‧‧‧串選擇開關

SW、SWG‧‧‧電晶體開關

t0、t1、t2、t3、t4、t5‧‧‧時間

VBL1-VBL3‧‧‧電壓

VDD‧‧‧第一電壓

圖1說明根據本揭露內容的實施例的用於非揮發性記憶體的感測放大器的示意圖。 圖2A說明根據本揭露內容的實施例的在非揮發性記憶體中的多個鄰近位元線的示意圖。 圖2B說明根據本揭露內容的實施例的非揮發性記憶體的橫截面。 圖3說明根據本揭露內容的實施例的感測放大器的示意圖。 圖4A說明根據本揭露內容的實施例的感測放大器的示意圖。 圖4B至圖4D說明本揭露內容的在圖4A中的感測放大器的操作圖。 圖5說明根據本揭露內容的實施例的感測放大器的波形圖。 圖6說明根據本揭露內容的實施例的用於位元線電壓補償的方法的流程圖。

Claims (10)

1. 一種感測放大器，適於非揮發性記憶體，包括：第一位元線驅動器，耦接至第一位元線，用以調整所述第一位元線之電壓狀態，以設定所述第一位元線進行快速傳送寫入(fast-pass-write；FPW)操作；以及第二位元線驅動器，其耦接至第二位元線，用以調整所述第二位元線之電壓狀態，以設定所述第二位元線進行程式操作，其中，所述第一位元線鄰近所述第二位元線配置，且所述第二位元線驅動器在所述FPW操作期間調整所述第二位元線的電壓準位。
2. 如申請專利範圍第1項所述的感測放大器，其中若所述第二位元線驅動器針對所述程式操作設定所述第二位元線，則所述第二位元線驅動器在所述FPW操作期間將所述第二位元線自參考電壓調整至補償電壓，其中，所述補償電壓根據所述第一位元線與所述第二以及第三位元線之間的電容值來決定。
3. 如申請專利範圍第1項所述的感測放大器，進一步包括：第三位元線驅動器，耦接至鄰近所述第二位元線配置的第三位元線，其中若所述第三位元線驅動器設定所述第三位元線進行遮蔽操作，則所述第三位元線驅動器使所述第三位元線浮接，且在使所述第三位元線浮接後，所述第二位元線驅動器進一步將所述第二位元線自參考電壓調整至補償電壓。
4. 如申請專利範圍第3項所述的感測放大器，若各所述位 元線被遮蔽，則對應的位元線驅動器在第一時間週期期間依據第一電壓對遮蔽位元線充電，且在第二時間週期期間使所述遮蔽位元線浮接，其中，所述第一時間週期以及所述第二時間週期依序設置。
5. 如申請專利範圍第4項所述的感測放大器，若各所述位元線被FPW，則對應的位元線驅動器在所述第一時間週期以及所述第二時間週期期間將參考電壓提供至用於FPW的所述位元線，且在第三時間週期期間將FPW電壓提供至所述用於FPW的所述位元線，其中，所述第一時間週期、所述第二時間週期以及所述第三時間週期依序設置。
6. 如申請專利範圍第5項所述的感測放大器，若各所述位元線被程式化，則對應的位元線驅動器在所述第一時間週期、所述第二時間週期以及所述第三時間週期期間將所述參考電壓提供至用於程式化的所述位元線，且在第四時間週期期間將補償電壓提供至所述用於程式化的所述位元線，其中，所述第一時間週期、所述第二時間週期、所述第三時間週期以及所述第四時間週期依序設置。
7. 如申請專利範圍第6項所述的感測放大器，其中各所述位元線驅動器包括：第一資料控制開關，耦接於所述第一電壓與一端點之間，且由受控於第一資料信號；位元線箝位器，其耦接於所述端點與對應的位元線之間，且受控於第一位元線控制信號；以及 第二資料控制開關，其耦接於所述端點與所述參考電壓之間，且受控於第二資料信號。
8. 一種用於位元線電壓補償的方法，其適於非揮發性記憶體，包括：調整第一位元線的電壓狀態以設定所述第一位元線進行快速傳送寫入(FPW)操作；調整第二位元線的電壓狀態以設定所述第二位元線進行程式操作；以及在所述FPW操作期間調整所述第二位元線的電壓準位，其中，所述第一位元線鄰近所述第二位元線配置。
9. 如申請專利範圍第8項所述的用於位元線電壓補償的方法，其中在所述FPW操作期間調整所述第二位元線的電壓準位的步驟包括：將所述第二位元線自參考電壓調整至補償電壓，其中根據所述第一位元線與所述第二以及第三位元線之間的電容值以決定所述補償電壓。
10. 如申請專利範圍第8項所述的用於位元線電壓補償的方法，進一步包括：藉由使鄰近所述第二位元線配置的第三位元線浮接，以設定所述第三位元線進行遮蔽操作；以及在使所述第三位元線浮接後，將所述第二位元線的所述電壓準位自參考電壓調整至補償電壓。