TWI624826B - 顯示面板 - Google Patents

顯示面板 Download PDF

Info

Publication number
TWI624826B
TWI624826B TW106102367A TW106102367A TWI624826B TW I624826 B TWI624826 B TW I624826B TW 106102367 A TW106102367 A TW 106102367A TW 106102367 A TW106102367 A TW 106102367A TW I624826 B TWI624826 B TW I624826B
Authority
TW
Taiwan
Prior art keywords
terminal
transistor
terminal connected
gate line
clock signal
Prior art date
Application number
TW106102367A
Other languages
English (en)
Other versions
TW201802796A (zh
Inventor
橋本和幸
Original Assignee
群創光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群創光電股份有限公司 filed Critical 群創光電股份有限公司
Publication of TW201802796A publication Critical patent/TW201802796A/zh
Application granted granted Critical
Publication of TWI624826B publication Critical patent/TWI624826B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

本發明提出一種顯示面板，其包括一移位暫存器和一主動式終端器。移位暫存器具有一驅動電路，驅動電路耦合到閘極線的一端。主動式終端器耦合到閘極線的另一端，主動式終端器包含一第一電晶體、一第二電晶體及一第一電容。第一電晶體具有一第一端連接到一第一時脈信號、一第二端連接到閘極線、及一第三端。第二電晶體具有一第一端連接到一第一內部節點、一第二端連接到第一電晶體的第三端、及一第三端連接到第一直流電壓源。第一電容具有一第一端連接到閘極線、及一第二端連接到第一電晶體的第三端及第二電晶體的第二端。

Description

顯示面板
本發明係關於顯示面板之技術領域，尤指一種具有主動式終端器以增強閘極驅動器的驅動能力之顯示面板。
在一般情況下，顯示面板包括一面板主體、一個閘極驅動電路、及一源極驅動電路。該源極驅動電路係設置在該面板本體，藉由複數條源極線，以驅動一顯示面板的複數個像素。閘極驅動電路係設置在該面板本體，藉由複數條閘極線，以驅動該顯示面板的複數個像素。此外，閘極驅動電路包括一移位暫存器。該移位暫存器用於傳輸閘極信號至連接至該移位暫存器的複數條閘極線，以順序地致能該複數條閘極線，從而驅動複數個像素。
近來，大尺寸面板已被廣泛使用。為解決大尺寸面板引起因超長傳輸距離所產生信號衰減的問題，習知技術使用一個雙側閘極驅動方法。其將移位暫存器設置於該顯示面板的兩側，以克服信號衰減問題。然而，如何有效地補償閘極信號始終是一個電路設計上的挑戰。將相同的閘極驅動器設置在面板的左側邊界和右側邊界雖可降低信號衰減問題相同，然而，這種方法使得面板的邊框寬度變寬，而不符合實際應用中對窄邊框面板的要求。因此，習知顯示面板仍有改善的空間。
本發明的目的主要係在提供一種顯示板，它具有一個移位暫存器和主動式終端器。移位暫存器的一驅動電路係耦合到一閘極線的一端。主動式終端器增強驅動電路的驅動能力並改進了閘極線的信號的均勻性。此外，在製造過程中，沒有必要使用高電壓製程，從而顯著地降低了製造成本。
依據本發明之一特色，本發明提出一種顯示面板，其包括一移位暫存器和一個主動式終端器。該移位暫存器具有一驅動電路，該驅動電路耦合到一閘極線的一端。該主動式終端器耦合到該閘極線的另一端，該主動式終端器包括：一第一電晶體、一第二電晶體、及一第一電容。該第一電晶體具有一第一端連接至一第一時脈信號、一第二端連接至該閘極線、和一第三端。該第二電晶體具有一第一端連接至一第一內部節點、一第二端連接至該第一電晶體第三端、和一第三端連接至一第一直流電壓源。第一電容具有一第一端連接至閘極線、及一第二端連接至該第一電晶體的第三端和該第二電晶體的第二端。
100‧‧‧顯示面板
110‧‧‧面板本體
120‧‧‧源極驅動電路
130‧‧‧閘極驅動電路
111‧‧‧像素
113‧‧‧閘極線
115‧‧‧源極線
1301‧‧‧第一部分
1302‧‧‧第二部分
117‧‧‧第一側面
119‧‧‧第二側面
131‧‧‧移位暫存器
133‧‧‧主動式終端器
210a‧‧‧第一移位暫存器
220a‧‧‧主動式終端器
Node(n)‧‧‧節點
T1、T20、T21‧‧‧電晶體
Rfn‧‧‧閘極線的遠端
Tb‧‧‧升壓週期
113‧‧‧閘極線
410a‧‧‧第一移位暫存器
410b‧‧‧第二移位暫存器
410c‧‧‧第三移位暫存器
410d‧‧‧第四移位暫存器
420a‧‧‧主動式終端器
Rn、Rfn‧‧‧端
Node(n-1)、Node(n)、dNode(n-1)、iNode(n)、Node(n+1)‧‧‧節點
430a‧‧‧驅動電路
(CLKa)‧‧‧第一時脈信號
(T1a)‧‧‧第一電晶體
(T2a)‧‧‧第二電晶體
(C1a)‧‧‧第一電容
(T4)‧‧‧第四電晶體
(C2)‧‧‧第二電容
(T5)‧‧‧第五電晶體
(T6)‧‧‧第六電晶體
(T7)‧‧‧第七電晶體
(a)‧‧‧第一端
(b)‧‧‧第二端
(c)‧‧‧第三端
(VGH)‧‧‧直流電壓源
Rfn-1‧‧‧前一列的閘極線
(VGL)‧‧‧第二直流電壓源
(CLKc)‧‧‧第二時脈信號
(CLKb)‧‧‧第三時脈信號
(CLKd)‧‧‧第四時脈信號
S1、S2、S3、S4、S5‧‧‧時段
(T3a)‧‧‧第三電晶體
(T8)‧‧‧第八電晶體
(T9)‧‧‧第九電晶體
(T10)‧‧‧第十電晶體
(C2)‧‧‧第二電容
(VDD)‧‧‧直流電壓
圖1係本發明顯示面板的一實施例的方塊圖。
圖2係本發明複數級移位暫存器及複數主動式終端器的一實施例的示意圖。
圖3係圖2中移位暫存器及主動式終端器的訊號之時序圖。
圖4係本發明複數級移位暫存器及複數主動式終端器的另一實施例的示意圖。
圖5係圖4中移位暫存器及主動式終端器的訊號之時序圖
圖6係本發明複數級移位暫存器及複數主動式終端器的又一實施例的示意圖。
圖7係本發明複數級移位暫存器及複數主動式終端器的再一實施例的示意圖。
圖8係本發明複數級移位暫存器及複數主動式終端器的更一實施例的示意圖。
為了使本發明的目的、技術方案及優點更加清楚明白，以下結合附圖及實施例，對本發明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發明，並不用於限定本發明。
圖1係本發明顯示面板100的一實施例的方塊圖。顯示面板100包括一面板本體110、源極驅動電路120、及一閘極驅動電路130。該面板本體110包括複數個排列成行和列的像素111，該複數個像素111佈置在複數條閘極線113和複數條源極線115交接處。源極驅動電路120設置在面板本體110、並通過複數源條極線115以驅動複數個像素111。閘極驅動電路130設置在面板主體110、並通過複數條閘極線113以驅動複數個像素111。該掃描驅動電路130被分為一第一部分1301、及一第二部分1302。第一部分1301及第二部分1302分別設置在面板主體110的第一側面117和第二側面119，第一側面117 和第二側面119係彼此相對的。亦即，兩部分1301、1302分別設置在閘極線113的兩端。
如圖1所示，閘極驅動電路130包括多個串聯的級，並且每一級包括一移位暫存器131、及一主動式終端器133。其中，移位暫存器131係位於該第一部分1301中，主動式終端器133係位於該二部分1302。於同一級中，移位暫存器131及主動式終端器133係位於面板主體110的兩端。亦即，移位暫存器131及主動式終端器133係分別位於第一側面117和第二側面119。於同一級中，閘極線113的兩端分別連接至移位暫存器131及主動式終端器133。亦即，每條閘極線113係對應一移位暫存器131及一主動式終端器133。
於大尺寸面板中，因其超長傳輸距離而會產生信號衰減的問題。將移位暫存器131及主動式終端器133設置在面板的左側邊界和右側邊界雖可降低信號衰減問題相同，然而，這種方法使得面板的邊框寬度變寬，而不符合實際應用中對窄邊框面板的要求。同時主動式終端器133中電晶體的電壓並不足以驅動閘極線的遠端。若欲使主動式終端器133中電晶體具有高電壓輸出以驅動閘極線的遠端的話，主動式終端器133的電晶體需具有高電壓容差，惟此舉將會增加成本，亦容易使電晶體因高電壓而壽命變短。
圖2係本發明複數級移位暫存器及複數主動式終端器的一實施例的示意圖。如圖2所示，本實施例中係顯示一第一移位暫存器410a、一第二移位暫存器410b、一第三移位暫存器410c、及一第四移位暫存器410d。此外，第二移位暫存器410b是第一移位暫存器410a的前一級，第三移位暫存器410c是第四移位暫存器410d的下一級，而第四移位暫存器410d是第一移位暫存器410a的下一級。
第一移位暫存器410a是對應於主動式終端器420a。第一移位暫存器410a位於第一側面117(如圖1所示)，而主動式終端器420a位於第二側面119(如圖1所示)。閘極線113的兩端Rn和Rfn分別連接到第一移位暫存器410a和主動式終端器420a。主動式終端器420a由位於第二側面119中的至少一移位暫存器所控制，其中第二側面119係相對於第一側面117。
在本實施例中，主動式終端器420a被位於第二側面119的第二移位暫存器410b所控制。除此之外，主動式終端器420a並由第二移位暫存器410b的第一內部節點Node(n-1)的信號、及一第一時脈信號(CLKa)所控制。其中，該第一時脈信號(CLKa)並同步控制該第一移位暫存器410a。當第一移位暫存器410a輸出一閘極信號至該對應的閘極線113之一端Rn時，第二移位暫存器410b控制主動式終端器420a，以同步輸出一控制訊號至閘極線113之另一端Rfn，從而對閘極線充電，以補償和提高閘極信號。該控制信號是根據該第一時脈信號(CLKa)所產生，其可以是一個脈衝信號。
如圖2所示，第一移位暫存器410a具有一驅動電路430a，其係耦合至閘極線113的一端Rn。主動式終端器420a具有一第一電晶體(T1a)、一第二電晶體(T2a)、及一第一電容(C1a)。第一電晶體(T1a)具有一第一端(a)、一第二端(b)、及一第三端(c)。第一端(a)連接到第一時脈信號(CLKa)並作為輸入。第二端(b)連接至閘極線113並作為輸出。第三端(c)作為控制用。第二電晶體(T2a)具有一第一端(a)、一第二端(b)、及一第三端(c)。第一端(a)連接到前一級的移位暫存器410b中的一第一內部節點Node(n-1)，並作為一個輸入，第二端(b)連接至第一電晶體(T1a)的第三端(c)，用於控制該第一電晶體(T1a)，第三端(c) 連接到第一直流電壓源(VGH)並作為控制用。在本發明中，第一端(a)和一第二端(b)可以是MOS電晶體的汲極/源極或源極/汲極。如果該電晶體被用來為一個MOS開關，第一端(a)和一第二端(b)可以互換。第一電容(C1a)具有一第一端連接到閘極線113、及一第二端連接到該第一電晶體(T1a)的第三端(c)及第二電晶體(T2a)的第二端(b)。
該驅動電路430a包括一個第四電晶體(T4)、第二電容(C2)、第五電晶體(T5)、第六電晶體(T6)和第七電晶體(T7)。
第四電晶體(T4)具有一第一端(a)、一第二端(b)、及一第三端(c)，第一端(a)連接到第一時脈信號(CLKa)，第二端(b)連接到閘極線113，第三端(c)作為控制用。第二電容(C2)具有一第一端連接到閘極線113、及一第二端連接到第四電晶體(T4)的第三端(c)。第五電晶體(T5)具有一第一端(a)、一第二端(b)、及一第三端(c)，第一端(a)連接到一個當前列的移位暫存器410a的一個第三內部節點Node(n)並作為輸入端，第二端(b)連接到第四電晶體(T4)的第三端(c)，以控制第四電晶體(T4)，第三端(c)連接到第一直流電壓源(VGH)並作為控制用。第六電晶體(T6)具有一第一端(a)、一第二端(b)、及一第三端(c)，第一端(a)連接到第六電晶體(T6)的第三端(c)及一前一列的閘極線Rfn-1，第二端(b)連接到當前列的移位暫存器410a的第三內部節點Node(n)。第七電晶體(T7)具有一第一端(a)、一第二端(b)、及一第三端(c)，第一端(a)連接到當前列的移位暫存器410a的第三內部節點Node(n)，第二端(B)連接到第二直流電壓源(VGL)，第三端(c)連接到一第二時脈信號(CLKc)。
具體地，第一內部節點Node(n-1)的信號通過第二電晶體(T2a)而傳輸。值得注意的是，主動式終端器420a的第一電晶體(T1a) 經由施加的閘極電壓比其通常使用的常規高電壓VGH高許多的電壓而導通，並且其閘極電壓被第一電容(C1a)升壓。通常，當閘極電壓比VGH更高時，N型電晶體的電導變高。因此，施加比VGH更高的電壓至主動式終端器420a的第一電晶體(T1a)時，可使電晶體的尺寸更小，從而使得所需的電路面積變少。這是可保持顯示器窄邊框的顯著功能，而且主動式終端器420a確實補償信號衰減。
圖3係圖2中移位暫存器410a及主動式終端器420a的訊號之時序圖。如圖3所示，第三時脈信號(CLKb)的脈衝與第一時脈信號(CLKa)的脈衝係不重疊，第二時脈信號(CLKc)的脈衝與第三時脈信號(CLKb)的脈衝係不重疊，第四時脈信號(CLKd)的脈衝與第二時脈信號(CLKc)的脈衝係不重疊。
在時段S1中，第一內部節點Node(n-1)的電壓位準變為VGH-Vth，第二電晶體(T2a)被導通，則節點dNode(n-1)的電壓位準變為VGH-Vth，以經由該第二電晶體(T2a)對第一電容(C1a)充電，並且使第一電晶體(T1a)導通。
在時段S2中，閘極線Rfn-1(幾乎等於圖2中的閘極線Rn-1)的電壓位準變為高電壓VGH，使得具有二極體連接的第六電晶體(T6)被導通，則節點Node(n)的電壓位準變為VGH-Vth，因此經由第五電晶體(T5)和第六電晶體(T6)對第二電容(C2)充電，進而使第四電晶體(T4)被導通。內部節點iNode(n)的電壓位準變為VGH-Vth。
在時段S3中，第一時脈信號(CLKa)的電壓位準變為高電壓VGH，第一時脈信號(CLKa)的脈衝經由第一電晶體(T1a)輸出至閘極線113並流向閘極線113的另一端Rfn，第一時脈信號(CLKa)的脈衝經由第四電晶體(T4)輸出到閘極線113的一端Rn。由於第二電容 (C2)的一端耦合至閘極線113，其可提供升壓效果，因此根據第一時脈信號(CLKa)，第二電容(C2)的另一端及節點iNode(n)的電壓位準被升壓至2VGH-VGL-Vth，其中，2VGH-VGL-Vth的電壓位準係遠高於高電壓VGH的電壓位準。故第四電晶體(T4)完全導通，從而使閘極線113的一端Rn可快速充電至高電壓VGH。上述的描述涉及到閘極線113的充電。
同樣地，在時段S3中，第一電容(C1a)的一端耦合到閘極線113，其可以提供一升壓效果。因此根據第一時脈信號(CLKa)，第一電容(C1a)的另一端及節點dNode(n-1)的電壓位準被升壓至2VGH-VGL-Vth，其中，2VGH-VGL-Vth的電壓位準係遠高於高電壓VGH的電壓位準。因此，第一電晶體(T1a)完全導通，從而使得閘極線113的另一端Rfn可快速充電至高電壓VGH。亦即，當第一時脈信號(CLKa)處於高電壓狀態時，第一電容(C1a)的電壓大於該第一電晶體(T1a)之第三端(c)的電壓，以充分開啟第一電晶體(T1a)。
在時段S3中，閘極線113的充電係經由設置在第一側的移位暫存器410a及設置在第二側的主動式終端器420a同步進行，以減少閘極信號的衰減。
在時段S3及圓圈A中，第一時脈信號(CLKa)變為低電壓VGL、且節點dNode(n-1)的電壓位準變為VGH-Vth，因此，第一電晶體(T1a)是仍然導通，用以對閘極線113的另一端Rfn進行放電。
在時段S4中，第一時脈信號(CLKa)保持在低電壓VGL且第三內部節點Node(n)的電壓位準保持在VGH-Vth，第四電晶體(T4)仍然導通，用以對閘極線113的一端Rn進行放電。
在時段S5中，第一時脈信號(CLKa)和第一內部節點 Node(n-1)保持在低電壓VGL，且第三內部節點Node(n)的電壓位準變為低電壓VGL，因此第一電晶體(T1a)和第四電晶體(T4)關閉。
圖4係本發明複數級移位暫存器及複數主動式終端器的另一實施例的示意圖。圖5係圖4中移位暫存器410a及主動式終端器420a的訊號之時序圖。
如圖4所示，圖4中的驅動電路430a與圖2中的驅動電路430a相同。相較於圖2，在圖4中，主動式終端器420a更包含一第三電晶體(T3a)。第三電晶體(T3a)具有一第一端(a)、一第二端(b)、及一第三端(c)，第一端(a)連接到第一時脈信號(CLKa)，第二端(b)連接到閘極線113，第三端(c)作為控制用並連接到下一列的移位暫存器的一第二內部節點Node(n+1)。
圖5係圖4中移位暫存器410a及主動式終端器420a的訊號之時序圖。第三時脈信號(CLKb)的脈衝與第一時脈信號(CLKa)的脈衝係有重疊，第二時脈信號(CLKc)的脈衝與第三時脈信號(CLKb)的脈衝係有重疊，第四時脈信號(CLKd)的脈衝與第二時脈信號(CLKc)的脈衝係有重疊。
在時段S1中，第一內部節點Node(n-1)的電壓位準變為VGH-Vth，故第二電晶體(T2a)被導通，則節點dNode(n-1)的電壓位準變為VGH-Vth，因此經由該第二電晶體(T2a)對第一電容(C1a)充電，並且使得第一電晶體(T1a)被導通。
在時段S2中，閘極線(端Rfn-1)的電壓位準(幾乎等於圖4中的閘極線(端Rn-1)的電壓位準)變為高電壓VGH，使得具有二極體連接的第六電晶體(T6)被導通，節點Node(n)的電壓位準變為VGH-Vth，因此可經由第五電晶體(T5)和第六電晶體(T6)對第二電容 (C2)充電。故節點iNode(n)的電壓位準變為VGH-Vth，使第四電晶體(T4)導通。
在時段S3中，第一時脈信號(CLKa)變為高電壓VGH，使得第一時脈信號(CLKa)的脈衝經由第一電晶體(T1a)輸出到閘極線113、並流向閘極線113的另一端Rfn。並且在第一時脈信號(CLKa)的脈衝經由第四電晶體(T4)輸出到閘極線113，並流入到閘極線113的一端Rn。由於第二電容(C2)的一端耦合到閘極線113、並可提供升壓效果，在第二電容(C2)的另一端和內部節點iNode(n)的電壓被升壓至2VGH-VGL-Vth，其中，由於電壓升壓效果，2VGH-VGL-Vth遠大於高電壓VGH。因此，第四電晶體(T4)完全導通，從而使閘極線113的一端Rn可快速充電轉到高電壓VGH。上述的描述是涉及到閘極線113的充電。
同樣地，在時段S3中，一端耦合到閘極線113的第一電容(C1a)可提供升壓效果，在第一電容(C1a)的另一端和內部節點dNode(n-1)的電壓被升壓至2VGH-VGL-Vth，其中，由於電壓升壓效果，2VGH-VGL-Vth遠大於高電壓VGH。因此，第一電晶體(T1a)完全導通，從而使閘極線113的另一端Rfn可快速充電轉到高電壓VGH。亦即，當第一時脈信號(CLKa)處於高電壓狀態時，第一電容(C1a)的電壓大於該第一電晶體(T1a)之第三端(c)的電壓，以充分開啟第一電晶體(T1a)。
在時段S3中，閘極線113的充電係由位於第一側的移位暫存器410a及位於第二側的主動式終端器420a同步進行，以便減少閘極信號的衰減。
在時段S4中，第一時脈信號(CLKa)變為低電壓VGL， 用以對閘極線113進行放電。節點Node(n-1)的電壓位準變為低電壓VGL，接著節點dNode(n-1)的電壓位準變為低電壓VGL，因此第一電晶體(T1a)被關閉。節點Node(n+1)的電壓位準保持在電壓VGH-Vth，且第三電晶體(T3a)仍然導通。第三電晶體(T3a)的第一端(a)耦合到該第一時脈信號(CLKa)、且第一時脈信號CLKa變為低電壓VGL。因此，閘極線113經由第三電晶體(T3a)放電。同時，第三內部節點Node(n)的電壓位準保持在電壓VGH-Vth，故第四電晶體(T4)仍然開啟。第四電晶體(T4)的第一端(a)耦合到該第一時脈信號(CLKa)、且第一時脈信號(CLKa)變為低電壓VGL。因此，閘極線113經由第四電晶體(T4)放電，閘極線113並且更由過第三電晶體(T3a)放電。因此，閘極線113的放電可迅速完成。
在時段S5中，第一時脈信號(CLKa)和第一內部節點Node(n-1)的電壓位準保持在低電壓VGL，第三內部節點Node(n)的電壓位準變為低電壓VGL，並且第一電晶體(T1a)和第四電晶體(T4)關閉。節點Node(n+1)的電壓位準保持在電壓VGH-Vth。第三電晶體(T3a)仍然導通，以將閘極線113的另一端Rfn放電。
圖6係本發明複數級個移位暫存器及複數主動式終端器的又一實施例的示意圖。如圖6所示，主動式終端器220a係與圖2中的主動式終端器220a相同。驅動電路430a包括一第四電晶體(T4)、一第二電容(C2)、一第五電晶體(T5)、一第六電晶體(T6)、一第七電晶體(T7)、一第八電晶體(T8)、一第九電晶體(T9)、及一第十電晶體(T10)。
第四電晶體(T4)具有一第一端(a)、一第二端(b)、及一第三端(c)，其第一端(a)連接到第一時脈信號(CLKa)，第二端(b)連接到 閘極線113，第三端(c)作為控制用。第二電容(C2)具有一第一端連接到閘極線113、及一第二端連接到第四電晶體(T4)的第三端(c)。第五電晶體(T5)的一第一端(a)連接到閘極線113，其一第二端(b)連接在該第二直流電壓(VGL)。
第六電晶體(T6)具有一第一端(a)、一第二端(b)、及一第三端(c)，第一端(a)連接到一個當前列的移位暫存器410a的第四內部節點Node(n)並且作為一輸入端，第二端(b)連接到該第四電晶體(T4)的第三端(c)，以控制該第四電晶體(T4)，一第三端(c)連接到第一直流電壓源(VGH)並且作為一控制端。第七電晶體(T7)具有一第一端(a)、一第二端(b)、及一第三端(c)，第一端(a)連接到該第七電晶體的第三端(c)及一直流電壓(VDD)，第二端(b)連接至該第五電晶體(T5)的第三端(c)。
第八電晶體(T8)具有一第一端(a)、一第二端(b)、及一第三端(c)，第一端(a)連接至該第五電晶體(T5)的第三端(c)，第二端(b)連接至第二直流電壓源(VGL)，第三端(c)連接到當前列的該移位暫存器410a的第四內部節點Node(n)。
第九電晶體(T9)具有一第一端(a)、一第二端(b)、及一第三端(c)，第一端(a)連接到第九電晶體(T9)的第三端(c)和前一閘極線(端Rfn-1)，第二端(b)連接到當前列的該移位暫存器410a的第四內部節點Node(n)。第十電晶體(T10)具有一第一端(a)、一第二端(b)、及一第三端(c)，第一端(a)連接到當前列的該移位暫存器410a的第四內部節點Node(n)，第二端(b)連接在該第二直流電壓源(VGL)，第三端(c)的連接到第二時脈信號(CLKc)。
基於本發明先前之揭露，熟於本領域的技術人員可以理解 圖6的移位暫存器及主動式終端器的控制信號的時序圖，因此不再詳細說明。
圖7係本發明複數級移位暫存器及複數主動式終端器的再一實施例的示意圖。如圖7所示，主動式終端器220a係與圖2中的主動式終端器220a相同。驅動電路430a包括一第四電晶體(T4)、一第二電容(C2)、一第五電晶體(T5)、一第六電晶體(T6)、一第七電晶體(T7)、一第八電晶體(T8)、一第九電晶體(T9)、及一第十電晶體(T10)。
第四電晶體(T4)具有一第一端(a)、一第二端(b)、及一第三端(c)，其第一端(a)連接到第一時脈信號(CLKa)，第二端(b)連接到閘極線113，第三端(c)作為控制用。第二電容(C2)具有一第一端連接到閘極線113、及一第二端連接到第四電晶體(T4)的第三端(c)。第五電晶體(T5)的一第一端(a)連接到閘極線113，其一第二端(b)連接在該第二直流電壓(VGL)。
第六電晶體(T6)具有一第一端(a)、一第二端(b)、及一第三端(c)，第一端(a)連接到一個當前列的移位暫存器410a的一第五內部節點Node(n)並且作為一輸入端，第二端(b)連接到該第四電晶體(T4)的第三端(c)，以控制該第四電晶體(T4)，第三端(c)連接到第一直流電壓源(VGH)並且作為一控制端。第七電晶體(T7)具有一第一端(a)、一第二端(b)、及一第三端(c)，第一端(a)連接到前一閘極線(端Rfn-1)，第二端(b)連接至第六電晶體(T6)的第一端(a)，第三端(c)連接至第七電晶體(T7)的第一端(a)。
第八電晶體(T8)具有一第一端(a)、一第二端(b)、及一第三端(c)，第一端(a)連接到第七電晶體(T7)的第一端(a)，第二端(b)的連接到該第六電晶體(T6)的第一端(a)，第三端(c)連接到第五電晶體 (T5)的第三端(c)。第九電晶體(T9)具有一第一端(a)、一第二端(b)、及一第三端(c)，第一端(a)連接到一第二時脈信號(CLKc)，第二端(b)連接至該第五電晶體(T5)的第三端(c)，第三端(c)連接到第六電晶體(T6)的第一端(a)。第十電晶體(T10)具有一第一端(a)、一第二端(b)、及一第三端(c)，第一端(a)連接到該第九電晶體(T9)的第一端(a)，第二端(b)連接到第五電晶體的第三端(c)，第三端(c)連接到該第二時脈信號(CLKc)。
圖8係本發明複數級移位暫存器及複數主動式終端器的更一實施例的示意圖。如圖8所示，主動式終端器220a更包含一第三電晶體(T3a)、一第四電晶體(T4a)和一第二電容(C2a)。
第三電晶體(T3a)具有一第一端(a)、一第二端(b)、及一第三端(c)，第一端(a)連接到該第一時脈信號(CLKa)並作為一輸入端，第二端(b)連接到閘極線113並作為一輸出端，第三端(c)作為一控制端。
第四電晶體(T4a)具有一第一端(a)、一第二端(b)、及一第三端(c)，第一端(a)連接到一個下一列的移位暫存器410d的第六內部節點Node(n+1)並且作為一輸入端，第二端(b)連接到該第三電晶體(T3a)的第三端(c)，用於控制該第三電晶體(T3a)，第三端(c)連接到該第一直流電壓源(VGH)並且作為一控制端。
第二電容(C2a)具有一第一端連接到閘極線113、及一第二端連接到第三電晶體(T3a)的第三端(c)及第四電晶體(T4a)的第二端(b)。
如圖8所示，驅動電路430A包括一第五電晶體(T5)、一第三電容(C3)、一第六電晶體(T6)、一第七電晶體(T7)、一第八電晶體 (T8)、一第九電晶體(T9)、一第十電晶體(T10)、一第十一電晶體(T11)和一第十二電晶體(T12)。
第五電晶體(T5)具有一第一端(a)、一第二端(b)、及一第三端(c)，第一端(a)連接到該第一時脈信號(CLKa)，第二端(b)連接到閘極線113，第三端(c)作為一控制端。
第三電容(C3)具有一第一端連接到閘極線113、及一第二端連接到第五電晶體(T5)的第三端(c)。
第六電晶體(T6)的第一端(a)連接到閘極線113，其一第二端(b)連接在該第二直流電壓源(VGL)。
第七電晶體(T7)具有一第一端(a)、一第二端(b)、及一第三端(c)，第一端(a)連接到一個當前列的移位暫存器410a的第七內部節點Node(n)並且作為一輸入端，第二端(b)連接到第五電晶體(T5)的第三端(c)，用於控制第五電晶體(T5)，第三端(c)連接到第一直流電壓源(VGH)並且作為一控制端。
第八電晶體(T8)的一第一端(a)連接到該第八電晶體(T8)的一第三端(c)，其一第二端(b)連接到該第六電晶體的第三端(c)。
第九電晶體(T9)具有一第一端(a)、一第二端(b)、及一第三端(c)，第一端(a)連接到第六電晶體(T6)的第三端(c)，第二端(b)連接到第二直流電壓源(VGL)，第三端(c)連接到一個當前列的移位暫存器410a的第七內部節點Node(n)。
第十電晶體(T10)的一第一端(a)連接到第十電晶體(T10)的一第三端(c)及一前一列的閘極線(端Rfn-1)，其一第二端(b)連接到一個當前列的移位暫存器410a的第七內部節點Node(n)。
第十一電晶體(T11)具有一第一端(a)、一第二端(b)、及 一第三端(c)，第一端(a)連接到一個當前列的移位暫存器410a的第七內部節點Node(n)，第二端(b)連接到該第二直流電壓源(VGL)，第三端(c)連接到第二時脈信號(CLKc)。
第十二電晶體(T12)具有一第一端(a)、一第二端(b)、及一第三端(c)，第一端(a)連接到第十二電晶體(T12)的第三端(c)及一下一列的閘極線(端Rfn+1)，第二端(b)連接到一個當前列的移位暫存器410a的第七內部節點Node(n)。
由圖8可知，圖8的電路可對顯示面板的閘極線進行向上/向下的雙向掃描。具體來說，其可以向下方向來依序掃描閘極線(R1，...Rn-1，Rn，Rn+1，...，Rm)，並且也可以向上方向來依序掃描閘極線(Rm，...，Rn+1，Rn，Rn-1，...，R1)，其中n和m都是正整數，m大於n。
在本發明中，某些電晶體是作為MOS開關，並且應該注意的是MOS開關的的第一端(a)和第二端(b)可以互換。
由前述說明可知，於本發明中，如圖2所示，當節點iNode(n)的電壓上升到2VGH-VGL-Vth時，第五電晶體(T5)是關閉的，因此高電壓2VGH-VGL-VTH不會傳遞到第六電晶體(T6)和第七電晶體(T7)。同樣，當節點dNode(n-1)的電壓上升到2VGH-VGL-Vth時，第二電晶體(T2a)是關閉的，從而使高電壓2VGH-VGL-VTH不會被傳遞到在第二移位暫存器410b中的第一內部節點Node(n-1)。因此，在製造過程中，第六電晶體(T6)、第七電晶體(T7)和第二移位暫存器410b中的電路不需要使用高壓製程設計工具包(process design kit,PDK)，從而顯著地減少的製造成本。
而且，隨著電容C1a和C2的升壓效果，第一電晶體(T1a) 和第四電晶體(T4)可以被充分地導通，從而使閘極線113可以迅速地充電並轉至高電壓VGH。在本發明中，主動式終端器420a可以提高閘極驅動電路430a的驅動能力，並且改進了閘極線113的信號均勻性。
上述實施例僅係為了方便說明而舉例而已，本發明所主張之權利範圍自應以申請專利範圍該為準，而非僅限於上述實施例。

Claims (10)

  1. 一種顯示面板，包括：一移位暫存器，具有一驅動電路，該驅動電路耦合到一閘極線的一端；和一主動式終端器，耦合到該閘極線的另一端，該主動式終端器包括：一第一電晶體，具有一第一端連接到一第一時脈信號、一第二端連接到該閘極線、和一第三端；一第二電晶體，具有一第一端連接到一第一內部節點、一第二端連接到該第一電晶體第三端、和一第三端連接到一第一直流電壓源；以及一第一電容，具有一第一端連接到該閘極線、及一第二端連接到該第一電晶體的第三端和該第二電晶體的第二端。
  2. 如申請專利範圍第1項所述之顯示面板，其中，當第一時脈信號處於高電壓狀態時，該第一電容的電壓大於該第一電晶體的第三端的電壓，以導通該第一電晶體。
  3. 如申請專利範圍第1項所述之顯示面板，其中，該主動式終端器更包括：一第三電晶體，具有一第一端連接到第一時脈信號、一第二端連接到該閘極線、及一第三端連接到一第二內部節點。
  4. 如申請專利範圍第1項所述之顯示面板，其中，該驅動電路包括一第四電晶體、一第二電容、一第五電晶體、一第六電晶體、及一第七電晶體。
  5. 如申請專利範圍第4項所述之顯示面板，其中，該第四電晶體具有一第一端連接至該第一時脈信號、一第二端連接到該閘極線、及一第三端；該第二電容具有一第一端連接到該閘極線、及一第二端連接到該第四電晶體的第三端；該第五電晶體具有一第一端連接到一第三內部節點、一第二端連接到該第四電晶體的第三端、以及一第三端連接到該第一直流電壓源；該第六電晶體具有一第一端連接到第六電晶體的一第三端、以及一第二端連接到該第三內部節點；以及該第七電晶體具有一第一端連接到該第三內部節點、一第二端連接到一第二直流電壓源、及一第三端連接到一第二時脈信號。
  6. 如申請專利範圍第1項所述之顯示面板，其中，該驅動電路包括一第四電晶體、一第二電容、一第五電晶體、一第六電晶體、一第七電晶體、一第八電晶體、一第九電晶體、及一第十電晶體。
  7. 如申請專利範圍第6項所述之顯示面板，其中，該第四電晶體具有一第一端連接到該第一時脈信號、一第二端連接到該閘極線、及一第三端；該第二電容具有第一端連接到該閘極線、及一第二端連接到該第四電晶體的該第三端；該第五電晶體具有第一端連接到該閘極線、及一第二端連接到一第二直流電壓源；該第六電晶體具有一第一端連接到一第四內部節點、一第二端連接到該第四電晶體的該第三端、及一第三端連接到該第一直流電壓源；該第七電晶體具有一第一端連接到該第七電晶體的一第三端、及一第二端連接到該第五電晶體的第三端；該第八電晶體具有一第一端連接到第五電晶體的第三端、一第二端連接到該第二直流電壓源、及一第三端連接到該第四內部節點；該第九電晶體具有一第一端連接到該第九電晶體的一第三端的、及一第二端連接到該第四內部節點；以及該第十電晶體具有一第一端連接到該第四內部節點、一第二端連接到該第二直流電壓源、及一第三端連接到一第二時脈信號。
  8. 如申請專利範圍第1項所述之顯示面板，其中，該驅動電路包括一第四電晶體、一第二電容、一第五電晶體、一第六電晶體、一第七電晶體、一第八電晶體、一第九電晶體、及一第十電晶體，當中，該第四電晶體具有一第一端連接至該第一時脈信號、一第二端連接到該閘極線、及一第三端；該第二電容具有一第一端連接到該閘極線、及一第二端連接到該第四電晶體的第三端；該第五電晶體具有一第一端連接到該閘極線、及一第二端連接到一第二直流電壓源；該第六電晶體具有一第一端連接到一第五內部節點、一第二端連接到該第四電晶體的第三端、及一第三端連接到該第一直流電壓源；第七電晶體具有一第一端連接到一前一閘極線、一第二端連接到該第六電晶體的第一端，以及一第三端連接到該第七電晶體的第一端；該第八電晶體具有一第一端連接到該第七電晶體的第一端、一第二端連接到該第六電晶體的第一端、及一第三端連接到該第五電晶體的第三端；該第九電晶體具有一第一端連接到一第二時脈信號、一第二端連接到該第五電晶體的第三端、及一第三端連接到該第六電晶體的第一端；及該第十電晶體具有一第一端連接到該第九電晶體的第一端、一第二端連接到該第五電晶體的第三端、及一第三端連接到該第二時脈信號。
  9. 如申請專利範圍第1項所述之顯示面板，其中，該主動式終端器更包括：一第三電晶體，具有一第一端連接到該第一時脈信號、一第二端連接到該閘極線、及一第三端；一第四電晶體、具有一第一端連接到一第六內部節點、一第二端連接到該第三電晶體的第三端、及一第三端連接到該第一直流電壓源；以及一第二電容，具有一第一端連接到該閘極線、及一第二端連接到該第三電晶體的第三端和該第四電晶體的第二端。
  10. 如申請專利範圍第9項所述之顯示面板，其中，該驅動電路包括：一第五電晶體，具有一第一端連接到該第一時脈信號、一第二端連接到該閘極線、及第三端；一第三電容，具有一第一端連接到該閘極線、及一第二端連接到該第五電晶體的第三端；一第六電晶體，具有一第一端連接到該閘極線、及一第二端連接到一第二直流電壓源；一第七電晶體，具有一第一端連接到一第七內部節點、一第二端連接到該第五電晶體的第三端、及一第三端連接到該第一直流電壓源；一第八電晶體，具有一第一端連接到該第八電晶體的一第三端、及一第二端連接到該第六電晶體的第三端；一第九電晶體，具有一第一端連接到該第六電晶體的第三端、一第二端連接到該第二直流電壓源、及一第三端連接到該第七內部節點；一第十電晶體，具有一第一端連接到該第十電晶體的一第三端、及一第二端連接到該第七內部節點；一第十一電晶體，具有一第一端連接到該第七內部節點、一第二端連接到該第二直流電壓源、及一第三端連接到該第二時脈信號；以及一第十二電晶體，具有一第一端連接到該第十二電晶體的一第三端、及一第二端連接到該第七內部節點。
TW106102367A 2016-02-02 2017-01-23 顯示面板 TWI624826B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/012,908 2016-02-02
US15/012,908 US9928809B2 (en) 2016-02-02 2016-02-02 Display panel

Publications (2)

Publication Number Publication Date
TW201802796A TW201802796A (zh) 2018-01-16
TWI624826B true TWI624826B (zh) 2018-05-21

Family

ID=59386179

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106102367A TWI624826B (zh) 2016-02-02 2017-01-23 顯示面板

Country Status (3)

Country Link
US (2) US9928809B2 (zh)
CN (1) CN107025876B (zh)
TW (1) TWI624826B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110910834B (zh) * 2019-12-05 2021-05-07 京东方科技集团股份有限公司 源极驱动器、显示面板及其控制方法、显示装置
CN111445831B (zh) * 2020-04-24 2021-08-03 深圳市华星光电半导体显示技术有限公司 一种显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090096735A1 (en) * 2007-10-12 2009-04-16 Innocom Technology (Shenzhen) Co., Ltd. Liquid crystal display having compensation circuit for reducing gate delay
TWI356376B (en) * 2006-11-21 2012-01-11 Chimei Innolux Corp Liquid crystal display, driving circuit and drivin
TWI433118B (zh) * 2009-02-16 2014-04-01 Innolux Corp 移位暫存器、掃描驅動電路及顯示裝置
TWI520118B (zh) * 2013-02-07 2016-02-01 群創光電股份有限公司 顯示面板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI356377B (en) * 2006-11-27 2012-01-11 Chimei Innolux Corp Liquid crystal display device and driving circuit
WO2014054518A1 (ja) * 2012-10-05 2014-04-10 シャープ株式会社 シフトレジスタ
KR101994452B1 (ko) * 2012-10-29 2019-09-25 엘지디스플레이 주식회사 액정표시패널
CN103280201B (zh) * 2013-04-27 2015-09-23 京东方科技集团股份有限公司 栅极驱动装置和显示装置
CN103400559B (zh) * 2013-07-31 2015-05-13 京东方科技集团股份有限公司 显示装置
KR102075545B1 (ko) * 2013-08-02 2020-02-11 삼성디스플레이 주식회사 표시 장치
TWI556250B (zh) * 2014-10-09 2016-11-01 群創光電股份有限公司 顯示器面板與雙向移位暫存器電路
CN104700814B (zh) * 2015-04-09 2017-03-22 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动装置以及显示装置
CN104851383B (zh) * 2015-06-01 2017-08-11 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路和显示装置
US9626895B2 (en) * 2015-08-25 2017-04-18 Chunghwa Picture Tubes, Ltd. Gate driving circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI356376B (en) * 2006-11-21 2012-01-11 Chimei Innolux Corp Liquid crystal display, driving circuit and drivin
US20090096735A1 (en) * 2007-10-12 2009-04-16 Innocom Technology (Shenzhen) Co., Ltd. Liquid crystal display having compensation circuit for reducing gate delay
TWI433118B (zh) * 2009-02-16 2014-04-01 Innolux Corp 移位暫存器、掃描驅動電路及顯示裝置
TWI520118B (zh) * 2013-02-07 2016-02-01 群創光電股份有限公司 顯示面板

Also Published As

Publication number Publication date
US20180174554A1 (en) 2018-06-21
CN107025876B (zh) 2020-10-16
TW201802796A (zh) 2018-01-16
CN107025876A (zh) 2017-08-08
US20170221452A1 (en) 2017-08-03
US9928809B2 (en) 2018-03-27
US10410603B2 (en) 2019-09-10

Similar Documents

Publication Publication Date Title
USRE49782E1 (en) Shift register and driving method thereof gate driving circuit and display apparatus
US9898989B2 (en) Gate driver on array (GOA) circuit and liquid crystal display apparatus having the GOA circuit
US10121431B2 (en) Shift register, gate driving circuit, display screen and method for driving the display screen
KR102019578B1 (ko) Goa 회로 및 액정 디스플레이
US9564097B2 (en) Shift register, stage-shift gate driving circuit and display panel
US9715860B2 (en) Shift register unit and driving method thereof, gate driving circuit and display apparatus
WO2017107285A1 (zh) 用于窄边框液晶显示面板的goa电路
US20150318052A1 (en) Shift register unit, gate drive circuit and display device
US20160322115A1 (en) Shift Register Unit, Driving Method Thereof, Gate Driving Circuit and Display Apparatus
WO2016150061A1 (zh) 一种移位寄存器、栅极驱动电路、显示面板及显示装置
KR20190061081A (ko) Goa 구동 회로 및 액정 디스플레이 장치
US20150131771A1 (en) Shift register unit, driving method, gate driving circuit and display device
KR101989721B1 (ko) 액정 디스플레이 장치 및 그 게이트 드라이버
US20150243237A1 (en) Shift register unit, gate driving circuit and display apparatus
US20070248204A1 (en) Shift register circuit and image display apparatus equipped with the same
KR20190059964A (ko) Goa 구동 회로 및 액정 디스플레이 장치
US20170193945A1 (en) Shift register unit, gate driving circuit and display device
JP6488388B2 (ja) ゲート駆動回路及びシフトレジスタ
US9721513B2 (en) NAND gate latched driving circuit and NAND gate latched shift register
WO2014166251A1 (zh) 移位寄存器单元及栅极驱动电路
JP6555842B2 (ja) Ｇｏａ回路及びその駆動方法、液晶ディスプレイ
US10467966B2 (en) Shift register and a method for driving the same, a gate driving circuit and display apparatus
US11307707B2 (en) Scan shift circuit, touch shift circuit, driving method and related apparatus
US10825412B2 (en) Liquid crystal panel including GOA circuit and driving method thereof
TWI624826B (zh) 顯示面板

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees