TWI616639B - 光學臨界尺寸目標設計 - Google Patents

光學臨界尺寸目標設計 Download PDF

Info

Publication number
TWI616639B
TWI616639B TW105123315A TW105123315A TWI616639B TW I616639 B TWI616639 B TW I616639B TW 105123315 A TW105123315 A TW 105123315A TW 105123315 A TW105123315 A TW 105123315A TW I616639 B TWI616639 B TW I616639B
Authority
TW
Taiwan
Prior art keywords
array
expected
pitch
semiconductor device
structures
Prior art date
Application number
TW105123315A
Other languages
English (en)
Other versions
TW201708787A (zh
Inventor
胡江濤
李炳青
劉玄
Original Assignee
耐諾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 耐諾股份有限公司 filed Critical 耐諾股份有限公司
Publication of TW201708787A publication Critical patent/TW201708787A/zh
Application granted granted Critical
Publication of TWI616639B publication Critical patent/TWI616639B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70681—Metrology strategies
    • G03F7/70683—Mark designs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B2210/00—Aspects not specifically covered by any group under G01B, e.g. of wheel alignment, caliper-like sensors
    • G01B2210/56—Measuring geometric parameters of semiconductor structures, e.g. profile, critical dimensions or trench depth

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Analytical Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Or Analysing Materials By Optical Means (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Abstract

設計針對一半導體器件之一量測目標。該半導體器件包含具有一光譜回應之一待量測結構，該光譜回應相當於或低於待用以量測該結構之一光學臨界尺寸量測器件的系統雜訊位準。該量測目標係藉由以下來設計：獲得針對該半導體器件之一程序窗及設計規則，及透過模型化來判定預期節距以識別自該等結構產生一光譜回應的節距，該光譜回應係比該光學臨界尺寸量測器件的系統雜訊位準大至少10倍。透過模型化來判定各預期節距之一諧振窗，且判定該諧振窗之穩健性。基於該等預期節距、諧振窗及穩健性來選擇該陣列之節距。該目標設計可據此經產生且用以產生一量測目標。

Description

光學臨界尺寸目標設計
本文中所描述之標的物之實施例大體上係關於光學度量術，且更特定言之係關於用於光學臨界尺寸度量術之目標設計及製造。
在半導體器件(諸如積體電路)之生產期間，可期望量測電路結構。光學度量術工具尤其良好適用於量測微電子結構，因為其等係非破壞性的、精確的、可重複的、快速的且不昂貴的。結構之臨界尺寸(諸如光柵、溝槽及接點及孔)通常受關注。光學臨界尺寸(OCD)度量術(例如)通常與三維半導體器件一起使用。
通常，OCD度量術利用一OCD目標，其與受測試結構同時製造且包含相同待特性化之特徵。OCD目標(例如)可在半導體晶片之間的一劃割道中或在晶片之其他可用區域中產生。OCD度量術之習知方法包含(例如)反射量測、散射量測及橢圓偏振量測。此等度量術方法可通常精確地量測一器件之一上表面上之特徵，但在許多情況下，一吸收層之存在降低或消除來自低於該吸收層之結構之量測信號強度。另外，OCD度量術之習知方法通常在精確地判定高縱橫比結構之底部CD輪廓中(同時在一維光柵(例如深窄溝槽)及二維陣列(例如，接點及通孔)中)不盡人意。此特定言之係真實的，因為CD下降遠低於入射光之波長。
設計針對一半導體器件之一量測目標。該半導體器件包含具有一光譜回應之一待量測結構，該光譜回應相當於或低於待用以量測該結構之一光學臨界尺寸量測器件之系統雜訊位準。該量測目標藉由以下設計：獲得該半導體器件之一程序窗及設計規則及透過模型化而判定預期節距以識別自該等結構產生一光譜回應之節距，該光譜回應係比該光學臨界尺寸量測器件之系統雜訊位準大至少10倍。透過模型化而判定各預期節距之一諧振窗且判定該諧振窗之穩健性。基於該等預期節距、諧振窗及穩健性而選擇該陣列之節距。該目標設計可據此經產生且用以產生一量測目標。
100‧‧‧光學度量術器件
102‧‧‧光學頭
104‧‧‧光學系統
106‧‧‧寬帶光源
108‧‧‧光軸
110‧‧‧分光器
112‧‧‧物鏡
114‧‧‧透鏡
116‧‧‧偵測器
120‧‧‧平台
121‧‧‧致動器
123‧‧‧箭頭
124‧‧‧箭頭
130‧‧‧電腦/樣本
132‧‧‧OCD目標/處理器
134‧‧‧記憶體
136‧‧‧顯示器
138‧‧‧輸入器件
140‧‧‧非暫時性電腦可用儲存媒體
142‧‧‧通信埠
150‧‧‧OCD目標
152‧‧‧孔
154‧‧‧吸收層
155‧‧‧盒
156‧‧‧結構
158‧‧‧高度
160‧‧‧箭頭
162‧‧‧小箭頭
164‧‧‧曲線
200‧‧‧OCD目標
202‧‧‧孔
204‧‧‧吸收層
205‧‧‧盒
206‧‧‧結構
208‧‧‧高度
209‧‧‧曲線
210‧‧‧箭頭
212‧‧‧大箭頭
300‧‧‧3D半導體器件
300'‧‧‧單一半導體器件
302‧‧‧氧化層
304‧‧‧氮化層
304'‧‧‧層
306‧‧‧上覆多晶矽層
308‧‧‧孔
310‧‧‧氧化物凹部高度
320‧‧‧陣列
320'‧‧‧陣列
600‧‧‧量測目標
602‧‧‧外介面
604‧‧‧使用者介面
610‧‧‧控制單元
612‧‧‧目標產生器
614‧‧‧光學量測建模器
616‧‧‧回應比較器
618‧‧‧記憶體
620‧‧‧目標設計最佳化器
圖1展示一光學度量術器件之一示意圖，其使用如本文中所描述而產生之一量測目標來執行光譜光學臨界尺寸(OCD)度量術。
圖2A繪示針對一3D半導體器件之一習知OCD目標。
圖2B繪示針對圖2A之OCD目標之光強度分佈。
圖3A繪示類似於圖2A之OCD目標之一OCD目標，但已經更改為200，如本文中所討論。
圖3B繪示針對圖3A之OCD目標之光強度分佈。
圖4展示3D半導體器件之一實例之一橫截面圖，其可使用如本文中所討論之一OCD目標來量測。
圖5繪示來自圖4之3D半導體器件之一陣列之一俯視圖。
圖6係繪示設計一量測目標之一方法之一流程圖，其具有針對待使用一光學度量術器件量測之一半導體器件之經更改節距。
圖7係繪示設計一量測目標之一方法之一流程圖，其具有針對待使用一光學度量術器件(其除圖6中所展示之方法外亦可經使用)量測之一半導體器件之經更改設計參數。
圖8繪示在一量測目標中之一半導體器件之一橫截面圖。
圖9繪示根據圖6中所討論之方法及可選地根據圖7中所討論之方法之在一量測目標中產生之來自圖8之半導體器件之一陣列之一俯視圖。
圖10係處理器之一方塊圖，其能夠根據圖6中所討論之方法及可選地根據圖7中所討論之方法而針對待使用一光學度量術器件量測之一半導體器件設計一量測目標。
圖11繪示針對一標準OCD目標之一模擬信號強度。
圖12繪示針對已如本文中所討論而經更改之一OCD目標之模擬信號強度。
圖13A及圖13B繪示模擬光譜橢偏儀(SE)光譜及對針對具有已如本文中所討論而經更改之節距之一OCD目標之氧化物凹部之SE敏感度。
圖14A及圖14B繪示模擬SE光譜及對針對具有已如本文中所討論而經更改之另一組節距之一OCD目標之氧化物凹部之SE敏感度。
圖15A及圖15B繪示模擬SE光譜及對針對具有已如本文中所討論而經更改之另一組節距之一OCD目標之氧化物凹部之SE敏感度。
圖1展示一光學度量術器件100之一示意圖，其包含耦合至一電腦130(諸如一工作站、一個人電腦、中央處理單元或其他充分電腦系統或多個系統)之一光學頭102，其根據如本文中所描述之一或多個實施例使用一OCD目標132來執行光譜光學臨界尺寸(OCD)度量術。圖1中所繪示之光學度量術器件100係(例如)一法線入射光譜反射計。根據需要，多個光學頭(即，不同度量術器件)可組合於相同度量術器件100中。電腦130亦可經由致動器121及/或光學頭102而控制固持樣本130之一平台120之移動。平台120能夠在笛卡爾(Cartesian)(即X及Y)坐標(如箭頭123及124所指示)或極(Polar)(即R及θ)坐標或該兩者之 一些組合上水平運動。平台120及/或光學頭102亦能夠垂直運動，例如用於聚焦。
光學頭102可包含一光學系統104，其包含一寬帶光源106(諸如一氙弧燈及/或氘燈)及一偵測器116(諸如一光譜儀)。在操作中，由光源106產生之光可沿一光軸108被引導(例如經由分光器110)朝向樣本130，其包含目標132。一物鏡112聚焦該光至目標132上，且接收自目標132反射之光。該經反射光可穿透分光器110，且使用透鏡114而被聚焦至偵測器116上。偵測器116提供一光譜信號至電腦130。物鏡112、分光器110、透鏡114及偵測器116係僅繪示可經使用之典型光學元件。可根據需要來使用額外光學元件(諸如一偏光器及/或分析器)。而且，一般而言，額外光學元件(諸如場光闌、透鏡等)可存在於光學系統104中。
電腦130包含具有記憶體134之一處理器132，以及包含(例如)一顯示器136及輸入器件138之一使用者介面。由光學度量術器件100獲得之光譜可至少暫時儲存於記憶體134中或於非暫時性電腦可用儲存媒體140中。另外，非暫時性電腦可用儲存媒體140可具有體現於其上之電腦可讀程式碼，且可由電腦130使用用於致使該處理器控制度量術器件100，且使用自光學度量術器件100接收之該光譜來判定目標132之所要特性。電腦可用儲存媒體140可為(但不限於)磁性及光學儲存器件(諸如硬碟機、磁帶、光碟及DVD(數位多功能光碟或數位影音光碟)。一通信埠142亦可用以接收經儲存於記憶體134或電腦130中之其他儲存器中的指令，且用以程式化電腦130以執行該等度量術功能之任何一或多者，且可表示任何類型之通信連接，諸如至網際網路或任何其他電腦網路。另外，該等度量術功能可全部或部分體現於一專用積體電路(ASIC)或一可程式化邏輯器件(PLD)之電路內，且該等功能可依可用以產生一ASIC或PLD之一電腦可理解描述語言來體現。
光學度量術器件100係藉由實例繪示。可根據需要使用其他類型之光學度量術器件，包含光譜或單一波長器件、橢偏計、散射計等。
光學度量術器件100(以及全部度量術器件)具有一系統雜訊位準。為精確地量測一結構，該量測信號之強度必須顯著地大於度量術器件之系統雜訊位準。藉由實例，比該系統雜訊位準大10倍或更大之一量測信號強度可被認為足夠大於該系統雜訊位準以精確地特性化一結構。若該量測信號強度低於或相當於該光學度量術器件之該系統雜訊位準(即，比該系統雜訊位準小10倍)，則使該量測信號與該雜訊信號隔離可為非常困難的或不可能的，從而降低該量測之精確度或致使該結構之量測不可能。
在許多情況下，受測試之結構可在一或多個光吸收層下方。當該OCD目標包含一上覆吸收層時，來自該等吸收層下方之結構之該所得量測信號可被減小或消除，使得該量測信號強度相當於或低於該光學度量術器件之該系統雜訊位準。在一實施方案中，該受測試結構可屬於該頂部吸收層之該底部部分，在該情況下，該受測試結構並非係在該吸收層下方之一單獨層，而是該吸收層自身之部分。在此例項中，因為該受測試結構係在該吸收層之底部上，所以該受測試結構據信仍可具有經安置於其上方之一吸收層。
圖2A及圖2B藉由實例分別繪示一3D半導體器件之一習知OCD目標150之一透視圖及一橫截面側視圖。OCD目標150包含一規則陣列之孔152於具有待特性化之一結構156之一吸收層154中，結構156係在吸收層154下方，其中具有虛線之盒155指示具有待量測之臨界結構之層。如繪示於圖2B中，結構156可由高度158來特性化。OCD目標150代表受測試之3D半導體器件的實體參數，諸如針對該陣列之孔152的節距、厚度、寬度、側壁角。例如，OCD目標150之設計應盡可能接近地反映該器件之物理性質，但OCD目標150之設計可被簡化或改變 成規則陣列，使得可量測OCD目標150，而該受測試器件之一準確複本不可使用該光學度量術器件量測。來自該光學度量術器件之光入射於OCD目標150上，由箭頭160繪示。吸收層154吸收該入射光，藉此僅容許一經減少光量穿透至結構156之底部，如由小箭頭162繪示。不穿透至結構156之該光必須返回至該光學度量術器件之該偵測器，且因此必須又一次穿透吸收層154。因此，僅一少量光返回至該偵測器，導致小於或相當於該光學度量術器件之該信號雜訊位準之一量測信號強度。圖2B藉由實例繪示由具有曲線164之結構156所致之所得經偵測光強度分佈。
圖3A及圖3B藉由比較分別繪示類似於OCD目標200之一OCD目標200之一透視圖及一橫截面側視圖，即OCD目標200及OCD目標150用於相同3D半導體器件。然而，OCD目標200之物理參數已基於待用以量測OCD目標200之該光學度量術器件之參數而更改以改良入射光之穿透及返回至該光學度量術器件之該量測光之提取。例如，在OCD目標200中之該陣列之孔202之該等節距已基於該光子帶隙而更改以增加入射光(由箭頭210繪示)透過吸收層204至待特性化之結構206之穿透，其中具有虛線之盒205指示具有待量測之臨界結構之層。如繪示於圖3B中，結構206可藉由高度208特性化。如藉由大箭頭212繪示，一經增加光量穿透層204至相對於圖2A中所展示之OCD目標150之結構206。穿透至結構206之光在又一次穿透吸收層204之後返回至該光學度量術器件之該偵測器。歸因於OCD目標200之物理參數中之改變，接收一量測信號，其顯著大於(例如10倍或更大)該度量術器件之該系統雜訊位準。圖3B藉由實例繪示由具有曲線209之結構206所致之所得經偵測光強度分佈。應理解，雖然OCD目標200之一些物理參數(諸如該陣列之節距)可相對於該3D半導體器件而更改，然待特性化之該3D半導體器件之該特定結構之物理參數不經更改。
圖4展示3D半導體器件300之一實例之一橫截面圖，其可使用如本文中所討論之一OCD目標量測。3D半導體器件300係(例如)一3D NAND(VNAND)快閃器件，其經繪示為包含由一上覆多晶矽層306覆蓋之複數個氧化層302及氮化層304。一孔308具有(例如)100奈米之一TCD，其中存在一氧化物凹部高度310。圖5繪示3D半導體器件300之一陣列320之一俯視圖，其中一節距P1在一第一方向上及一節距P2在一第二方向上。待量測之3D半導體器件300之一重要參數係氧化物凹部高度310，其在多晶矽層306下方。在一標準OCD目標中，該OCD目標之該等物理參數係基於3D半導體器件300之該等參數。由多晶矽層306之來自該光學度量術器件之光之吸收顯著地降低來自氧化物凹部高度310之信號強度，使得該量測變得困難。藉由更改該OCD目標之該等物理參數(諸如節距P1及P2或其他物理參數)，該量測信號強度可顯著地增加至該度量術器件之系統雜訊位準之10倍或更大，藉此改良量測氧化物凹部高度310之能力。
應理解，圖4及圖5中之3D半導體器件300藉由實例繪示。OCD目標可如本文中所討論而產生用於其他半導體器件，包含不包含一上覆吸收頂層之器件。例如，可期望產生一OCD目標，如本文中所討論用於具有一光譜回應之半導體結構，該光譜回應歸因於(例如)低圖案密度或一小體積改變而相當於或低於該度量術器件量測器件之該系統雜訊位準。例如，如眾所周知，在3D結構中，當相較於在其他參數中之相同改變量(例如一連續薄膜之厚度之1奈米改變)時，針對一些結構之一參數之改變(例如一小孔之深度之1奈米改變)導致總體積之一非常小改變。
圖6藉由實例係繪示針對待使用一光學度量術器件量測之一半導體器件而設計一量測目標之一方法之一流程圖。如所繪示，獲得該半導體器件之一程序窗及設計規則(402)。程序窗及設計規則在本技術 中已知。藉由實例，一程序窗實例可為孔之直徑(例如80奈米+/-5奈米)，且一設計規則之一實例可為在該等孔之間的最小分離(例如40奈米)。該半導體器件包含待量測之一結構，其具有一光譜回應，該光譜回應相當於或低於針對待用以量測該結構之該光學臨界尺寸量測器件之系統雜訊位準。該光譜回應可歸因於(例如)小體積改變、低圖案密度或來自該結構上方之材料之強吸收性而相當於或低於該光學臨界尺寸量測器件之該系統雜訊位準。藉由實例，該半導體器件可為具有多晶矽之一吸收頂層之一三維NAND快閃記憶體，且該待量測結構係一氧化物凹部高度。
判定在該量測目標中之該等半導體器件之一陣列之預期節距(404)。可藉由針對該陣列之不同節距模型化該陣列之半導體器件中之該等結構之該量測而判定該等預期節距以識別自該等結構產生一光譜回應之節距，該光譜回應係比該光學臨界尺寸量測器件之一系統雜訊位準大至少10倍。藉由實例，可識別自該等結構產生該光譜回應之該等節距，該光譜回應係比該光學臨界尺寸量測器件之該系統雜訊位準大至少100倍。
判定各預期節距之一諧振窗(406)。可藉由針對該陣列之該等預期節距之變化模型化該陣列之半導體器件中之該等結構之該量測而判定各預期節距之該諧振窗以識別該陣列之該等預期節距之該等變化，其中來自該等結構之該光譜回應不下降大於一第一臨限值。
判定各預期節距之該諧振窗之一穩健性(408)。可藉由針對除節距外之半導體器件之設計參數中之變化模型化該陣列之半導體器件中之該等結構之該量測而判定該諧振窗之該穩健性以識別該陣列之該等設計參數中之該等變化，其中來自該等結構之該光譜回應不下降大於一第二臨限值。
基於該等預期節距、各預期節距之該諧振窗及各預期節距之該 諧振窗之該穩健性而選擇在該量測目標中之該陣列之半導體器件之一或多個節距(410)。使用經選擇之該一或多個節距來產生並儲存針對在該量測目標中之該陣列之半導體器件之該目標設計(412)。
圖7係繪示一方法之一流程圖，其針對待使用一光學度量術器件(其除圖6中所展示之方法外亦可被使用)量測之一半導體器件來設計一量測目標。如所繪示，判定針對該陣列之半導體器件之除節距外的預期設計參數(502)。可藉由針對該陣列之不同設計參數模型化該陣列之半導體器件中之該等結構之該量測來判定除節距外之該等預期設計參數以識別設計參數，該等設計參數當與該等預期節距組合時產生來自該等結構之該光譜回應，該光譜回應係比該光學臨界尺寸量測器件之該系統雜訊位準大至少10倍。藉由實例，該等預期設計參數包含除待由該光學度量術器件特性化之該結構外之結構的臨界尺寸及厚度。
判定各預期設計參數之一諧振窗(504)。可藉由針對該陣列之該等預期設計參數之變化模型化該陣列之半導體器件中之該等結構之該量測來判定各預期設計參數之該諧振窗，以識別針對該等預期設計參數之該等變化，其中來自該等結構之該光譜回應不下降大於一第三臨限值。
判定各預期設計參數之該諧振窗之一穩健性(506)。可藉由針對該陣列之其他設計參數中之變化模型化該陣列之半導體器件中之該等結構之該量測來判定各預期設計參數之該諧振窗之該穩健性以識別該陣列之該等其他設計參數中之該等變化，其中來自該等結構之該光譜回應不下降大於一第四臨限值。
基於該等預期設計參數、各預期設計參數之該諧振窗及各預期設計參數之該諧振窗之該穩健性來選擇該陣列之半導體器件之一或多個設計參數(508)。經產生並儲存於圖6中之方塊412中之該目標設計 進一步使用該等所選擇之一或多個設計參數。
圖8及圖9繪示根據圖6中所討論之方法及可選地根據圖7中所討論之方法之在一量測目標900中產生之一單一半導體器件300'之一橫截面圖及一陣列320'之半導體器件之一俯視圖。圖8及圖9中所展示之半導體器件300'及陣列320'類似於圖4及圖5中所展示之半導體器件300及陣列320，相似的指定元件係相同的。量測目標900係用於圖4中所展示之半導體器件300，其具有待藉由量測而特性化之一結構(例如氧化物凹部高度310)。如該等圖式中所繪示，結構310係在一層306下方，該層306至少部分吸收由一光學臨界尺寸量測器件使用之光的波長。如所繪示，該陣列之半導體器件可為三維NAND快閃記憶體，但該陣列可用於其他半導體器件。
如圖9中所繪示，量測目標900包含半導體器件300'之一二維陣列320'，其在該層中包括一陣列之孔，其具有在一第一方向上之一第一節距P'1及在不同於該第一方向之一第二方向上之一第二節距P'2。在該二維陣列之半導體器件中之各半導體器件包含在層306中與一孔308對準之結構310，其中該結構之一參數係在該陣列之半導體之該光學臨界尺寸量測期間量測。該層中之二維陣列320'之孔之第一節距P'1及第二節距P'2經組態以自該等結構產生一光譜回應，該光譜回應係比該光學臨界尺寸量測器件之一系統雜訊位準大至少10倍，且係比由具有一相同參數且下伏一二維陣列320之孔(其具有在該第一方向上之任何其他節距及在該第二方向上之任何其他節距)之結構產生之一光譜回應大至少10倍。藉由實例，第一節距P'1及第二節距P'2可為相同的。該層中之二維陣列320'之孔的第一節距P'1及第二節距P'2可係由圖6中所討論之程序設計，其中在產生並儲存該目標設計之後，該量測目標基於該目標設計而製造。另外，根據需要，該陣列之半導體器件(例如圖8中之層304')之除節距外的設計參數可係由圖7中所討論之程 序設計。
圖10係處理器600之一方塊圖，其能夠根據圖6中所討論之方法及可選地根據圖7中所討論之方法來設計一量測目標，用於待使用一光學度量術器件量測之一半導體器件。處理器600藉由實例可被耦合至一光學度量術器件或可為一獨立器件。處理器600包含能夠接收該半導體器件之程序窗及設計規則之一外介面602。外介面602可為(例如)一DVD驅動器、USB埠、IEEE 1394介面、網路等。外介面602亦能夠提供該所得目標設計。處理器600可進一步包含一使用者介面604，其可包含(例如)一顯示器，以及使用者透過其可輸入資訊至處理器600中之一鍵盤或其他輸入器件。
該處理器亦包含一控制單元610，其連接至外介面602及使用者介面604且與外介面602及使用者介面604通信。控制單元610獲得該半導體器件之該程序窗及設計規則且產生該所得目標設計。控制單元610(例如)可包含一目標產生器612，其產生具有具有不同節距之該等半導體器件之陣列之目標及基於該半導體器件之該程序窗及設計規則之半導體器件之設計參數中之變化。控制單元610進一步包含一光學量測建模器614，其使來自由目標產生器612產生之目標之該光譜回應模型化，如圖6中所討論。一回應比較器616包含於控制單元610中以比較來自光學量測建模器614之該光譜回應與該光學度量術器件之該系統雜訊位準，其可經由外介面602提供且儲存於記憶體618中以識別預期節距，其可儲存於記憶體618中。回應比較器616可另外比較該等預期節距中之變化之光譜回應中之改變與儲存於記憶體618中之一臨限值以識別各預期節距之該諧振窗，其亦可儲存於記憶體618中。回應比較器616可另外比較針對該半導體器件之該等設計參數中之變化之該光譜回應中之改變與儲存於記憶體618中之一臨限值以識別各預期節距之該諧振窗之穩健性，其亦可儲存於記憶體618中。一目標設 計最佳化器620基於該等預期節距、各預期節距之該諧振窗及各預期節距之該諧振窗之該穩健性而選擇在該量測目標中之該陣列之半導體器件之該一或多個節距且該所得目標設計儲存於記憶體618中。
將理解，如本文中所使用，處理器600可(但並非必須)包含一或多個微處理器，嵌入式處理器、控制器、專用積體電路(ASIC)、數位信號處理器(DSP)及類似者。處理器600之描述意欲描述可經執行除特定硬體外之功能。而且，如本文中所使用，術語「記憶體」係指任何類型之電腦儲存媒體，包含長期、短期或與行動器件相關聯之其他記憶體且不受限於任何特定類型之記憶體或記憶體之數目或記憶體儲存至其上之媒體之類型。
本文中所描述之方法論可藉由取決於應用之各種方式實施。例如，此等方法論可實施於硬體、韌體、軟體或其等之任何組合中。針對一硬體實施方案，該等處理單元可經實施於一或多個專用積體電路(ASIC)、數位信號處理器(DSP)、數位信號處理器件(DSPD)、可程式化邏輯器件(PLD)、場可程式化閘陣列(FPGA)、處理器、控制器、微控制器、微處理器、電子器件、經設計以執行本文中所描述之功能之其他電子單元或其等之一組合內。
針對一韌體及/或軟體實施方案，該等方法論可使用執行本文中所描述之功能之模組(例如程序、功能等)實施。有形地體現指令之任何機器可讀媒體可用於實施本文中所描述之方法論。例如，軟體編碼可儲存於記憶體618中且由該處理器執行。記憶體618可在處理器600內或外實施。若實施於韌體及/或軟體中，則該等功能可作為一或多個指令或編碼而儲存於一電腦可讀媒體上。實例包含使用一資料結構編碼之非暫時性電腦可讀媒體及使用一電腦程式碼之電腦可讀媒體。電腦可讀媒體包含實體電腦儲存媒體。一儲存媒體可為任何可用媒體，其可由一電腦存取。藉由實例，但非限制，此電腦可讀媒體可包括RAM、 ROM、EEPROM、CD-ROM或其他光碟儲存器、磁碟儲存器或其他磁性儲存器件或可用以儲存以指令或資料結構之形式之所要程式碼且可由一電腦存取之任何其他媒體；磁碟及磁盤(如本文中所使用)包含光碟(CD)、影碟、雷射光碟、數位多功能光碟(DVD)、軟碟及藍光碟，其中磁碟通常磁性地再現資料，而光碟結合雷射光學地再現資料。上述元件之組合亦應包含於電腦可讀媒體之範疇內。
用於實施在此【實施方式】中所描述之一或多個動作之資料結構及軟體編碼可由一般技術者鑒於本揭示內容而實施且儲存於(例如)一電腦可讀儲存媒體上，諸如記憶體618，其可為可儲存編碼及/或資料用於由一電腦系統(諸如處理器600)使用之任何非暫時性器件或媒體。電腦可用儲存媒體可為(但不限於)磁性及光學儲存器件，諸如磁碟機、磁帶、光碟及DVD(數位多功能光碟或數位視訊光碟)。一通信埠亦可用以接收儲存於記憶體或在處理器600中之其他儲存器中之指令且用以程式化電腦600以執行本文中所描述之功能之任何一或多者且可表示任何類型之通信連接，諸如至網際網路或任何其他電腦網路。另外，本文中所描述之功能可全部或部分體現於一專用積體電路(ASIC)或一可程式化邏輯器件(PLD)之電路內，且該等功能可依一電腦可理解描述語言體現，其可用以產生如本文中所描述而操作之一ASIC或PLD。
圖11繪示一標準OCD目標之一模擬信號強度且圖12繪示已如本文中所討論而更改之一OCD目標之模擬信號強度。圖11及圖12之圖表包含針對陣列中之標稱、標稱+1奈米及標稱-1奈米氧化物凹部高度之圖表。如可見，來自標準目標之光譜橢偏儀信號係近似0.002，其係系統雜訊之相同位準。如圖12中所繪示，其具有如本文中所討論而更改之一OCD目標，信號強度在一寬波長範圍處具有100倍提高，其實現OCD結構之OCD量測。
類似地，圖13A、圖14A及圖15A繪示已如本文中所討論而更改之OCD目標之模擬光譜橢偏儀(SE)光譜，分別具有245×245奈米、290×290奈米及715×715奈米之節距，包含該陣列中之標稱、標稱+1奈米及標稱-1奈米氧化物凹部高度。圖13B、圖14B及圖15B藉由自標稱、標稱+1奈米及標稱-1奈米氧化物凹部高度之光譜減去標稱氧化物凹部高度之光譜而繪示相同OCD目標之模擬信號強度。因此，可見存在可提供一經增強光譜回應之多個節距。
雖然已為了教學目的而結合特定實施例繪示本發明，但本發明不限於此。可在不背離本發明之範疇之情況下作出各種調適及修改。因此，隨附申請專利範圍之精神及範疇不應受限於先前描述。

Claims (11)

  1. 一種針對一半導體器件設計一量測目標之方法，該方法包括：獲得該半導體器件之一程序窗及設計規則，其中該半導體器件包括具有一光譜回應之一待量測結構，該光譜回應相當於或低於待用以量測該結構之一光學臨界尺寸量測器件之系統雜訊位準；基於該程序窗及設計規則，藉由針對該陣列之不同節距模型化一陣列之半導體器件中之該等結構之該量測來判定在該量測目標中之該等半導體器件之該陣列之預期節距，以識別自該等結構產生一光譜回應之節距，該光譜回應係比該光學臨界尺寸量測器件之一系統雜訊位準大至少10倍；藉由針對該陣列之該等預期節距之變化模型化該陣列之半導體器件中之該等結構之該量測來判定各預期節距之一諧振窗，以識別各預期節距之該諧振窗，其中各預期節距之該諧振窗包含針對該陣列之該等預期節距之該等變化，其中來自該等結構之該光譜回應不下降大於一第一臨限值；藉由針對除節距外之半導體器件之設計參數中之變化模型化該陣列之半導體器件中之該等結構之該量測來判定各預期節距之該諧振窗之一穩健性，以識別各預期節距之該諧振窗之該穩健性，其中各預期節距之該諧振窗之該穩健性包含該陣列之該等設計參數中之該等變化，其中來自該等結構之該光譜回應不下降大於一第二臨限值；基於該等預期節距、各預期節距之該諧振窗及各預期節距之該諧振窗之該穩健性而選擇在該量測目標中之該陣列之半導體器件之一或多個節距；及 使用經選擇之該一或多個節距來產生並儲存該量測目標中之該陣列之半導體器件之一目標設計。
  2. 如請求項1之方法，其中判定該半導體器件之該陣列之該等預期節距包括識別自該等結構產生該光譜回應之節距，該光譜回應係比該光學臨界尺寸量測器件之該系統雜訊位準大至少100倍。
  3. 如請求項1之方法，其中該半導體器件中之該結構具有該光譜回應，其歸因於小體積改變、低圖案密度或來自該結構上方之材料之強吸收性而相當於或低於該光學臨界尺寸量測器件之該系統雜訊位準。
  4. 如請求項1之方法，進一步包括：藉由針對該陣列之不同設計參數模型化該陣列之半導體器件中之該等結構之該量測來判定針對該陣列之半導體器件之除節距外的預期設計參數以識別設計參數，其等當與該等預期節距組合時，自該等結構產生該光譜回應，該光譜回應係比該光學臨界尺寸量測器件之該系統雜訊位準大至少10倍；藉由針對該陣列之該等預期設計參數之變化模型化該陣列之半導體器件中之該等結構之該量測來判定各預期設計參數之一諧振窗以識別各預期設計參數之該諧振窗，其中各預期設計參數之該諧振窗包含該等預期設計參數之該等變化，其中來自該等結構之該光譜回應不下降大於一第三臨限值；藉由針對該陣列之其他設計參數中之變化模型化該陣列之半導體器件中之該等結構之該量測來判定各預期設計參數之該諧振窗之一穩健性，以識別各預期設計參數之該諧振窗之該穩健性，其中各預期設計參數之該諧振窗之該穩健性包含該陣列之該等其他設計參數中之該等變化，其中來自該等結構之該光譜回應不下降大於一第四臨限值； 基於該等預期設計參數、各預期設計參數之該諧振窗及各預期設計參數之該諧振窗之該穩健性來選擇該陣列之半導體器件之一或多個設計參數；及其中產生並儲存該陣列之半導體器件之該目標設計進一步使用該等所選擇之一或多個設計參數。
  5. 如請求項4之方法，其中該等預期設計參數包括臨界尺寸及厚度。
  6. 如請求項1之方法，其中該半導體器件包括具有多晶矽之一吸收頂層之一三維NAND快閃記憶體，且該待量測結構係一氧化物凹部高度。
  7. 一種用於具有待藉由量測而特性化之一結構之一半導體器件之量測目標，該結構係在由一光學臨界尺寸量測器件使用之光之波長之至少部分吸收之一層下方，該量測目標包括：該等半導體器件之一二維陣列，其包括在該層中之一陣列之孔，該陣列之孔具有在一第一方向上之一第一節距，及在不同於該第一方向之一第二方向上之一第二節距；在該二維陣列之半導體器件中之各半導體器件包括與該層中之一孔對準之該結構，其中該結構之一參數係在該陣列之半導體之該光學臨界尺寸量測期間量測；其中該層中之該二維陣列之孔之該第一節距及該第二節距經組態以使得來自該第一節距及該第二節距之標稱之變化並未減少來自該等結構之一光譜回應大於一臨限值，並自該等結構產生一光譜回應，該光譜回應係比該光學臨界尺寸量測器件之一系統雜訊位準大至少10倍，且比由具有一相同參數之結構產生且正下伏於具有在該第一方向上之任何其他節距及在該第二方向上之任何其他節距之一二維陣列之孔之一光譜回應大至少10 倍。
  8. 如請求項7之量測目標，其中該第一節距及該第二節距係相同的。
  9. 如請求項7之量測目標，其中該層中之該二維陣列之孔之該第一節距及該第二節距係藉由以下來設計：獲得半導體器件之一程序窗及設計規則；基於該程序窗及設計規則，藉由模型化該陣列之不同節距之該陣列之半導體器件中之該等結構之該量測來判定該陣列之半導體器件之預期節距，以識別自該等結構產生該光譜回應之節距，該光譜回應係比該光學臨界尺寸量測器件之該系統雜訊位準大至少10倍；藉由針對該陣列之該等預期節距之變化模型化該陣列之半導體器件中之該等結構之該量測來判定各預期節距之一諧振窗以識別各預期節距之該諧振窗，其中各預期節距之該諧振窗包含該陣列之該等預期節距之該等變化，其中來自該等結構之該光譜回應不下降大於一第一臨限值；藉由針對除該陣列之節距外之該陣列之半導體器件之設計參數中之變化模型化該陣列之半導體器件中之該等結構之該量測來判定各預期節距之該諧振窗之一穩健性，以識別各預期節距之該諧振窗之該穩健性，其中各預期節距之該諧振窗之該穩健性包含該陣列之該等設計參數中之該等變化，其中來自該等結構之該光譜回應不下降大於一第二臨限值；基於該等預期節距、各預期節距之該諧振窗及各預期節距之該諧振窗之該穩健性而選擇在該量測目標中之該陣列之半導體器件之一或多個節距；使用經選擇之該一或多個節距來產生並儲存該量測目標中之 該陣列之半導體器件之一目標設計；及基於該目標設計來製造該量測目標。
  10. 如請求項9之量測目標，其中該陣列之半導體器件中之各半導體器件係藉由以下來設計：藉由針對該陣列之不同設計參數模型化該陣列之半導體器件中之該等結構之該量測來判定該陣列之半導體器件之除節距外之預期設計參數以識別設計參數，該等設計參數當與該等預期節距組合時，自該等結構產生該光譜回應，該光譜回應係比該光學臨界尺寸量測器件之該系統雜訊位準大至少10倍；藉由針對該陣列之該等預期設計參數之變化模型化該陣列之半導體器件中之該等結構之該量測來判定各預期設計參數之一諧振窗以識別各預期設計參數之該諧振窗，其中各預期設計參數之該諧振窗包含該等預期設計參數之該等變化，其中來自該等結構之該光譜回應不下降大於一第三臨限值；藉由針對該陣列之其他設計參數中之變化模型化該陣列之半導體器件中之該等結構之該量測來判定各預期設計參數之該諧振窗之一穩健性，以識別各預期設計參數之該諧振窗之該穩健性，其中各預期設計參數之該諧振窗之該穩健性包含該陣列之該等其他設計參數中之該等變化，其中來自該等結構之該光譜回應不下降大於一第四臨限值；基於該等預期設計參數、各預期設計參數之該諧振窗及各預期設計參數之該諧振窗之該穩健性而選擇該陣列之半導體器件之一或多個設計參數；及其中產生並儲存該量測目標中之該陣列之半導體器件之該目標設計進一步使用該所選擇之一或多個設計參數。
  11. 如請求項7之量測目標，其中該陣列之半導體器件包括三維 NAND快閃記憶體，該層係多晶矽，且該待量測之下伏結構之該參數係一氧化物凹部高度。
TW105123315A 2015-07-24 2016-07-22 光學臨界尺寸目標設計 TWI616639B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/809,061 2015-07-24
US14/809,061 US9824176B2 (en) 2015-07-24 2015-07-24 Optical critical dimension target design

Publications (2)

Publication Number Publication Date
TW201708787A TW201708787A (zh) 2017-03-01
TWI616639B true TWI616639B (zh) 2018-03-01

Family

ID=56616000

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105123315A TWI616639B (zh) 2015-07-24 2016-07-22 光學臨界尺寸目標設計

Country Status (3)

Country Link
US (1) US9824176B2 (zh)
TW (1) TWI616639B (zh)
WO (1) WO2017019251A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9824176B2 (en) 2015-07-24 2017-11-21 Nanometrics Incorporated Optical critical dimension target design
US10690602B2 (en) 2017-02-17 2020-06-23 Kla-Tencor Corporation Methods and systems for measurement of thick films and high aspect ratio structures
TWI716684B (zh) * 2018-05-09 2021-01-21 華邦電子股份有限公司 臨界尺寸量測方法及用於量測臨界尺寸的影像處理裝置
CN112462571B (zh) * 2020-12-04 2023-05-23 深圳清华大学研究院 周期性图形阵列提取方法、计算机装置及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080072207A1 (en) * 2006-06-29 2008-03-20 Gaurav Verma Computer-implemented methods and systems for determining different process windows for a wafer printing process for different reticle designs
US20110231167A1 (en) * 2010-03-18 2011-09-22 Asml Netherlands B.V. Inspection Apparatus and Associated Method and Monitoring and Control System
US8126694B2 (en) * 2008-05-02 2012-02-28 Nanometrics Incorporated Modeling conductive patterns using an effective model
US20130222795A1 (en) * 2012-02-24 2013-08-29 Kla-Tencor Corporation Optical Metrology Using Targets With Field Enhancement Elements
US8832611B2 (en) * 2011-09-23 2014-09-09 Kla-Tencor Corp. Process aware metrology

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8214771B2 (en) * 2009-01-08 2012-07-03 Kla-Tencor Corporation Scatterometry metrology target design optimization
KR102246286B1 (ko) 2013-12-30 2021-04-30 에이에스엠엘 네델란즈 비.브이. 메트롤로지 타겟의 디자인을 위한 방법 및 장치
US9824176B2 (en) 2015-07-24 2017-11-21 Nanometrics Incorporated Optical critical dimension target design

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080072207A1 (en) * 2006-06-29 2008-03-20 Gaurav Verma Computer-implemented methods and systems for determining different process windows for a wafer printing process for different reticle designs
US8126694B2 (en) * 2008-05-02 2012-02-28 Nanometrics Incorporated Modeling conductive patterns using an effective model
US20110231167A1 (en) * 2010-03-18 2011-09-22 Asml Netherlands B.V. Inspection Apparatus and Associated Method and Monitoring and Control System
US8832611B2 (en) * 2011-09-23 2014-09-09 Kla-Tencor Corp. Process aware metrology
US20130222795A1 (en) * 2012-02-24 2013-08-29 Kla-Tencor Corporation Optical Metrology Using Targets With Field Enhancement Elements

Also Published As

Publication number Publication date
WO2017019251A1 (en) 2017-02-02
US9824176B2 (en) 2017-11-21
TW201708787A (zh) 2017-03-01
US20170024509A1 (en) 2017-01-26

Similar Documents

Publication Publication Date Title
TWI616639B (zh) 光學臨界尺寸目標設計
JP7250705B2 (ja) Ｘ線スキャトロメトリでの深層構造のプロセスモニタリング
JP7052024B2 (ja) 非対称構造の検出及び寸法計測
TWI603052B (zh) 產生最佳化量測配方之方法、系統及電腦可讀媒體
US10769320B2 (en) Integrated use of model-based metrology and a process model
JP5959648B2 (ja) プロセス認識メトロロジー
TWI706127B (zh) 計量系統、自動可量測性排名工具、以及計量方法
JP5021156B2 (ja) 光学的測定に使用する仮想プロファイルの選択方法、システム及び仮想プロファイルを選択するコンピュータ実行可能なコードを有する記録媒体
TWI709726B (zh) 特性化作為一半導體樣本之一測試樣本的方法及設備
TW201350783A (zh) 基於跨於一晶圓之參數變化之量測模型最佳化
KR20160011654A (ko) 파라미터 추적을 위한 계측 시스템 최적화
JP2008020453A (ja) 光計測を用いて検査される構造の特徴を表すプロファイルモデルの評価
TWI581350B (zh) 用於底部關鍵尺寸（ｂｃｄ）及深度度量衡之穿孔特徵化
TWI441271B (zh) 量測矽通孔結構之系統、方法與電腦可讀取記錄媒體
TWI805876B (zh) 用於大量生產程序監視之寬鬆耦合檢查及計量系統
US9612108B2 (en) Measurement apparatus and measurement method
TWI405947B (zh) 產生用於測量在一樣本上之一週期圖案之該樣本之一模型之方法及包括經調適以執行該方法之電腦可實行指令之電腦可讀取儲存媒體
JP7463551B2 (ja) トレンチの光測定用ターゲット
JP5548151B2 (ja) パターン形状検査方法及びその装置
US7248669B2 (en) Method for analyzing membrane structure and apparatus therefor
Duran et al. Infrared reflectometry for metrology of trenches in power devices
JP6086050B2 (ja) ウエーハの評価方法
TWI820680B (zh) 用於模型化邏輯結構之有效單元近似的方法和裝置
TWI462048B (zh) 建立蝕刻側寫資料庫的方法
Huang et al. Detection of lateral CD shift with scatterometry on grating structures in production layout

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees