TWI611298B - 週邊通訊 - Google Patents

週邊通訊 Download PDF

Info

Publication number
TWI611298B
TWI611298B TW101146608A TW101146608A TWI611298B TW I611298 B TWI611298 B TW I611298B TW 101146608 A TW101146608 A TW 101146608A TW 101146608 A TW101146608 A TW 101146608A TW I611298 B TWI611298 B TW I611298B
Authority
TW
Taiwan
Prior art keywords
task
peripheral
event
register
programmable
Prior art date
Application number
TW101146608A
Other languages
English (en)
Other versions
TW201327188A (zh
Inventor
朱奈德 伊拉希
茱兒 歐萊 茹斯登
萊塞 奧爾森
拉爾斯 珊戴爾
Original Assignee
北歐半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 北歐半導體公司 filed Critical 北歐半導體公司
Publication of TW201327188A publication Critical patent/TW201327188A/zh
Application granted granted Critical
Publication of TWI611298B publication Critical patent/TWI611298B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G06F13/287—Multiplexed DMA
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Microcomputers (AREA)
  • Logic Circuits (AREA)
  • Multi Processors (AREA)
  • Information Transfer Systems (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

一種週邊通訊系統包括一處理器；複數個週邊，連接該處理器；以及一可程式化週邊互連件，連接每一週邊。至少一該週邊是事件產生的，係設以發出一事件給該可程式化週邊互連件。至少一該週邊是任務接收的，係設以執行一任務以回應來自該可程式化週邊互連件的一任務信號。所述任務接收的週邊包含一任務暫存器、可由該處理器尋址的、關連該任務的，以及係設以因應該任務暫存器的內容改變而執行該任務。該可程式化週邊互連件係設以存取一記憶體，其中一第一週邊的一事件及一第二週邊的一任務間的一映對可被儲存，該映對包含(i)該第一週邊的該事件的一識別，以及(ii)關連該任務的一任務暫存器的該位址。該可程式化週邊互連件係設以使，如果一第一週邊的一事件及一第二週邊的一任務間的一映對儲存在一記憶體，該互連件將因應來自該第一週邊的該事件的一信號以藉由發送一任務信號給該第二週邊而提供一通道。

Description

週邊通訊
本發明關於一種連接一處理器的週邊裝置之間的通訊。
微控制器系統通常包含一些週邊(peripherals)，其與一中央處理單元(CPU)有所區別，但是週邊通常透過一匯流排連接到中央處理單元。這些週邊可位在如該處理器(例如，一晶片上系統)或相同多晶片模組的範圍內或套裝系統的同一整合電路上。或者，週邊可位在一主處理器的晶片外，例如不同的組件。週邊的例子包含一計時器、一密碼加密引擎、一串列介面(UART)、及一嵌入式無線電收發機。
在一簡單架構中，該處理器直接與每一週邊通訊。一週邊是經由該處理器與另一個週邊完成通訊，例如，使用中斷。然而，該機制可能是緩慢的且可能引發數個無法預期的時序，因為在轉送一個訊息之前，該處理器可能必須從一低耗電(休眠)狀態醒來或是必須完成一現行操作。如果該處理器在一休眠狀態，從一週邊到另一個週邊裝置的通訊也可能由於喚醒該處理器而導致顯著的能量耗損。
致能使一週邊直接與另一個週邊通訊已經被嘗試用來改善這些缺點。例如，一互連裝置可支援一些通道，每一個通道能由一處理器來設置以接收來自一信號產生週邊的 信號(例如，使用一多工器)及直接發送信號給數個被選擇的信號接收週邊。
然而，發明人實現了改善上述這樣的嘗試。
因此，本發明的首要目的在於提供一種週邊通訊系統，包括：一處理器；複數個週邊，連接該處理器；以及一可程式化週邊互連件，連接每一週邊，其中：至少一該週邊是事件產生的，係設以發出一事件給該可程式化週邊互連件；至少一該週邊是任務接收的，係設以執行一任務以回應來自該可程式化週邊互連件的一任務信號；所述任務接收的週邊包含一任務暫存器，該任務暫存器是可由該處理器尋址的，是關於該任務的，並且是設以因應該任務暫存器的內容改變而執行該任務；該可程式化週邊互連件係設以存取一記憶體，其中一第一週邊的一事件及一第二週邊的一任務間的一映對可被儲存，該映對包含(i)該第一週邊的該事件的一識別，以及(ii)關連該任務的一任務暫存器的該位址；以及該可程式化週邊互連件係設以使，如果一第一週邊的一事件及一第二週邊的一任務間的一映對儲存在一記憶 體，該互連件將因應來自該第一週邊的該事件的一信號以藉由發送一任務信號給該第二週邊而提供一通道。
本發明的第二個目的在於提供一種可程式化週邊互連件，該互連件係設以連接複數個週邊的每一個的可程式化週邊互連件，其中：至少一該週邊是事件產生的，係設以發出一事件給該可程式化週邊互連件；至少一該週邊是任務接收的，係設以執行一任務以回應來自該可程式化週邊互連件的一任務信號；所述任務接收的週邊包含一任務暫存器、可由該處理器尋址的、關連該任務的，以及係設以因應該任務暫存器的內容改變而執行該任務；該可程式化週邊互連件係設以存取一記憶體，其中一第一週邊的一事件及一第二週邊的一任務間的一映對可被儲存，該映對包含(i)該第一週邊的該事件的一識別，以及(ii)關連該任務的一任務暫存器的該位址；以及該可程式化週邊互連件係設以使，如果一第一週邊的一事件及一第二週邊的一任務間的一映對儲存在一記憶體，該互連件將因應來自該第一週邊的該事件的一信號以藉由發送一任務信號給該第二週邊而提供一通道。
本發明的第三個目的在於提供一種在一如上文所載之週邊通訊系統中設置一第一週邊的一事件及一第二週邊的一任務間的一連接的方法，其包括儲存一映對在記憶體包 含(i)該第一週邊的該事件的一識別，以及(ii)關連該第二週邊的該任務的一任務暫存器的該位址。
那些本領域的技術人員將會看到，遵照本發明，在不需要包含該處理器的情況下，一可程式化週邊互連件(PPI)允許一週邊的一事件信號觸發另一週邊的一任務。透過允許該處理器仍維持在一休眠模式及週邊之間彼此直接通訊，這可實質地節省電力。它也能使週邊之間的通訊更加快速。重要的是，一PPI使用了一任務接收週邊的一暫存器的位址去定義一個通道至該週邊裝置以將本發明具體化。任務接收因此，本發明的實施例允許執行於該處理器上的韌體簡易且便利地藉由使用該任務接收週邊的已知的暫存器位址來建立一通道，而不需要為了配置一個通道而送出未知週邊的與任務的識別碼做為控制信號至該互連件裝置。任務接收
當同一暫存器位址能被使用在由該處理器(例如，經由寫入至相關的任務暫存器)直接存取任務接收的週邊，以及也由映對該任務暫存器位址到一事件以在該PPI上配置一通道時，這樣的安排能提供該處理器韌體程式設計師相當大額外的便利。此可避免程式設計師在同一任務上必須參考及使用二不同命名系統。
產品體現本發明的製造業者透過從未使用的位址區段分配位址給關於該週邊的一個或以上暫存器而能輕易地重新設計以簡單的新增另一週邊。同樣地，在不必重新編號不同產品類型間的一週邊索引系統下，週邊可輕易地從一 系統中被移除。透過對多種版本之間的PPI持續定址能有助於不同系統版本之間的韌體互通性。該事件產生週邊可包含一事件暫存器，其係可由該處理器尋址的、關連該事件的。當在一整合電路上該事件暫存器可位於緊靠關連該週邊的邏輯時，這是不必要的且它可處在與該週邊其他組件有某些距離；對該任務暫存器同樣是適用的。該暫存器可包含任何適合的記憶體架構。
該事件暫存器及該事件間的關連可以使該系統為設以回應該事件暫存器內容的改變，如果該週邊已發出該事件。這樣一事件暫存器可被該處理器寫入以模擬來自該週邊發佈的一事件。例如，當發出一事件時，該週邊可改變該事件暫存器自己的內容；例如，每當它發出一事件時，可寫入一位元“1”到該事件暫存器。
在某些較佳實施例中，上述該映對中該第一週邊的該事件的識別係關連該事件的一事件暫存器的該位址。如此，在該映對中使用暫存器位址的好處也延伸到該事件暫存器，且一通道可由儲存二暫存器位址在記憶體而簡單設置。執行於該處理器上之韌體可經由一功能呼叫而這樣做或可直接寫入該位址到儲存該映對的該記憶體。然而，這是不必要的且該第一週邊的該事件的該識別可包含一週邊識別碼及一事件或信號線路識別碼，無關存在或不存在的任何關連事件暫存器的該位址。
該週邊互連件在它能被程式設計或設置以定義週邊使用一或以上映對間的連接的這個意義上係可程式化的。該 PPI不一定需要包含用以執行軟體命令的一處理單元，雖然它可能這樣做。
該週邊不限於任何特定類型，且可包含如一計時器、一UART、一電壓比較器、一加密引擎、一類比到數位轉換器(ADC)、一數位到類比轉換器(DAC)、一無線電發射機、一無線電接收機等。如本領域技術人員所熟知的，一事件可因應任何輸入、狀態改變、滿足一標準等等而由一週邊發出。該任務可以是由該週邊可執行的任何功能或操作，例如通過一接口發送數據。
針對每一個事件以及任務，該PPI可以透過各自的線路以連接到該些週邊，藉此，該事件與任務訊號可被發送；即，每一事件或任務便有一線路。該信號可以是一脈衝或編碼值。輸入線路可連接至該PPI內的一個或多個多工器；例如，每一通道便有一多工器。輸出線路則可從該PPI內的一個或多個解多工器離開；例如，每一通道便有一解多工器。該PPI可根據儲存在記憶體的一映對以設定或控制一通道的一多工器及一解多工器。
在某些可替代的實施例中，該PPI可經一匯流排存取週邊的該任務暫存器或事件暫存器、或兩者，例如，在一位址匯流排上使用記憶體映對輸入/輸出(MMIO)。該PPI可因此藉由該相關事件暫存器內容的改變而接收一事件信號及/或可藉由改變該相關任務暫存器內容而發送一任務信號。該PPI可連接到該處理器連接的一匯流排(例如，一系統匯流排可包含一位址匯流排、資料匯流排及控制匯流 排)。同一匯流排可將該週邊連接到該處理器。該PPI可透過間隔上讀取該事件暫存器以偵測一事件暫存器內容的改變；例如，定期檢視；或透過接收來自該事件產生週邊的一中斷。在接收一中斷上，該PPI可接著讀取一對應事件暫存器的內容。
一事件暫存器或任務暫存器可包含一單一位元(即，用以發出一旗標或位元信號)，或它可包含複數個位元，例如，8、16、或32位元。
該記憶體映對可採取任何適合形式。在某些實施例中，一事件暫存器的該位址及一任務暫存器的該位址、或是指向這些暫存器的指標，係如同相關登錄被儲存到一陣列、表或資料庫。例如，該PPI可維持具有一些列的一列表，每一列對應一不同通道，及用以識別一事件暫存器的該第一行及用以識別一任務暫存器的該第二行的兩個行。可理解的是，如此一陣列或列表可以是一邏輯概念且在記憶體中不一定需要限於任何特定物理位置的資料。該PPI可包含用以儲存任務暫存器位址的一第一暫存器組合及用以儲存事件暫存器位址的一第二暫存器組合。在每一組合中暫存器可以有相同數目。該第一組合的一暫存器可控制一多工器，其連接該第二組合中由一對應暫存器控制的一解多工器，從而定義一通道。
該記憶體可與該PPI是分開的，例如，在矽的一單獨區域或在不同晶片上，但較佳地是該PPI的一整合要件，其能降低存取時間。該記憶體可以是揮發(例如，RAM)或非揮 發(例如，EEPROM或flash)的。該映對較佳地儲存在一個或多個較佳地可由該處理器尋址的暫存器。由該PPI提供的每一通道可具有一關連事件端點暫存器及一關連任務端點暫存器，其可適合各自儲存一週邊事件暫存器的一位址及一週邊任務暫存器的一位址。某些該通道可使用這些暫存器以儲存其他類型的事件及/或任務識別碼。
該映對或多個映對可由該PPI或該處理器、或由兩者寫入到該記憶體。該處理器可透過命令該PPI儲存適當的映對以間接建立週邊間的一通道。該PPI較佳地包含、或能存取一個或以上查詢表，為了決定對應其暫存器位址的一特定事件線路或任務線路(或事件埠或任務埠)，該查詢表能被用來查詢來自一映對的一暫存器位址。它可接著選擇用在一通道的該線路或埠來當作輸入或輸出(例如，透過適當控制一多工器或解多工器)。該查詢表可使用任何適當的形式呈現，且不一定需要實施為記憶體中的一物理列表。
該PPI可支援任何數目的通道；例如，1、8、16、32或更多。一通道可以是一事件輸入埠或線路到該PPI及來自該PPI的一任務輸出埠或線路之間的任何物理的(例如，電性的)或邏輯的連接。一通道可連結一個或多個輸入到一個或多個輸出(例如，使用邏輯閘以定義沿著該通道路徑的分支或岔路)。
該PPI較佳地包含用以允許一通道被致能及/或禁能的一機構。該PPI可包含一位元欄位暫存器，具有關連每一通 道的一位元，且該位元欄位暫存器是被配置以便若在該位元欄位暫存器內關連於一通道的位元被設予一預設值(例如，一個二進位的1)時，可以使該通道被致能。
在某些較佳實施例中，該PPI包含一機構以共同致能或禁能一個或多個通道的一群組。該PPI可包含一個或多個暫存器或記憶體區域，每一個能夠儲存用以定義一各自群組通道的複數個通道識別碼。這樣一群組暫存器可以例如是每一位元位置對應一個不同通道的一位元欄位；一個二進位的1在該位元位置可包含其通道，而一個二進位的0可排除其通道(反之亦然)。該系統可被配置以使該處理器的一單一命令或動作能引起一群組內的所有該通道被該PPI致能或禁能；例如，透過設定一個位元對應至該PPI上的一個群組致能位元欄位暫存器內的該適當群組。
該PPI可被配置以接收來自該處理器的一任務信號並且致能或禁能一特定群組通道以作回應。該PPI可包含每一群組的一輸入致能群組任務信號線路及一輸入禁能群組任務信號線路。特別有利地，該PPI可以使被配置或可以被程式化(例如，透過該處理器)以使一群組通道能因應該PPI接收來自一週邊的一事件信號而被致能或禁能。每一群組致能及禁能任務可具有一關連暫存器位址，並且是可如週邊任務般地使用該PPI中的映對來加以配置。
因應一週邊事件而配置以使該PPI致能或禁能一通道或一群組通道之能力係允許非常彈性的配置方式。它能被使用來避免任務之間的衝突。例如，該PPI可首先映對一計 時器事件為一任務以禁能一無線電接收機(例如，在一週期時間之後關閉該無線電以節省電力)。該PPI再者可從該無線電接收機映對一“禁能”事件為一任務以致能該無線電(例如，當它開始接收無線電資料時，自動打開該無線電)。然而，一個問題可能出現，那就是當它仍然在接收無線電資料時，該計時器可關閉該無線電。透過額外具有來自該無線電接收機的該“禁能”事件及該PPI上的一禁能群組任務之間的一第三映對，其間該群組包含該通道實現該第一映對，此衝突可以避免。(當然，該通道群組應隨後在一適當時間被重新致能)。
該週邊通訊系統通常將是一龐大系統的某部分，其中該處理器執行控制任務。例如，體現本發明的一週邊通訊系統可形成一無線電收發機的部分，如一晶片上一無線電。
一事件產生週邊可具有一個以上事件暫存器。同樣地，一任務接收週邊可具有一個以上任務暫存器。
該PPI可以被配置來回應一事件信號，其是透過發送至少兩個任務信號，可能發送到不同的任務接收週邊。在某些實施例中，這可透過儲存多個映對來實現，每一個映對該關連事件暫存器到一個不同的該關連任務暫存器。在其它實施例中，它可藉由儲存一同映對於三個或以上關連暫存器的一映對來完成；例如，記憶體中列表具有三個以上的列。較佳地，該PPI能同時發送多個任務信號(例如，在一單一時間計算週期範圍內)。
同樣地，該PPI能夠映對複數個事件暫存器至一個單一任務暫存器。同樣，此可透過多個映對的方式、或透過關於三個或以上暫存器的一單一映對。
在某些實施例中，當或只當關於二個或以上事件任務的標準達到時，該PPI可包含發送一任務信號的邏輯；例如，一旦下一次兩事件信號被接收時。
該第一及第二週邊將通常是不同週邊，雖然它們可以是相同的。設置該系統以使由一週邊產生的一事件在相同週邊上動作，該PPI可儲存屬於相同週邊的一關連事件暫存器及一關連任務暫存器之間的一映對。然而，本發明人體認到，儘管經過該PPI路由的事件比當包含該處理器時更有效率，該PPI仍然需要些時間取得通道事件信號。因此，在一組實施例中，該系統能配置為，用在至少一該週邊，從該週邊發送的一事件信號如一任務信號在沒有通過該PPI的情況下被相同週邊所接收。這是可以實現的，例如，透過一物理或邏輯開關連接該週邊引導的一事件線路為引導朝向該週邊的一任務線路。此開關可安排依據一暫存器的一數值而關閉或打開；例如，一暫存器中一單一位元。此暫存器可由該處理器或該PPI來寫入。
此想法相信在它自己的權利中是新穎及創造的，且因此，從本發明的更進一步方面，本發明提供一週邊通訊系統包含：一處理器；複數個週邊，連接該處理器；以及 一可程式化週邊互連件，連接每一週邊，其中：至少一該週邊是事件產生的且能發出一事件給該可程式化週邊互連件；至少一該週邊是任務接收的且能接收該可程式化週邊互連件的一任務信號及因應接收的該任務信號而執行一任務；該可程式化週邊互連件可設以因應接收來自一事件產生週邊的一事件信號而發送一任務信號給一任務接收週邊；以及至少一該週邊係皆為事件產生及任務接收的，以及該系統能設以使在沒有該週邊接收來自該處理器或可程式化週邊互連件的一任務信號下，該週邊將直接因應該週邊產生的一事件而執行一任務。
從本發明的另一方面，本發明提供一種使用在一系統的週邊通訊方法，該系統包括：一處理器；複數個週邊，連接該處理器；以及一可程式化週邊互連件，連接每一週邊，該方法包含：一該週邊發出一事件給該可程式化週邊互連件，該可程式化週邊互連件發送一任務給一任務接收週邊作為回應，以及該任務接收週邊接收該任務信號及執行一任務作為回應；以及 在沒有來自該處理器或可程式化週邊互連件的一任務信號下，一該週邊產生一事件信號且直接因應該事件信號而執行一任務。
可以看出該系統提出用在至少一週邊的一捷徑機構，藉以當該週邊係設以回應它自己的事件信號時，能略過與該PPI的通訊。設置該PPI以建立週邊的通道可由該處理器來進行，如先前所描述的。該系統的設置以使該週邊直接回應它自己的事件信號可由該PPI或該處理器來執行；例如，由該處理器發佈一個以上的命令，或由該處理器執行一個或以上暫存器的存取。以類似的方式，該設置可被改變以使該週邊將直接因應該週邊產生的一事件而不再執行一任務。
該系統可包含從該週邊引導一事件路徑或線路朝向該PPI及從該PPI引導一任務路徑或線路進入該週邊之間的一捷徑。此捷徑可以是包含一開關以打開或關閉該路徑的一電性線路。該開關可以任何適合方式來實現。該開關可由一暫存器的一位元位置來控制，可由該處理器尋址的。此處該信號為脈衝，該捷徑與來自該PPI的該任務路徑兩者可以進入一邏輯OR閘，其輸出引導朝向該週邊。該捷徑可形成該週邊的某部分，或它可以是該系統的單獨要件。
任何與本發明的實施例或觀點有關連的特徵描述均可以是本觀點的可選擇功能。
在一示例系統中，該週邊是一計時器，其能夠接收一開始任務及透過從0開始計數來回應，且當該計數器溢位 時，也能夠發出一溢位事件。當該計數器溢位時，該處理器可被命令以設置該系統來使該計時器自動從0重新開始計數，而不是簡單停止計數。做到這點，它可命令該可程式化週邊互連件創建該計時器溢位事件及它開始任務之間的一通道。該PPI可確認該事件及任務屬於相同週邊，而不是創建如兩個不同週邊間的一通道，以及可致能一捷徑使該計時器因應其溢位事件的產生而執行其開始任務。或者，該處理器可致能該捷徑本身。在上述任何一種情況下，該通訊若經由該PPI或該處理器而被略過，則該計時器的重啟可以更快地發生(即，在幾個時鐘週期)。
此捷徑機構可被用來與先前描述以暫存器為基礎的通訊系統作組合，或任何適當的已知組合。
一週邊可具有一個或多個預定的(即，硬線)捷徑，其能由該處理器韌體簡單地致能或禁能。
或者，捷徑可被程式化。例如，該週邊可包含一多工器及/或解多工器。它可設以存取記憶體，其中該週邊的一事件暫存器位址及該週邊的一任務暫存器位址之間的一映對能被儲存。此記憶體可以是與該週邊分開的，但較佳地是屬於該週邊的某部分，以使該週邊加速讀取該映對。該映對或多個映對可以類似如上描述的該PPI且可以類似的方式被使用。
在此描述的實施例的一觀點的任何較佳或可選擇的特性可在任何適當的情況下被用在任何其他觀點或實施例 中。實施例可包含較佳的或可選擇的特性於任何適當的組合中。
圖1顯示一微處理器(MCU)2(例如，一整合電路或一多晶片模組)，其包含一中央處理單元(CPU)6、一主記憶體8、以及具有一邏輯區域12及一內部記憶體14的一PPI10。該CPU6及PPI10兩者皆連接至一匯流排16。
也連接該匯流排16的是五個示範週邊：一計時器18、一DAC20、一UART22、一硬體加密引擎24、以及一電壓比較器26。
或者，提供有一與該CPU匯流排分開設置且用以發出任務及事件信號的專用匯流排；例如，該匯流排16可以由至少兩個分開設置的匯流排構成。
該計時器18具有一輸出事件暫存器28、一溢位事件暫存器30及一輸入任務暫存器32。該DAC20具有二轉換完成事件暫存器36、38及二觸發任務暫存器40、42。該UART22具有一RX接收事件暫存器44、一TX完成事件暫存器46、一RX觸發任務暫存器48、及一TX觸發任務暫存器50。該硬體加密引擎24具有一加密完成事件暫存器52及一觸發任務暫存器54，而該電壓比較器26具有一單一比較器輸出事件暫存器56。某些該暫存器是單一位元暫存器，而其它能包含一多位元數值。當然，其他實施例可具有不同週邊，以及該週邊可具有任何數目的事件或任務暫存器。
該週邊暫存器共同使用該主記憶體8及該PPI記憶體14的一記憶體尋址空間，以使它們能被該PPI邏輯12及該CPU6任意使用記憶體映對I/O來存取。該UART週邊22具有用以實現捷徑的邏輯58及一關連記憶體區域60。
使用上，該CPU6可例如命令該PPI10創建一通道以連接該DAC20轉換完成事件之一到該UART22觸發任務，以使一DAC轉換完成之後該UART22傳送資料。接收此指令時，該PPI10在表中創建一新登錄且保持在其記憶體14中，其連結該DAC20轉換完成暫存器36的該位址及該UART22觸發任務暫存器48的該位址。
圖2顯示一邏輯資料架構，其可被儲存在該PPI的記憶體14中。它具有一些列，其每一列包含一映對碼、一事件暫存器位址及一任務暫存器位址。
該PPI邏輯12係設以定期地檢視在該表上所列的每個事件暫存器以判定該暫存器內的一數值何時改變。當一改變被偵測到時，該PPI邏輯12寫入該新數值到其被映對到該表中該特定事件暫存器的所有任務暫存器。
該PPI12邏輯12可選擇地設以於該事件暫存器中之該新數值執行某些程序及作為替代的寫入該程序的一結果給一個或多個任務暫存器。例如，如果該事件暫存器包含一多位元數值，該PPI邏輯12可設以遵照該記憶體14中的一映對以判定它是否高於先前數值及寫入一個位元到一單一位元任務暫存器。該PPI10可被該CPU6命令以要執行甚麼任 務(如果有的話)。這類的程序可在該映對表中被儲存為一另外列。
當該CPU6動作以關閉一通道時，它能直接了當地使儲存在該PPI的記憶體14中的表中的相關登錄被清除。它不需要直接命令該週邊(雖然在某些情況下，它當然也可這樣做)。
該UART22的該事件暫存器44、46及任務暫存器48、50能被包含在儲存於該PPI的記憶體14的映對中。然而，該UART22也具有在它擁有的事件暫存器44、46及它的任務暫存器48、50之間實現捷徑通道的能力，其略過該PPI邏輯12，且其因此還能動作得較快。該PP10能命令該UART22建立例如於其RX接收事件暫存器44及其TX觸發暫存器50間的一通道，以使其一接收完資料就開始傳送資料。
該UART22捷徑邏輯58(或該PPI10它自己)寫入該RX接收事件暫存器44及該TX觸發暫存器50的該地址如一對映對於UART記憶體60。此可以編排為相仿該PPI記憶體14的該映對(見圖2)。該UART22捷徑邏輯58接著檢視儲存在它記憶體60中的任何事件暫存器44、46的位址，且偵測到一改變時，以一相仿該PPI10的方式，寫入該連結任務暫存器48、50內的一數值。
圖3-6關於一可替代的實施例，其中該PPI控制器係連接使用每一事件或任務信號各自線路的該週邊，而不是使用如圖1的記憶體映對輸入/輸出。此第二實施例仍然共同使用與該第一實施例的許多共同操作原理。
圖3顯示m個週邊連接到該PPI。該PPI提供n個通道，每一個具有一關連事件端點暫存器(EEP)及任務端點暫存器(TEP)。這些暫存器的每一個能擁有該週邊之一的一暫存器的該位址。
圖4提供關連這些n通道之一的組件更多細節。該通道的每一個具有一相仿的元件組。該通道的EEP係連接關連該通道的一事件信號查找表，其交叉引用具有關於該PPI中一多工器(MUX)之該輸入之一的一內部事件線路識別碼的一組週邊事件暫存器位址。該PPI係設以使該MUX選擇關連包含在該EEP中的該位址的該輸入。
同樣地，該通道的TEP係連接關連該通道的一任務信號查找表，其交叉引用具有關於該PPI中一解多工器(DEMUX)之該輸出之一的一內部任務線路識別碼的一組週邊任務暫存器位址。該PPI係設以使該DEMUX選擇關連包含在該TEP中的該位址的該輸出。
二週邊A、B係連接該通道的MUX。週邊A能提供二事件信號AE0、AE1，每一個具有它自己進入該MUX的線路。週邊B能提供一單一事件信號BE0，其也具有進入該MUX的一線路。相仿線路將連接其它n-1通道的該多工器(未顯示)。
該通道的DEMUX係連接三個輸出線路，一個引導一任務輸入AT0到週邊A及二個引導不同任務輸入BT0、BT1到週邊B。
在該PPI的範圍內，來自該MUX的該輸出係連接通過一開關到該DEMUX的該輸入。該連接係於該開關關閉時而形 成，以使來自該MUX選擇該週邊之一的一事件信號(例如，一脈衝)係經過該DEMUX且之後到一選擇任務輸入的該週邊之一。該開關的狀態由一暫存器控制，由一CPU來寫入(未顯示)。
在某些可替代的排列中，一通道可具有多個解多工器，每一個連接該通道的MUX的該輸出。如此，一單一事件能被分岔以觸發複數個週邊任務。
圖5象徵性地顯示在該PPI內部的該機構，藉以致能或禁能各個通道，以及藉以致能或禁能群組的通道。每一通道i被當作從一EEP到一TEP(個別標示為Chi_EEP及Chi_TEP)的一路徑，且該路徑上具有一開關。一給定通道的該開關相當於圖4中位在該MUX及DEMUX間的該開關。
該位元欄位暫存器CHEN具有關連每一通道開關的一位元。一CPU(或該系統的其它元件)能透過寫入該適當位元到該CHEN暫存器以致能或禁能一通道。
m群組內的通道能透過設定對應該各自通道群組位元欄位暫存器CHG0到CHGm中所需通道的位元來被設置。每一群組具有一相關連的致能任務及一相關連的禁能任務。當被觸發時，這些任務致能或禁能屬於該群組的該通道。這些任務的每一個具有一相關連的任務暫存器CHG0EN-CHGmEN(致能)及CHG0DIS-CHGmDIS(禁能)，其能被使用來由一CPU寫入該暫存器而觸發該任務。此外，任何這些任務暫存器的一位址可被輸入到該PPI的一任務 端點暫存器(TEP)以創建它與來自一週邊的一事件信號間的一映對。
圖6象徵性地顯示關連用以連結該PPI及用以實現一捷徑特色的一特定週邊的連接。該捷徑要件將被描述如在該週邊的內部但它們可同樣地處於它的外部。
對於一特定任務n，該週邊接收來自該PPI沿著一任務信號能被發送的一輸入線路。該週邊也具有關連該任務的一任務暫存器(任務n)，如果一CPU上執行的韌體寫入一個二進位的1到該任務暫存器，其發送一信號以觸發一任務。當該PPI發送一任務信號時或當一信號通過該捷徑機構而被接收時，該任務暫存器的內容也能被更新。來自該PPI的該線路及該任務暫存器的該輸出可組合一邏輯OR閘及發送給該週邊的核心，其當一信號被接收到時完成該任務。該OR閘也能接收來自一第三來源的一信號：如下所描述的該捷徑開關。
當在一適當狀態時，該週邊核心能輸出一事件信號。此被發送到一事件暫存器(事件m)，它引起該暫存器的該內容改變以指示一事件已被發出。相同事件信號也被分開及發送給通到該捷徑開關的一第二OR閘及也到該PPI的一事件輸入線路。此OR閘也接收來自該事件暫存器的一輸入，如果韌體寫入一個二進位的1到該事件暫存器時，該事件暫存器會發送一信號以模擬該事件的發生。
該事件暫存器的狀態也能經一開關被發送到一中斷控制器IntC，其細節與本發明無關。
如同已經提到的，來自該第二OR閘的該輸入經一開關通到該第一OR閘的一輸入。關連該週邊的此開關由一位元欄位暫存器SHORTS的一關連位元k的該數值來控制。該暫存器SHORTS可以是該週邊的某部分或可以是位在該系統的其它地方。
一CPU或其它裝置(包含可能的該PPI)可使用此機構由寫入一“1”位元到SHORTS的該相關捷徑位置k以創建該週邊核心之該任務輸出及該核心該事件輸入間的一捷徑。在不需要通過該PPI創建一通道下，此導致信號可被直接按路線發送到該週邊的範圍內或相鄰該週邊，藉此減少時鐘週期及改善回應速度。在有其他任務映對到它的案例下，該事件信號也仍可被發送到該PPI。總結，一新穎週邊通訊系統已被描述，其具有超越先前已知系統的優點。
上述實施例僅係為了方便說明而舉例，本發明所主張之權利範圍自應以申請專利範圍所述為準，而非僅限於上述實施例。
2‧‧‧微控制器
6‧‧‧中央處理單元
8‧‧‧主記憶體
10‧‧‧可程式化週邊互連件
12‧‧‧邏輯區域
14‧‧‧內部記憶體
16‧‧‧匯流排
18‧‧‧計時器
20‧‧‧數位到類比轉換器
22‧‧‧串列介面
24‧‧‧硬體加密引擎
26‧‧‧電壓比較器
28‧‧‧輸出事件暫存器
30‧‧‧溢位事件暫存器
32‧‧‧輸入任務暫存器
36‧‧‧轉換完成事件暫存器
38‧‧‧轉換完成事件暫存器
40‧‧‧觸發任務暫存器
42‧‧‧觸發任務暫存器
44‧‧‧RX接收事件暫存器
46‧‧‧TX完成事件暫存器
48‧‧‧RX觸發任務暫存器
50‧‧‧TX觸發任務暫存器
52‧‧‧加密完成事件暫存器
54‧‧‧觸發任務暫存器
56‧‧‧單一比較器輸出事件暫存器
58‧‧‧邏輯
60‧‧‧記憶體區域
係舉例說明之本發明某些較佳實施例，現在將參考附圖來描述之，其中：圖1係顯示體現本發明的一第一系統要件之示意圖。
圖2係一表現儲存週邊暫存器間映對的一記憶體架構的表。
圖3係體現本發明的一第二系統的數個週邊連接到一PPI之示意圖。
圖4係在該PPI範圍內有關特定通道的元件之示意圖。
圖5係在該PPI範圍內該致能及禁能通道及群組的機構之示意圖。
圖6係顯示一週邊的週邊事件及任務暫存器、及該捷徑機構之示意圖。
2‧‧‧微控制器
6‧‧‧中央處理單元
8‧‧‧主記憶體
10‧‧‧可程式化週邊互連件
12‧‧‧邏輯區域
14‧‧‧內部記憶體
16‧‧‧匯流排
18‧‧‧計時器
20‧‧‧數位到類比轉換器
22‧‧‧串列介面
24‧‧‧硬體加密引擎
26‧‧‧電壓比較器
28‧‧‧輸出事件暫存器
30‧‧‧溢位事件暫存器
32‧‧‧輸入任務暫存器
36‧‧‧轉換完成事件暫存器
38‧‧‧轉換完成事件暫存器
40‧‧‧觸發任務暫存器
42‧‧‧觸發任務暫存器
44‧‧‧RX接收事件暫存器
46‧‧‧TX完成事件暫存器
48‧‧‧RX觸發任務暫存器
50‧‧‧TX觸發任務暫存器
52‧‧‧加密完成事件暫存器
54‧‧‧觸發任務暫存器
56‧‧‧單一比較器輸出事件暫存器
58‧‧‧邏輯
60‧‧‧記憶體區域

Claims (43)

  1. 一種週邊通訊系統，包括：一處理器；複數個週邊，連接該處理器；以及一可程式化週邊互連件，連接每一週邊，其中：至少一該週邊是事件產生的，係設以發出一事件給該可程式化週邊互連件；至少一該週邊是任務接收的，係設以執行一任務以回應來自該可程式化週邊互連件的一任務信號；所述任務接收的週邊包含一任務暫存器、可由該處理器尋址的、關連該任務的，以及係設以因應該任務暫存器的內容改變而執行該任務；該可程式化週邊互連件係設以存取一記憶體，其中一第一週邊的一事件及一第二週邊的一任務間的一映對可被儲存，該映對包含(i)該第一週邊的該事件的一識別，以及(ii)關連該任務的一任務暫存器的該位址；以及該可程式化週邊互連件係設以使，如果一第一週邊的一事件及一第二週邊的一任務間的一映對儲存在一記憶體，該互連件將因應來自該第一週邊的該事件的一信號以藉由發送一任務信號給該第二週邊而提供一通道。
  2. 如申請專利範圍第1項所述之週邊通訊系統，其中，該事件產生的週邊包含一事件暫存器、可由該處理器尋址的、關連該事件的，以及其中所述映對包含關連一事件的一事件暫存器的該位址。
  3. 如申請專利範圍第1或2項所述之週邊通訊系統，其中，該可程式化週邊互連件係透過每一事件及任務的各自線路連接該週邊。
  4. 如申請專利範圍第1或2項所述之週邊通訊系統，其中，該可程式化週邊互連件包含至少一多工器及至少一解多工器且係設以依照儲存在該記憶體的一映對以控制該多工器及解多工器。
  5. 如申請專利範圍第1或2項所述之週邊通訊系統，其中，該可程式化週邊互連件係設以透過偵測該週邊的一關連事件暫存器的內容改變以接收來自一週邊的一事件信號。
  6. 如申請專利範圍第1或2項所述之週邊通訊系統，其中，該可程式化週邊互連件係設以透過改變該週邊的一關連任務暫存器的內容以發送一任務信號給一週邊。
  7. 如專利範圍第1或2項所述之週邊通訊系統，其中，每一所述事件或任務信號係一電子脈衝。
  8. 如申請專利範圍第1或2項所述之週邊通訊系統，其中，該記憶體中之一映對可被儲存在包含可由該處理器尋址的一個或以上之暫存器。
  9. 如申請專利範圍第1或2項所述之週邊通訊系統，其中，該可程式化週邊互連件係設以存取一查找表以決定包含在一映對中對映一暫存器位址的一線路或埠。
  10. 如申請專利範圍第1或2項所述之週邊通訊系統，其中，該可程式化週邊互連件包含用以致能或禁能一通道的一機構。
  11. 如申請專利範圍第1或2項所述之週邊通訊系統，其中，該可程式化週邊互連件包含用以共同致能或禁能一群組的一或以上通道的一機構。
  12. 如申請專利範圍第11項所述之週邊通訊系統，其中，該可程式化週邊互連件包含一個或以上暫存器或記憶體區域，每一個能夠儲存用以定義一各自群組通道的複數個通道識別碼。
  13. 如申請專利範圍第11項所述之週邊通訊系統，係設以使該處理器的一單一指令或動作能使得一群組之所有該通道被該可程式化週邊互連件致能或禁能。
  14. 如申請專利範圍第11項所述之週邊通訊系統，其中，該可程式化週邊互連件包含，用在每一群組通道的，一各自輸入致能群組任務信號線路及一各自輸入禁能群組任務信號線路。
  15. 如申請專利範圍第11項所述之週邊通訊系統，其中，該可程式化週邊互連件能設以使一群組通道能因應該可程式化週邊互連件接收來自一週邊的一事件信號而被致能或禁能。
  16. 如申請專利範圍第11項所述之週邊通訊系統，其中，該可程式化週邊互連件包含關連致能或禁能一群組通道的該任務的一任務暫存器，以及其中該週邊互連件係設 以使，如果被儲存在記憶體的一映對包含一週邊的一事件的一識別及所述任務暫存器的該位址，該互連件將因應來自該週邊的該事件的一信號而致能或禁能該群組通道。
  17. 如申請專利範圍第1或2項所述之週邊通訊系統，係設以使，用在至少一該週邊的，在沒有通過該可程式化週邊互連件下，該週邊發送的一事件信號如一任務信號被相同週邊所接收。
  18. 一種可程式化週邊互連件，係設以連接複數個週邊的每一個，其中：至少一該週邊是事件產生的，係設以發出一事件給該可程式化週邊互連件；至少一該週邊是任務接收的，係設以執行一任務以回應來自該可程式化週邊互連件的一任務信號；所述任務接收的週邊包含一任務暫存器、可由該處理器尋址的、關連該任務的，以及係設以因應該任務暫存器的內容改變而執行該任務；該可程式化週邊互連件係設以存取一記憶體，其中一第一週邊的一事件及一第二週邊的一任務間的一映對可被儲存，該映對包含(i)該第一週邊的該事件的一識別，以及(ii)關連該任務的一任務暫存器的該位址；以及該可程式化週邊互連件係設以使，如果一第一週邊的一事件及一第二週邊的一任務間的一映對儲存在一記憶體，該互連件將發送一任務信號給該第二週邊以回應該事件的一信號。
  19. 如申請專利範圍第18項所述之可程式化週邊互連件，其中，該事件產生的週邊包含一事件暫存器、可由該處理器尋址的、關連該事件的，以及其中所述映對包含關連一事件的一事件暫存器的該位址。
  20. 如申請專利範圍第18或19項所述之可程式化週邊互連件，其中，該可程式化週邊互連件包含每一事件及任務各自的埠。
  21. 如申請專利範圍第18或19項所述之可程式化週邊互連件，包含至少一多工器及至少一解多工器，且係設以依照儲存在該記憶體的一映對以控制該多工器及解多工器。
  22. 如申請專利範圍第18或19項所述之可程式化週邊互連件，其中，所述發送的一週邊一任務信號包含該可程式化週邊互連件改變該週邊一關連任務暫存器的內容。
  23. 如申請專利範圍第18或19項所述之可程式化週邊互連件，其中，該可程式化週邊互連件係設以透過改變該週邊一關連任務暫存器的內容以發送一任務信號給一週邊。
  24. 如申請專利範圍第18或19項所述之可程式化週邊互連件，其中，該記憶體中之一映對可被儲存在一個或以上暫存器。
  25. 如申請專利範圍第18或19項所述之可程式化週邊互連件，係設以存取一查找表以決定包含在一映對中對應一暫存器位址的一線路或埠。
  26. 如申請專利範圍第18或19項所述之可程式化週邊互連件，其中，該可程式化週邊互連件包含用以致能或禁能一通道的一機構。
  27. 如申請專利範圍第18或19項所述之可程式化週邊互連件，包含用以共同致能或禁能一群組的一或以上通道的一機構。
  28. 如申請專利範圍第27項所述之可程式化週邊互連件，包含一個或以上暫存器或記憶體區域，每一個能夠儲存用以定義一各自群組通道的複數個通道識別碼。
  29. 如申請專利範圍第27項所述之可程式化週邊互連件，係設以因應一處理器的一單一指令及動作而致能或禁能一群組之所有該通道。
  30. 如申請專利範圍第27項所述之可程式化週邊互連件，包含，用在每一群組通道的，一各自輸入致能群組任務信號輸入埠及一各自輸入禁能群組任務信號輸入埠。
  31. 如申請專利範圍第27項所述之可程式化週邊互連件，包含用以設置該互連件的一機構，以使一群組通道能因應接收來自一週邊的一事件信號而被致能或禁能。
  32. 如申請專利範圍第27項所述之可程式化週邊互連件，包含關連致能或禁能一群組通道的該任務的一任務暫存器，以及設以使，如果被儲存在記憶體的一映對包含一週邊的一事件的一識別及所述任務暫存器的該位址，該互連件將因應來自該週邊的該事件的一信號而致能或禁能該群組通道。
  33. 一種方法，用以在如申請專利範圍第1或2項所述之一週邊通訊系統中設置一第一週邊的一事件及一第二週邊的一任務間的一連接，該方法包括儲存一映對在記憶體包含(i)該第一週邊的該事件的一識別，以及(ii)關連該第二週邊的該任務的一任務暫存器的該位址。
  34. 一種週邊通訊系統，包括：一處理器；複數個週邊，連接該處理器；以及一可程式化週邊互連件，連接每一週邊，其中：至少一該週邊是事件產生的且能發出一事件給該可程式化週邊互連件；至少一該週邊是任務接收的且能接收該可程式化週邊互連件的一任務信號及因應接收的該任務信號而執行一任務；該可程式化週邊互連件可設以因應接收來自一事件產生的週邊的一事件信號而發送一任務信號給一任務接收的週邊；以及至少一該週邊係皆為事件產生及任務接收的，以及該系統能設以使在沒有該週邊接收來自該處理器或可程式化週邊互連件的一任務信號下，該週邊將直接因應該週邊產生的一事件而執行一任務。
  35. 如申請專利範圍第34項所述之週邊通訊系統，其中，該處理器能使得該系統為設以使兼具事件產生及任務 接收的該週邊將直接因應該週邊產生的一事件而執行一任務。
  36. 如申請專利範圍第34或35項所述之週邊通訊系統，包含一事件路徑引導兼具事件產生及任務接收的該週邊朝向該可程式化週邊互連件及一任務路徑從該可程式化週邊互連件引導到兼具事件產生及任務接收的該週邊，該系統更包含該事件路徑及該任務路徑間的一捷徑。
  37. 如申請專利範圍第36項所述之週邊通訊系統，其中，該捷徑包含一開關。
  38. 如申請專利範圍第37項所述之週邊通訊系統，其係配置為使該開關根據一暫存器的一值而關閉或開啟。
  39. 如申請專利範圍第38項所述之週邊通訊系統，其中該暫存器藉由該處理器或該可程式化週邊互連件而可被寫入。
  40. 如申請專利範圍第34或35項所述之週邊通訊系統，其中，該事件產生及任務接收的週邊係設以存取一記憶體，其中該週邊的一事件及該週邊的一任務暫存器間的一映對可被儲存，且如果該事件及該任務間的一映對被儲存在記憶體，係更設以直接因應一事件而執行一任務。
  41. 如申請專利範圍第34項所述之週邊通訊系統，其中該等週邊裡的一週邊係配置為存取一記憶體，使該週邊的一事件暫存器位址與該周邊的一任務暫存器位址之間的一映射可被儲存，且其中該週邊係配置為當該記憶體儲存關聯於可由該周邊所產生的一事件的一事件暫存器位址與關 聯於可由該周邊所接收的一任務的一任務站存器位址之間的一映射時，該周邊係設定為直接因應該事件而執行該任務。
  42. 一種週邊通訊方法，係使用在一系統包括：一處理器；複數個週邊，連接該處理器；以及一可程式化週邊互連件，連接每一週邊，其中該方法包含：一該週邊發出一事件給該可程式化週邊互連件，該可程式化週邊互連件發送一任務給一任務接收的週邊作為回應，以及該任務接收的週邊接收該任務信號及執行一任務作為回應；以及在沒有來自該處理器或可程式化週邊互連件的一任務信號下，該等週邊裡的一兼具事件產生及任務接收的週邊產生一事件信號及直接因應該事件信號而執行一任務。
  43. 如申請專利範圍第42項所述之週邊通訊方法，更包含該兼具事件產生及任務接收的週邊經由一捷徑傳送該事件信號，該捷徑位於從引導該周邊朝向該可程式化週邊互連件的一事件路徑與從該可程式化週邊互連件引導到該週邊的一任務路徑之間。
TW101146608A 2011-12-12 2012-12-11 週邊通訊 TWI611298B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB1121292.5A GB2497528B (en) 2011-12-12 2011-12-12 Peripheral communication
??1121292.5 2011-12-12

Publications (2)

Publication Number Publication Date
TW201327188A TW201327188A (zh) 2013-07-01
TWI611298B true TWI611298B (zh) 2018-01-11

Family

ID=45560287

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101146608A TWI611298B (zh) 2011-12-12 2012-12-11 週邊通訊

Country Status (8)

Country Link
US (1) US9087051B2 (zh)
EP (1) EP2754056B1 (zh)
JP (1) JP5786100B2 (zh)
KR (1) KR101439873B1 (zh)
CN (1) CN103959268B (zh)
GB (1) GB2497528B (zh)
TW (1) TWI611298B (zh)
WO (1) WO2013088121A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9996145B2 (en) * 2013-11-18 2018-06-12 Nxp B.V. Shared interrupt multi-core architecture for low power applications
US9612893B2 (en) 2015-05-11 2017-04-04 Silicon Laboratories Inc. Peripheral watchdog timer
US10591892B2 (en) * 2015-06-05 2020-03-17 Renesas Electronics America Inc. Configurable mapping of timer channels to protection groups
US10095891B2 (en) * 2015-06-08 2018-10-09 Nuvoton Technology Corporation Secure access to peripheral devices over a bus
GB2540341B (en) 2015-06-16 2019-06-26 Nordic Semiconductor Asa Event generating unit
GB2539455A (en) * 2015-06-16 2016-12-21 Nordic Semiconductor Asa Memory watch unit
GB2539459A (en) 2015-06-16 2016-12-21 Nordic Semiconductor Asa Waveform generation
CN104950775A (zh) * 2015-06-29 2015-09-30 小米科技有限责任公司 唤醒主mcu微控制单元的电路、方法及装置
US10176094B2 (en) * 2015-06-30 2019-01-08 Renesas Electronics America Inc. Common MCU self-identification information
US10466977B2 (en) 2015-10-11 2019-11-05 Renesas Electronics America Inc. Data driven embedded application building and configuration
GB201801572D0 (en) 2018-01-31 2018-03-14 Nordic Semiconductor Asa Inter-processor communication
GB201806465D0 (en) 2018-04-20 2018-06-06 Nordic Semiconductor Asa Memory-access controll
GB201807257D0 (en) 2018-05-02 2018-06-13 Nordic Semiconductor Asa Cryptographic key distribution
GB201810663D0 (en) 2018-06-28 2018-08-15 Nordic Semiconductor Asa Peripheral Power Domains
GB201810662D0 (en) 2018-06-28 2018-08-15 Nordic Semiconductor Asa Peripheral Access On A Secure-Aware Bus System
GB201810659D0 (en) 2018-06-28 2018-08-15 Nordic Semiconductor Asa Secure-Aware Bus System
GB201810653D0 (en) * 2018-06-28 2018-08-15 Nordic Semiconductor Asa Secure peripheral interconnect
GB201912169D0 (en) 2019-08-23 2019-10-09 Nordic Semiconductor Asa Radio apparatus for communicating digital audio streams
GB202003404D0 (en) 2020-03-09 2020-04-22 Nordic Semiconductor Asa Radio transmitter apparatus with cryptographic engine
GB2601735A (en) 2020-12-01 2022-06-15 Nordic Semiconductor Asa Peripheral interconnect controller
CN115037568B (zh) * 2022-05-16 2024-05-07 中国人民解放军海军工程大学 基于io映射的工业总线传输方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0811922A1 (en) * 1996-06-05 1997-12-10 International Computers Limited Peripheral device control
WO2002054212A2 (en) * 2000-12-29 2002-07-11 Intel Corporation Computer peripheral device that remains operable when central processor operations are suspended
US7562162B2 (en) * 2007-04-25 2009-07-14 At&T Intellectual Property I, L.P. Systems and methods for distributed computing utilizing a smart memory apparatus
WO2011045678A1 (en) * 2009-10-14 2011-04-21 Energy Micro AS Direct peripheral interconnect

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05307617A (ja) * 1992-04-28 1993-11-19 Mitsubishi Electric Corp 半導体装置
US5689713A (en) 1995-03-31 1997-11-18 Sun Microsystems, Inc. Method and apparatus for interrupt communication in a packet-switched computer system
US6243785B1 (en) * 1998-05-20 2001-06-05 3Com Corporation Hardware assisted polling for software drivers
US6286060B1 (en) * 1998-06-26 2001-09-04 Sun Microsystems, Inc. Method and apparatus for providing modular I/O expansion of computing devices
US6615890B1 (en) * 2000-06-09 2003-09-09 Venture Tape Corp. Tape applicator for glazing applications
US7089344B1 (en) * 2000-06-09 2006-08-08 Motorola, Inc. Integrated processor platform supporting wireless handheld multi-media devices
JP4317365B2 (ja) * 2001-01-31 2009-08-19 インターナショナル・ビジネス・マシーンズ・コーポレーション 周辺デバイスからホスト・コンピュータ・システムに割込みを転送する方法および装置
US7822899B2 (en) * 2007-03-08 2010-10-26 Renesas Electronics Corporation Data processor and control system
US20080276073A1 (en) * 2007-05-02 2008-11-06 Analog Devices, Inc. Apparatus for and method of distributing instructions
GB0724439D0 (en) * 2007-12-14 2008-01-30 Icera Inc Data transfer
FR2953308B1 (fr) * 2009-12-01 2011-12-09 Bull Sas Systeme autorisant des transferts directs de donnees entre des memoires de plusieurs elements de ce systeme
FR2953307B1 (fr) * 2009-12-01 2011-12-16 Bull Sas Controleur d'acces direct a une memoire pour le transfert direct de donnees entre memoires de plusieurs dispositifs peripheriques

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0811922A1 (en) * 1996-06-05 1997-12-10 International Computers Limited Peripheral device control
WO2002054212A2 (en) * 2000-12-29 2002-07-11 Intel Corporation Computer peripheral device that remains operable when central processor operations are suspended
US7562162B2 (en) * 2007-04-25 2009-07-14 At&T Intellectual Property I, L.P. Systems and methods for distributed computing utilizing a smart memory apparatus
WO2011045678A1 (en) * 2009-10-14 2011-04-21 Energy Micro AS Direct peripheral interconnect

Also Published As

Publication number Publication date
GB2497528A (en) 2013-06-19
JP5786100B2 (ja) 2015-09-30
KR101439873B1 (ko) 2014-09-17
US20140304439A1 (en) 2014-10-09
US9087051B2 (en) 2015-07-21
GB201121292D0 (en) 2012-01-25
CN103959268A (zh) 2014-07-30
KR20140068229A (ko) 2014-06-05
GB2497528B (en) 2020-04-22
TW201327188A (zh) 2013-07-01
CN103959268B (zh) 2016-06-29
WO2013088121A1 (en) 2013-06-20
EP2754056B1 (en) 2016-11-30
JP2015503164A (ja) 2015-01-29
EP2754056A1 (en) 2014-07-16

Similar Documents

Publication Publication Date Title
TWI611298B (zh) 週邊通訊
US9875202B2 (en) Peripheral communication system with shortcut path
US20120198166A1 (en) Memory Attribute Sharing Between Differing Cache Levels of Multilevel Cache
GB2540341B (en) Event generating unit
US10002102B2 (en) Low-pin microcontroller device with multiple independent microcontrollers
CN107430564B (zh) 具有多个独立微控制器的微控制器装置
JP2017517067A (ja) マルチプロセッサコアデバイスのためにデバイスピン機能性を割り当てるためのデバイスおよび方法
CN114691594A (zh) 一种基于非对称双核mcu设计的芯片架构及其实现方法
US20140164659A1 (en) Regulating access to slave devices
CN104850503B (zh) 一种通用地址空间管理方法及其系统
TWI640869B (zh) 配置一積體電路無線電通訊裝置的方法及積體電路無線電通訊裝置
JP2017520829A (ja) マルチプロセッサコアデバイスのためにデバイスピン所有権を割り当てるためのデバイスおよび方法
US20160170466A1 (en) Power saving multi-width processor core
US8380908B2 (en) Emulation of an input/output advanced programmable interrupt controller
JP2017107557A (ja) 分散キャッシュシステムにおける分離型電力状態制御
JP2007188137A (ja) マイクロプロセッサ
JP2005025688A (ja) デバイスコントローラ