TWI606344B - 用於鏈接層與實體層間之串列互連通訊的數位不歸零反轉信號技術 - Google Patents

用於鏈接層與實體層間之串列互連通訊的數位不歸零反轉信號技術 Download PDF

Info

Publication number
TWI606344B
TWI606344B TW100134139A TW100134139A TWI606344B TW I606344 B TWI606344 B TW I606344B TW 100134139 A TW100134139 A TW 100134139A TW 100134139 A TW100134139 A TW 100134139A TW I606344 B TWI606344 B TW I606344B
Authority
TW
Taiwan
Prior art keywords
pulse wave
signal
state change
link layer
serial interconnect
Prior art date
Application number
TW100134139A
Other languages
English (en)
Other versions
TW201217975A (en
Inventor
陳輝銘
張君佑
保羅Ｓ 杜利
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201217975A publication Critical patent/TW201217975A/zh
Application granted granted Critical
Publication of TWI606344B publication Critical patent/TWI606344B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0004—Initialisation of the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)

Description

用於鏈接層與實體層間之串列互連通訊的數位不歸零反轉信號技術 發明領域
本發明實施例大體上係關於串列互連通訊。尤其是，本發明實施例係有關對於不限定資料之各種資訊交換，在一實體層與一鏈接層間之串列通訊中數位不歸零反轉(NRZI)信號之使用。
發明背景
串列互連IO(輸入/輸出介面)，例如，USB(通用串列匯流排，例如，USB規格，2000年4月27日，2.0版；USB3.0規格，2008年11月12日，1.0版等等)，IO可被使用以將電腦系統連接至廣泛設備，例如，數位攝影機、鍵盤、以及滑鼠。實際上，一般的電腦系統可包含多數個整合式USB埠，其可引動設備以經由主機控制器而與電腦系統通訊。USB實體層(PHY)以及鏈接層可以是在相同的矽片上或可以是在分離的矽晶片上。當實體層以及鏈接層是在不同的晶片上的情況時，鏈接層可與處理器整合，其具有較低的電壓設計技術之益處。資訊封包可經由介面埠在PHY以及鏈接層之間被傳送。供用於PHY以及鏈接層之間的USB封包通訊之目前架構包含一平行匯流排，其可具有一相對高的插銷數。如果多數個USB埠需要被支援，則插銷數成本之增加對於一SoC實作可能因成為太高而無法接受。
發明概要
本發明係關於一種方法，其包含下列步驟：檢測在一通用串列匯流排(USB)介面之一資料信號中的一狀態改變，其中該資料信號包含一不歸零反轉(NRZI)編碼信號；回應於該狀態改變而觸發一計數器以及一未校準環式震盪器，其中觸發該未校準環式震盪器開始一脈衝波；依據該計數器之一數值而控制該脈衝波之持續；調齊該脈衝波之一上升邊緣與該資料信號中之狀態改變；並且將該脈衝波自該USB介面之一實體層發送至該USB介面之一鏈接層。
圖式簡單說明
熟習本技術者應明白，本發明實施例之各種優點將藉由閱讀下面的說明與附加之申請專利範圍、並且藉由參考下面的圖形而成為更明顯，於其中：第1圖是依據一實施例之數位NRZI信號範例的時序圖；第2圖是依據一實施例之恢復的NRZI信號範例之時序圖；第3圖是依據一實施例之串列鏈接PHY介面(SLPI)範例的方塊圖；第4圖是依據一實施例之系統範例的方塊圖；第5A圖是依據一實施例之產生脈衝波的方法範例之流程圖；並且第5B圖是依據一實施例之重建資料信號的方法範例之流程圖。
較佳實施例之詳細說明
本發明實施例可提供一裝置，其包含回應於一串列互連介面之資料信號中的狀態改變而產生一脈衝波之轉換器。該裝置也可包含一發送器，該發送器將該脈衝波自串列互連介面之一實體層發送至該串列互連介面之一鏈接層。
本發明實施例也可包含一系統，其具有一處理器以及耦合至該處理器的一串列互連介面。該串列互連介面可包含回應於該串列互連介面之一資料信號中的狀態改變而產生一脈衝波之一轉換器、以及將該脈衝波自該串列互連介面之一實體層發送至該串列互連介面之一鏈接層的一發送器。
其他實施例可包含一方法，於其中檢測在一通用系列匯流排(USB)介面之資料信號中的一狀態改變，其中該資料信號包含一不歸零反轉(NRZI)編碼信號。該方法也可提供下列步驟：回應於該狀態改變而觸發一計數器以及一未校準環式震盪器，其中觸發該未校準環式震盪器開始一脈衝波。脈衝波之持續可依據計數器之一數值被控制，並且脈衝波之一上升邊緣將可與該資料信號中之狀態改變被調齊。該方法也可提供將脈衝波自USB介面之實體層發送至USB介面的鏈接層。
接著轉至第1圖，一時序圖10被展示，於其中以二元制信號12所表示之資料自一發送個體經由一串列互連被傳送至一接收個體。因此，自一主機控制器至一設備或自一設備至一主機控制器之傳送可能發生，其中發送個體以及接收個體兩者可包含界接於一實體發送媒體的一實體層(PHY)，例如，於一USB串列互連架構之情況中，該實體發 送媒體為一條四線之電纜線(例如，VBUS，D+，D-，GND)，而連接兩個體。於展示的範例中，二元制信號12被編碼作為一不歸零反轉(NRZI)信號16，以供跨越該實體媒體而發送，其中標準NRZI編碼被定義，以當位元是零(例如，低位)時，則具有一轉移，並且當位元是一(例如，高位)時，則沒有轉移。各個體也可包含耦合至PHY之一鏈接層，其中該鏈接層處理在封包位準之資料並且NRZI信號16可在PHY以及鏈接層之間的發送之前被轉換成為數位NRZI信號18。如將更詳細地討論，在PHY以及鏈接層之間發送數位NRZI信號18可提供一些優點，包含，但是不受限定於，更精確之NRZI時序的表示、更容易的切換雜訊處理、較少之構件、以及較少的格式係數。
尤其是，在時間瞬間14，所展示的二元制信號自高位轉換至低位，其導致在NRZI信號16中一對應的狀態改變。當檢測到NRZI信號16中之狀態改變時，界接至鏈接層之PHY可於數位NRZI信號18中產生一脈衝波20、調齊脈衝波20之上升邊緣與NRZI信號16中之狀態改變、並且發送該脈衝波20至鏈接層。在時間瞬間22，二元制信號再次自高位轉換至低位，導致NRZI信號16中的對應狀態改變以及導致數位NRZI信號18中之另一脈衝波24。在時間瞬間26、28，二元制信號具有低數值，分別地導致在數位NRZI信號18中之脈衝波30、32。
第2圖展示，當鏈接層自PHY接收一數位NRZI信號34時，其可重建一對應的NRZI信號36，以便恢復下面的封包 資料。於展示的範例中，於一個二元制資料信號38中之零串列將導致於一發送的NRZI信號40中之一串列的“J-K”狀態改變以及於數位NRZI信號34中之對應的脈衝波。回應於接收該等脈衝波，鏈接層可導致於重建NRZI信號36中之一對應的狀態改變。因為PHY以及鏈接層之啟始狀態(於展示範例中之“J”)是已知的，位於下面的資料可精確地並且一致地被恢復。在展示區域42，二元制資料信號38轉換至高數值，導致發送的NRZI信號40保持在“K”狀態並且在數位NRZI信號34中沒有脈衝波被產生。因此，鏈接層中之重建NRZI信號36也可保持在“K”狀態。
大體上，於數位NRZI信號34中之脈衝波的持續可依據發送NRZI信號40中之狀態改變是否對應至一封包結束(EOP)情況而被選擇。例如，在所展示時間瞬間44，由於二元制資料信號38中之一EOP情況，一單端零(SE0)情況被產生於發送NRZI信號40中。於一範例中，SE0情況藉由驅動一差動-端串列匯流排的兩條資料線(例如，D+/D-)為低位經過相對發送速度之二個位元時間，其後接著一個位元時間之一J狀態改變，而被產生。回應於檢測SE0情況，接收PHY可於數位NRZI信號34中產生一脈衝波46，其中脈衝波46具有較長於非EOP相關的脈衝波(例如，脈衝波48)之一持續。另外地，較長的持續可供使用於非EOP相關之脈衝波並且較短的持續可供使用於EOP相關之脈衝波。
於展示範例中，只要它們的相對持續/比率超出某一臨限值，則脈衝波46、48之特定持續不需要是精確的(例如， 脈衝波寬度變化可被允許)。因為不需要一高精確性程度以在脈衝波46、48之間產生及/或區分，因而較少、較小以及較低成本之時序構件可被使用以實作數位NRZI信號34。尤其是，一未校準環式震盪器可被使用，而不是一校準的震盪器，以產生該等脈衝波。此外，因為不需單端傳信以辨識EOP情況，數位NRZI信號34可經由一全差動鏈路在PHY以及鏈接層之間被發送，其中由於切換雜訊之更容易處理，一全差動鏈路關於最小化構件數量並且降低格式係數可以尤其有利。
接著轉至第3圖，一部份的串列互連(例如，匯流排)介面50被展示。於展示範例中，一實體層(PHY)52經由全差動鏈路56耦合至一鏈接層54，因而在PHY52以及鏈接層之間的單端傳信可被去除。大體上，PHY52可包含自差動端串列匯流排(例如，互連)60之資料線接收一資料信號的一接收器72、回應於資料信號中之狀態改變而產生脈衝波之一轉換器58、以及將脈衝波經由全差動鏈路56自PHY52發送至鏈接層54的發送器62。
資料信號可以是一不歸零反轉(NRZI)編碼信號，其中脈衝波是一數位NRZI(“dNRZI”)信號之部份。於展示範例中，轉換器58具有一轉移檢測器64以檢測NRZI信號中之狀態改變並且依據該狀態改變而產生觸發信號，其中一計數器66回應於該等觸發信號而開始計數，並且一環式震盪器68回應於該等觸發信號而開始脈衝波。如先前已提到，環式震盪器68可以是一未校準環式震盪器68，其具有相對低 的成本以及不動產需要。此外，控制邏輯70可被使用以依據計數器66之數值而控制各脈衝波之持續。因此，如果計數器66之數值指示已遭過一封包結束(EOP)情況(例如，狀態改變導致該數值超出一預置臨界值)，則控制邏輯70可對於數位NRZI信號中之脈衝波建立相對長的持續。此外，控制邏輯70可對於數位NRZI信號中之脈衝波建立相對短的持續。當在鏈接層54利用接收器74收到數位NRZI信號時，重建邏輯76可被使用以重建NRZI信號，其中一恢復模組78可被使用以恢復該重建NRZI信號中之封包資料。
所展示的鏈接層54也包含依據鏈接層封包資料55以產生dNRZI信號的dNRZI產生器80，以及經由全差動鏈路56將該dNRZI信號發送至PHY的發送器82。因此，被發送的dNRZI信號可包含指示狀態改變發生之相對短持續之脈衝波，以及指示EOP情況之相對長持續之脈衝波。PHY52可包含接收dNRZI信號之接收器84，以及將dNRZI信號轉換為NRZI信號之轉換器86。因此，轉換器86可包含相似於鏈接層54中之重建邏輯76的功能。所展示的PHY52同時也包含發送器88，其在串列匯流排60之上發送轉換的NRZI信號。
第4圖展示電腦系統90。系統90可以是移動式設備之部份，例如，膝上型電腦、個人數位助理(PDA)、移動式網際網路設備(MID)、無線智慧型手機、媒體播放器、成像設備等等，或其任何組合。系統90可另外地包含固定的平臺，例如，桌上型個人電腦(PC)或伺服器。於展示範例中，處理器92包含一個或多個核心94以及整合式記憶體控制器 (IMC)96，其提供至系統記憶體98之存取。系統記憶體98可包含雙倍資料率(DDR)同步動態隨機存取記憶體(SDRAM，例如，2008年4月之DDR3 SDRAM JEDEC標準JESD79-3C)模組。系統記憶體98之模組可被包含在單一線內記憶體模組(SIMM)、雙重線內記憶體模組(DIMM)、小型線外DIMM(SODIMM)等等之內。處理器92也可執行一個或多個驅動器以及一操作系統(OS)，例如，Microsoft視窗、Linux或Mac(麥金塔)OS。
所展示的處理器92經由匯流排與平臺控制器中樞(PCH)100，也是習知為南橋(Southbridge)，而通訊。IMC96/處理器92以及PCH 100有時被稱為晶片組。處理器92也是可操作地經由PCH 100以及網路控制器102而連接到網路(未被展示)。因此，網路控制器102可提供廣泛變化用途之平臺外通訊功能，例如，行動電話(例如，W-CDMA(UMTS)、CDMA2000(IS-856/IS-2000)等等)、WiFi(例如，IEEE 802.11，1999版，LAN/MAN無線LANS)、藍芽(例如，IEEE 802.15.1-2005，無線個人區域性網路)、WiMax(例如，IEEE 802.16-2004，LAN/MAN寬頻無線LANS)、全球定位系統(GPS)、展頻譜(例如，900MHz)、以及其他無線電頻率(RF)電話通訊目的者。
PCH 100也可具有內部控制器，例如，串列互連介面104(例如，USB)、串列ATA(SATA，例如，2009年5月27日之SATA版本3.0規格，SATA國際機構/SATA-IO)控制器(未被展示)、高清晰度音訊控制器(未被展示)等等。展示的串 列互連介面104可耦合至一個或多個設備106，其可包含FS(全速率，例如，12MHz)以及LS(低速率，例如，1.5MHz)使用者介面(UI)設備(例如，操縱桿、鍵盤、滑鼠等等)，其引動使用者與系統90互動並且察覺來自系統90之資訊。PCH 100也可耦合至儲存器，其可包含硬驅動器(未被展示)、唯讀記憶體(ROM)、光碟、BIOS(基本輸入/輸出系統)記憶體108、快閃記憶體(未被展示)等等。
如先前已提到的，串列互連介面104以及設備106可包含耦合至串列互連112之實體層(PHY)110。串列互連介面104以及設備106也可包含鏈接層114，其中該等層110、114可分別地包含相似於層52、54之功能，如先前之討論。因此，各PHY 110可包含回應於資料信號中之狀態改變而產生脈衝波的轉換器以及將脈衝波自PHY 110發送至鏈接層114的發送器。
接著轉至第5A圖，其展示將資料信號(例如，不歸零反轉NRZI編碼信號)轉換成為數位資料信號之一方法116。方法116可以使用電路技術以固定功能硬體被實作，例如，應用特定積體電路(ASIC)、互補金屬氧化物半導體(CMOS)或電晶體-電晶體邏輯(TTL)技術，如儲存在機器或電腦可讀取記憶體媒體(例如，隨機存取記憶體(RAM)、唯讀記憶體(ROM)、可程編ROM(PROM)、快閃記憶體等等或其任何組合)中的一組邏輯指令之可執行韌體。
處理區塊118提供用以決定一串列互連介面之實體層以及鏈接層的啟始狀態。如果在區塊120決定於一接收的資 料信號中已發生一狀態改變，則展示的區塊122提供用以決定該狀態改變是否對應至一封包結束(EOP)情況。如先前已提到，區塊122之一個決定的方法是辨識該狀態改變是否具有可包含被驅動為低位以相對於發送速率經過二位元時間，之後接著一J狀態改變經過一位元時間的一差動端串列匯流排(例如，D+/D-)之兩資料線的一單端零識別標誌。如果未檢測到一EOP情況，則在區塊124，相對短的脈衝波可被產生並且被與狀態改變調齊，其中區塊126提供用以經由全差動鏈路將脈衝波發送至鏈接層。如果在區塊122決定，狀態改變是對應至一EOP情況，則展示的區塊128提供用以產生相對長脈衝波並且將其之上升邊緣與在資料信號中之狀態改變調齊。如先前已提到的，一產生脈衝波之方法可包含回應於該狀態改變而觸發一計數器以及一未校準環式震盪器，其中觸發該未校準環式震盪器開始脈衝波，並且依據該計數器數值而控制脈衝波之持續。在區塊130，脈衝波可被發送至鏈接層。
第5B圖展示自一數位資料信號重建一資料信號(例如，一不歸零反轉NRZI編碼資料信號)的方法132。於展示範例中，一串列互連介面實體層以及鏈接層之啟始狀態在區塊134被決定。如果在區塊136，數位資料信號中之脈衝波被檢測出，則在區塊138可決定關於脈衝波是相對長或相對短的脈衝波。如果脈衝波不是長的脈衝波，則展示的區塊140提供用以產生重建之資料信號中的狀態改變。否則在區塊142，一EOP可被傳信至鏈接層。
本發明實施例是可應用於所有型式的半導體積體電路(“IC”)晶片之使用。這些IC晶片範例包含，但是不受限定於，處理器、控制器、晶片組構件、可程編邏輯陣列(PLA)、記憶體晶片、網路晶片、晶片上系統(SoC)、SSD/NAND控制器ASIC以及其類似者。此外，於一些圖形中，信號導線以一些線條被表示。一些可能是較粗，以指示多數構成的信號路線，具有一數字符號，以指示構成的信號路線數目，及/或在一個或多個端點具有箭號，以指示主要資訊流向。但是，這不應被視為限定方式。反而，此添加之細節可被使用於配合一個或多個實施範例中，以方便對於電路之更容易了解。任何表示的信號線，不論其是否具有另外的資訊，實際上都可包含一個或多個信號，其可於多數個方向快速移動並且可以任何適當型式的信號機構被實作，例如，可以差動組對、光纖線路及/或單端線路被實作之數位或類比線路。
範例之尺度/模式/數值/範圍已經被給予，雖然本發明實施例並不受限定於此。由於製造技術(例如，晶圓製版技術)隨時間而成熟，其將預期較小尺度的裝置可被製造。此外，為簡化展示以及討論起見，連接至IC晶片以及其他構件之習知的電源/接地可能有或可能不被展示在圖形之內，並且因而不混淆本發明實施例之某些論點。進一步地，配置可以方塊圖形式被展示，以便避免混淆本發明實施例，並且同時考慮到有關此些方塊圖配置實作例之細節是高度地依賴實施例將被實作的平臺之事實，亦即，此些細 節應是充分地在熟習本技術者視界之內。其中特定細節(例如，電路)被設定，以便說明本發明實施範例，熟習本技術者應明白，本發明實施例可被實施而不需這些特定的細節或其變化。因此說明將被視為展示性而非限定性。
“耦合”名稱可在此處被使用於指示在討論的構件間之任何直接或間接的關係型式，並且可應用於電氣、機械、流體、光學、電磁、機電或其他的連接。此外，名稱“第一”、“第二”等等，可在此處僅使用於便利討論，並且除非另外被指示，否則不帶有特定之時間或依時間前後排列而記載的意思。
熟習本技術者應自前面之說明而明白，本發明實施例之廣泛技術可以多種形式被實作。因此，雖然本發明實施例已配合其特定範例被說明，本發明實施例之真正範疇將不受限於此，因熟習本技術者在研習圖形、說明以及下面的申請專利範圍時將明白，本發明將明顯地可有其他的修改。
10‧‧‧時序圖
12‧‧‧二元制信號
14‧‧‧時間瞬間
16‧‧‧不歸零反轉(NRZI)信號
18‧‧‧數位NRZI信號
20、24‧‧‧脈衝波
22、26、28‧‧‧時間瞬間
30、32‧‧‧脈衝波
34‧‧‧數位不歸零反轉信號
36、40‧‧‧不歸零反轉信號
38‧‧‧二元制資料信號
44‧‧‧時間瞬間
46、48‧‧‧脈衝波
50‧‧‧串列互連介面
52‧‧‧實體層(PHY)
54‧‧‧鏈接層
55‧‧‧鏈接層封包資料
56‧‧‧全差動鏈路
58‧‧‧轉換器
60‧‧‧差動結束串列匯流排
62‧‧‧發送器
64‧‧‧轉移檢測器
66‧‧‧計數器
68‧‧‧環式震盪器
70‧‧‧控制邏輯
72‧‧‧接收器
74‧‧‧接收器
76‧‧‧重建邏輯
78‧‧‧恢復模組
80‧‧‧dNRZI產生器
82、88‧‧‧發送器
84‧‧‧接收器
86‧‧‧轉換器
90‧‧‧電腦系統
92‧‧‧處理器
94‧‧‧核心
96‧‧‧整合記憶體控制器(IMC)
98‧‧‧記憶體
100‧‧‧平臺控制器中樞(PCH)
102‧‧‧網路控制器
104‧‧‧串列互連介面
106‧‧‧設備
108‧‧‧BIOS記憶體
110‧‧‧實體層(PHY)
112‧‧‧串列互連
114‧‧‧鏈接層
116‧‧‧資料信號轉換成為數位資料信號之方法
118-130‧‧‧資料信號轉換成為數位資料信號之方法步驟
132‧‧‧重建數位資料信號之資料信號的方法
134-142‧‧‧重建數位資料信號之資料信號的方法
第1圖是依據一實施例之數位NRZI信號範例的時序圖；第2圖是依據一實施例之恢復的NRZI信號範例之時序圖；第3圖是依據一實施例之串列鏈接PHY介面(SLPI)範例的方塊圖；第4圖是依據一實施例之系統範例的方塊圖；第5A圖是依據一實施例之產生脈衝波的方法範例之流程圖；並且第5B圖是依據一實施例之重建資料信號的方法範例之 流程圖。
116‧‧‧轉換資料信號成為數位資料信號之方法
118-130‧‧‧產生脈衝波之方法流程步驟

Claims (18)

  1. 一種用於通訊之方法，其包含下列步驟：檢測在一通用串列匯流排(USB)介面之一資料信號中的一狀態改變，其中該資料信號包含一不歸零反轉(NRZI)編碼信號；回應於該狀態改變而觸發一計數器以及一未校準環式震盪器，其中觸發該未校準環式震盪器開始一脈衝波；依據該計數器之一數值而控制該脈衝波之持續時間；調齊該脈衝波之一上升邊緣與該資料信號中之狀態改變；並且將該脈衝波自該USB介面之一實體層發送至該USB介面之一鏈接層。
  2. 如申請專利範圍第1項之方法，其中控制該脈衝波之持續時間包含依據該狀態改變是否對應至一封包結束條件而選擇該脈衝波之該持續時間。
  3. 如申請專利範圍第1項之方法，其中發送該脈衝波包含經由一全差動鏈路而發送該脈衝波至該鏈接層。
  4. 如申請專利範圍第1項之方法，進一步包含下列步驟：在一鏈接層接收器接收該脈衝波；並且依據該脈衝波以及該實體層與該鏈接層之一啟始狀態而重建該資料信號。
  5. 一種用於通訊之裝置，其包含：一轉換器，其回應於一串列互連介面之一資料信號 中的一狀態改變而產生一脈衝波；以及一發送器，其將該脈衝波自該串列互連介面之一實體層發送至該串列互連介面的一鏈接層，其中該轉換器包含：一轉移檢測器，其檢測該狀態改變並且依據該狀態改變而產生一觸發信號；一計數器，其回應於該觸發信號而開始計數；一環式震盪器，其回應於該觸發信號而啟動該脈衝波；以及控制邏輯，其依據該計數器之一數值而控制該脈衝波之一持續時間。
  6. 如申請專利範圍第5項之裝置，其中該環式震盪器包含一未校準環式震盪器。
  7. 如申請專利範圍第5項之裝置，其中該控制邏輯是依據該狀態改變是否對應至一封包之結束條件而選擇該脈衝波之持續時間。
  8. 如申請專利範圍第5項之裝置，其進一步包含耦合至該發送器之一全差動鏈路，該全差動鏈路輸送該脈衝波至該鏈接層。
  9. 如申請專利範圍第5項之裝置，其中該發送器用以調齊該脈衝波之一上升邊緣與該狀態改變。
  10. 如申請專利範圍第5項之裝置，進一步包含：接收該脈衝波之一鏈接層接收器；以及重建邏輯，其依據該脈衝波以及該實體層與該鏈接 層之一啟始狀態而重建該資料信號。
  11. 如申請專利範圍第5項之裝置，其中該串列互連介面包含一通用串列匯流排(USB)介面並且該數位信號是包含一不歸零反轉(NRZI)編碼信號。
  12. 一種運算系統，其包含：一處理器；以及一串列互連介面，其耦合至該處理器，該串列互連介面包含：一轉換器，其回應於該串列互連介面之一資料信號中的狀態改變而產生一脈衝波；以及一發送器，其將該脈衝波自該串列互連介面之一實體層發送至該串列互連介面的一鏈接層，其中該轉換器包含：一轉移檢測器，其檢測該狀態改變並且依據該狀態改變而產生一觸發信號；一計數器，其回應於該觸發信號而開始計數；一環式震盪器，其回應於該觸發信號而啟動該脈衝波；以及控制邏輯，其依據該計數器的一數值而控制該脈衝波之一持續時間。
  13. 如申請專利範圍第12項之系統，其中該環式震盪器包含一未校準環式震盪器。
  14. 如申請專利範圍第12項之系統，其中該控制邏輯是依據該狀態改變是否對應至一封包之結束條件而選擇該脈 衝波之持續時間。
  15. 如申請專利範圍第12項之系統，其中該串列互連介面進一步包含用以將該脈衝波輸送至該鏈接層之一全差動鏈路。
  16. 如申請專利範圍第12項之系統，其中該發送器用以調齊該脈衝波之一上升邊緣與該狀態改變。
  17. 如申請專利範圍第12項之系統，其中該串列互連介面進一步包含：用以接收該脈衝波之一鏈接層接收器；以及重建邏輯，其用以依據該脈衝波以及該實體層與該鏈接層之一啟始狀態而重建該資料信號。
  18. 如申請專利範圍第12項之系統，其中該串列互連介面包含一通用串列匯流排(USB)介面並且該數位信號是要包含一不歸零反轉(NRZI)編碼信號。
TW100134139A 2010-09-24 2011-09-22 用於鏈接層與實體層間之串列互連通訊的數位不歸零反轉信號技術 TWI606344B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/889,893 US8416905B2 (en) 2010-09-24 2010-09-24 Digital NRZI signal for serial interconnect communications between the link layer and physical layer

Publications (2)

Publication Number Publication Date
TW201217975A TW201217975A (en) 2012-05-01
TWI606344B true TWI606344B (zh) 2017-11-21

Family

ID=45870645

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100134139A TWI606344B (zh) 2010-09-24 2011-09-22 用於鏈接層與實體層間之串列互連通訊的數位不歸零反轉信號技術

Country Status (3)

Country Link
US (2) US8416905B2 (zh)
TW (1) TWI606344B (zh)
WO (1) WO2012040717A2 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8416905B2 (en) 2010-09-24 2013-04-09 Intel Corporation Digital NRZI signal for serial interconnect communications between the link layer and physical layer
US8848858B2 (en) * 2012-08-01 2014-09-30 Intel Corporation Integrated non-volatile monotonic counters
US9971730B2 (en) * 2014-06-16 2018-05-15 Qualcomm Incorporated Link layer to physical layer (PHY) serial interface
TWI545419B (zh) * 2015-05-08 2016-08-11 偉詮電子股份有限公司 自動校正非晶體振盪器之時脈之裝置及其方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5121487A (en) * 1989-02-21 1992-06-09 Sun Microsystems, Inc. High speed bus with virtual memory data transfer capability using virtual address/data lines
US5557634A (en) * 1994-10-14 1996-09-17 International Business Machines Corporation Multiprotocol directed infrared communication controller
US5602873A (en) * 1994-10-14 1997-02-11 International Business Machines Corporation Flash NRZI infrared modem
US6108726A (en) * 1996-09-13 2000-08-22 Advanced Micro Devices. Inc. Reducing the pin count within a switching element through the use of a multiplexer
JP3783363B2 (ja) 1996-10-03 2006-06-07 ソニー株式会社 データ通信方法、電子機器、及び物理層集積回路
US7657692B2 (en) * 1999-08-04 2010-02-02 Super Talent Electronics, Inc. High-level bridge from PCIE to extended USB
US6865189B2 (en) * 2001-03-22 2005-03-08 Lsi Logic Corporation Minimal latency serial media independent interface to media independent interface converter
US6977960B2 (en) * 2001-08-16 2005-12-20 Matsushita Electric Industrial Co., Ltd. Self test circuit for evaluating a high-speed serial interface
US7466668B2 (en) * 2001-08-24 2008-12-16 Hewlett-Packard Development Company, L.P. Reduced pin-count system interface for gigabit ethernet physical layer devices
US7787387B2 (en) * 2002-03-21 2010-08-31 Broadcom Corporation Auto-selection of SGMII or SerDes pass-through modes
US7831653B2 (en) * 2002-12-13 2010-11-09 Lsi Corporation Flexible template having embedded gate array and composable memory for integrated circuits
US7343425B1 (en) * 2003-02-21 2008-03-11 Marvell International Ltd. Multi-speed serial interface for media access control and physical layer devices
TW200427225A (en) 2003-05-23 2004-12-01 Genesys Logic Inc Method of auto-tracking and compensating clock frequency and related apparatus thereof
US7539797B2 (en) * 2003-06-11 2009-05-26 Lsi Corporation Route aware Serial Advanced Technology Attachment (SATA) Switch
TWI281802B (en) * 2004-02-04 2007-05-21 Realtek Semiconductor Corp System architecture and related method for communication between network layers serially
US20080082736A1 (en) * 2004-03-11 2008-04-03 Chow David Q Managing bad blocks in various flash memory cells for electronic data flash card
US8166221B2 (en) * 2004-03-17 2012-04-24 Super Talent Electronics, Inc. Low-power USB superspeed device with 8-bit payload and 9-bit frame NRZI encoding for replacing 8/10-bit encoding
TWI261174B (en) * 2004-04-02 2006-09-01 Jtek Technology Corp Universal serial bus (USB) physical layer apparatus and its method
US7356047B1 (en) * 2004-04-24 2008-04-08 Cisco Technology, Inc. 10/100/1000/2500 Mbps serial media independent interface (SGMII)
JP2005339135A (ja) * 2004-05-26 2005-12-08 Toshiba Corp シリアルａｔａインタフェースを持つ電子機器及び同機器におけるパワーセーブ制御方法
US7672300B1 (en) * 2004-07-22 2010-03-02 Marvell Israel (M.I.S.L.) Ltd. Network device with multiple MAC/PHY ports
US7673075B1 (en) * 2005-05-17 2010-03-02 Western Digital Technologies, Inc. Pass-through information transfers in serial communications between a device and a host
US7657691B2 (en) * 2005-09-30 2010-02-02 Cypress Semiconductor Corporation Simplified universal serial bus (USB) hub architecture
US8514877B2 (en) * 2006-01-17 2013-08-20 Broadcom Israel Research, Ltd. Method and system for a plurality of physical layers for network connection
US7698589B2 (en) * 2006-03-21 2010-04-13 Mediatek Inc. Memory controller and device with data strobe calibration
US8180225B2 (en) * 2006-12-20 2012-05-15 Jan-Gustav Werthen Optical data link
US7761645B2 (en) * 2007-06-19 2010-07-20 Standard Microsystems Corporation Physical device (PHY) support of the USB2.0 link power management addendum using a ULPI PHY interface standard
US7742493B2 (en) * 2007-08-16 2010-06-22 Agere Systems Inc. Synchronous transport signal mapper with payload extraction and insertion functionality
US7904623B2 (en) * 2007-11-21 2011-03-08 Microchip Technology Incorporated Ethernet controller
US7741871B2 (en) * 2008-03-19 2010-06-22 Seiko Epson Corporation Integrated circuit device, electro-optical device, and electronic instrument
US7936637B2 (en) * 2008-06-30 2011-05-03 Micron Technology, Inc. System and method for synchronizing asynchronous signals without external clock
US9483429B2 (en) * 2008-07-14 2016-11-01 Texas Instruments Incorporated Unified input/output controller for integrated wireless devices
JP5173880B2 (ja) * 2008-10-03 2013-04-03 ルネサスエレクトロニクス株式会社 シリアルデータ転送装置
KR20100078431A (ko) * 2008-12-30 2010-07-08 주식회사 동부하이텍 표준 셀 라이브러리의 성능 개선을 위한 측정 장치
TWI508457B (zh) * 2009-06-05 2015-11-11 Elan Microelectronics Corp Methods and circuits for correcting the frequency of USB devices
US8416905B2 (en) 2010-09-24 2013-04-09 Intel Corporation Digital NRZI signal for serial interconnect communications between the link layer and physical layer
US8730978B2 (en) * 2010-09-30 2014-05-20 Maxim Integrated Products, Inc Analog front end protocol converter/adapter for SLPI protocol

Also Published As

Publication number Publication date
US20120076251A1 (en) 2012-03-29
US8416905B2 (en) 2013-04-09
TW201217975A (en) 2012-05-01
US20130235913A1 (en) 2013-09-12
US9191192B2 (en) 2015-11-17
WO2012040717A3 (en) 2012-07-05
WO2012040717A2 (en) 2012-03-29

Similar Documents

Publication Publication Date Title
JP6517243B2 (ja) リンクレイヤ／物理レイヤ（ｐｈｙ）シリアルインターフェース
US9836420B2 (en) Integrated systems with universal serial Bus 2.0 and embedded universal serial Bus 2 connectivity
US8176227B2 (en) Method and system for high-speed detection handshake in universal serial bus based data communication system
TWI614608B (zh) 用於觸控感測器資訊的通訊之設備、系統及方法
US8145935B2 (en) Clock signal generator for generating stable clock signal, semiconductor memory device including the same, and methods of operating
US9727514B2 (en) Integrated circuits with universal serial bus 2.0 and embedded universal serial bus 2 connectivity
TWI606344B (zh) 用於鏈接層與實體層間之串列互連通訊的數位不歸零反轉信號技術
US8683085B1 (en) USB interface configurable for host or device mode
KR20140069054A (ko) 대역폭 설정가능한 io 커넥터
US20210391893A1 (en) Data transmission via power line
EP3117527B1 (en) Method for using error correction codes with n factorial or cci extension
CN117453612A (zh) I2c地址译码的方法及装置
CN113497628A (zh) 前向纠错（fec）编解码器的编码器和解码器
KR20190029227A (ko) 데이터 전송 회로, 이를 이용하는 반도체 장치 및 반도체 시스템
JP2006268306A (ja) 半導体装置及びその接続処理方法
US10353845B2 (en) Adaptive speed single-wire communications
US11496237B1 (en) Transmission configuration indication, error detection and recovery by temporal signal interpretation
US9164943B2 (en) Self correction logic for serial-to-parallel converters
US8767370B2 (en) Providing noise protection in a signal transmission system
TWI494939B (zh) 半導體記憶體元件、控制器以及半導體記憶體系統
US20150089288A1 (en) Technique for establishing an audio socket debug connection
CN115589221A (zh) 多路复用器和包括多路复用器的串行器
JP5297417B2 (ja) ２つの電子機器の間での信号伝送を適合化する方法、およびコンピュータシステムと周辺機器とを備える構造