TWI605333B - 用於電源及效能之適應性停用及啓用睡眠狀態之技術 - Google Patents

用於電源及效能之適應性停用及啓用睡眠狀態之技術 Download PDF

Info

Publication number
TWI605333B
TWI605333B TW102141925A TW102141925A TWI605333B TW I605333 B TWI605333 B TW I605333B TW 102141925 A TW102141925 A TW 102141925A TW 102141925 A TW102141925 A TW 102141925A TW I605333 B TWI605333 B TW I605333B
Authority
TW
Taiwan
Prior art keywords
sleep state
threshold
execution phase
sleep
entry rate
Prior art date
Application number
TW102141925A
Other languages
English (en)
Other versions
TW201428479A (zh
Inventor
亞歷山大Ｗ 閔
王仁
蔡小珊
戴春元
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201428479A publication Critical patent/TW201428479A/zh
Application granted granted Critical
Publication of TWI605333B publication Critical patent/TWI605333B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality

Description

用於電源及效能之適應性停用及啟用睡眠狀態之技術 發明領域
實施例大體上係關於計算平台中之電源管理。更特定而言，實施例係關於用於電源及效能之適應性停用及啟用睡眠狀態之技術。
發明背景
為了減少功率消耗，當中央處理單元(central processing unit,CPU)變得閒置時，行動器件可伺機進入CPU/平台低功率睡眠狀態。舉例來說，習知行動器件可經配備有多個CPU及平台睡眠狀態(例如，分別為「Cx」狀態及「S0ix」狀態)，其中該等睡眠狀態在功率、退出潛時(exit latency)及能量損益均衡時間(energy break-even time)方面具有不同特性。因此，器件最大限度地受益於多個睡眠狀態之存在的能力可取決於器件在執行階段時選擇最佳睡眠狀態的能力。
Linux家族之作業系統(例如，UNIX®、Solaris、FreeBSD®等等)中的當前睡眠狀態選擇演算法可很大程度上依賴於所預測閒置持續時間。然而，可非常難以準確地預測用於作用中行動工作負 載之閒置持續時間。結果，不準確之閒置持續時間預測可常常造成行動器件進入過深之睡眠狀態，且因此在所選擇狀態之能量損益均衡時間過期之前喚醒CPU/平台。此類「錯誤進入(false entry)」相比於保持於作用中狀態可引起甚至更高之功率消耗。因此，過於頻繁之錯誤進入可抵銷由於進入低功率狀態之潛在功率節省，且諷刺地，甚至造成淨能量損耗。
依據本發明之一實施例，係特地提出一種行動平台，其包含：一電池，其用以向該行動平台提供電力；以及一輸入輸出(IO)模組，其包括，比較邏輯，其用以判定關於一睡眠狀態之一執行階段停用條件是否被滿足；停用邏輯，其用以在滿足該執行階段停用條件時停用該睡眠狀態；以及啟用邏輯，其用以在滿足一執行階段恢復條件時啟用該睡眠狀態。
10、12‧‧‧圖表
14、20、26‧‧‧方法
16、22、28‧‧‧處理區塊
18、24、30、32、34、36、38、40、42‧‧‧區塊
44‧‧‧平台
45‧‧‧電池
46‧‧‧處理器
48‧‧‧整合式記憶體控制器(IMC)
50‧‧‧輸入輸出(IO)模組
52‧‧‧系統記憶體
54‧‧‧網路控制器
56‧‧‧音訊IO器件
58‧‧‧固態磁碟(SSD)
60‧‧‧處理器核心
62‧‧‧電源管理單元(PMU)
64‧‧‧比較邏輯
66‧‧‧停用邏輯
68‧‧‧啟用邏輯
70‧‧‧比率模組
72‧‧‧預測模組
74‧‧‧查找表
C0‧‧‧作用中狀態
C1、C2、C4、C6‧‧‧睡眠狀態
對於熟習此項技術者而言，藉由閱讀以下說明書及附加申請專利範圍，且藉由參看以下圖式，本發明之實施例的各種優點將變得明顯，在該等圖式中：圖1為根據一實施例的用於複數個睡眠狀態之錯誤進入錯誤率之實例的圖表；圖2為根據一實施例的用於複數個睡眠狀態之正規化平台功率消耗之實例的圖表；圖3A為根據一實施例的在執行階段時停用睡眠狀態之方法之實例的流程圖；圖3B為根據一實施例的在執行階段時啟用睡眠狀態之方法之實 例的流程圖；圖4為根據一實施例的在執行階段時使用錯誤進入率及以能量為基礎之臨限值以適應性地停用及啟用睡眠狀態之方法之實例的流程圖；以及圖5為根據一實施例的行動平台之實例的方塊圖。
較佳實施例之詳細說明
減少平台功率消耗以延長電池壽命對於具有作用中工作負載之小型外觀造型規格平台(諸如，智慧型手機及平板電腦)可特別有利。數個處理器及/或平台可提供多個低功率睡眠狀態(例如，Cx、S0ix)，其中較深睡眠狀態通常可消耗較少功率，但可需要較多時間來進入及退出睡眠狀態。因此，確保睡眠狀態之有效率使用可為電源管理之關鍵，特別是在具有可造成睡眠狀態退出之多種中斷的平台中。如將更詳細地所論述，對睡眠狀態選擇之增強型途徑可涉及出於電源及效能考慮而適應性地停用及啟用睡眠狀態。更特定而言，識別錯誤地進入給定睡眠狀態之可能性可提供基於彼情形而選擇性地停用睡眠狀態的獨特機會，其中根據功率消耗及效能觀點兩者，此類停用可最終導致最佳操作。
舉例來說，圖1展示用於複數個睡眠狀態(「C1」、「C2」、「C4」、「C6」)之錯誤進入錯誤率的圖表10。C1睡眠狀態可為最淺睡眠狀態，其中C6睡眠狀態可為最深睡眠狀態。一般而言，較深睡眠狀態相比於較淺睡眠狀態可提供較大功率節省，但亦可需要處於睡眠狀態之較長駐留期，以便調整與進入及退出睡眠狀態相關聯之較長潛時(例如，較長「能量損益均衡時間(energy break-even time)」或 「EBT」)。然而，作用中工作負載可強制處理器在其能量損益均衡時間被滿足之前離開所選擇睡眠狀態。因此，圖表10示範出可遍及該時間之50%而錯誤地進入深於C1狀態之狀態。
另外，圖2展示用於複數個睡眠狀態之平台功率消耗的圖表12，其中功率消耗值已相對於作用中狀態(「C0」)而正規化。在所例示實例中，深於C1狀態之狀態接近與作用中狀態相同之功率消耗量，其中最深睡眠狀態(「C6」)相比於作用中狀態實際上具有較大功率消耗。睡眠狀態之錯誤進入可為對圖表12所示範之增加功率消耗的主要貢獻者。如將更詳細地所論述，在執行階段時選擇性地停用具有錯誤進入之高可能性的睡眠狀態可提供關於功率節約、電池壽命及效能之顯著改良。雖然本文中之某些實例可提及ACPI(進階組配與電源介面，例如，ACPI規格，修訂本4.0a，2010年4月5日)低功率狀態，但亦可使用其他低功率狀態。
圖3A展示在執行階段時停用睡眠狀態之方法14。方法14可被實施為儲存於以下各者中之一組邏輯指令：機器或電腦可讀儲存媒體，諸如，隨機存取記憶體(RAM)、唯讀記憶體(ROM)、可規劃ROM(PROM)、韌體、快閃記憶體等等；可組配邏輯，舉例來說諸如，可規劃邏輯陣列(PLA)、場可規劃閘陣列(FPGA)、複合可規劃邏輯器件(CPLD)；固定功能性邏輯硬體，其使用，舉例來說諸如特殊應用積體電路(ASIC)、互補金氧半導體(CMOS)或電晶體-電晶體邏輯(TTL)技術之電路技術；或其任何組合。舉例來說，可以一或多種程式設計語言之任何組合來撰寫用以進行方法14所展示之操作的電腦程式碼，該一或多種程式設計語言包括諸如Java、Smalltalk、C++或其類似者之物件導向式程式設計語言，及諸如「C」程式設計 語言或相似程式設計語言之習知程序性程式設計語言。
提供用於判定關於睡眠狀態是否滿足執行階段停用條件之所例式的處理區塊16。執行階段停用條件可包括，舉例來說，睡眠狀態之錯誤進入率超過以能量為基礎之臨限值、用於睡眠狀態之中斷頻率(例如，在平台組件處於睡眠狀態時中斷到達之頻率)超過中斷臨限值、用於睡眠狀態之潛時(例如，一旦促使平台組件退出睡眠狀態時平台組件就退出睡眠狀態所花費之時間/循環的量)超過潛時臨限值等等，或其任何組合。若滿足及/或符合執行階段停用條件，則區塊18可停用睡眠狀態。可藉由，舉例來說，改變一或多個暫存器設定、將訊息發送至作業系統(OS)組件等等而停用睡眠狀態。停用睡眠狀態可自作為所選擇狀態之爭用消除睡眠狀態，且因此減少錯誤進入將發生的可能性。
圖3B展示在執行階段時啟用睡眠狀態之方法20。如已經提到，方法20可被實施為儲存於以下各者中之一組邏輯指令：機器或電腦可讀儲存媒體，諸如，RAM、ROM、PROM、韌體、快閃記憶體等等；可組配邏輯，舉例來說諸如，PLA、FPGA、CPLD；固定功能性邏輯硬體，其使用，舉例來說諸如ASIC、CMOS或TTL技術之電路技術；或其任何組合。提供用於判定關於睡眠狀態是否滿足執行階段恢復條件之所例示的處理區塊22。執行階段恢復條件可包括，舉例來說，用於睡眠狀態之計時器過期、用於睡眠狀態之中斷頻率降至低於恢復臨限值、特定工作負載完成等等，或其任何組合。若滿足及/或符合執行階段恢復條件，則區塊24可啟用睡眠狀態。在適當時，可藉由，舉例來說，改變一或多個暫存器設定、將訊息發送至OS組件等等而啟用睡眠狀態。啟用睡眠狀態可將睡眠 狀態置回至作為所選擇睡眠狀態之爭用，且因此增加最佳睡眠狀態被選擇的可能性。
圖4展示在執行階段時使用錯誤進入率及以能量為基礎之臨限值以適應性地停用及啟用睡眠狀態之方法26。如已經提到，方法26可被實施為儲存於以下各者中之一組邏輯指令：機器或電腦可讀儲存媒體，諸如，RAM、ROM、PROM、韌體、快閃記憶體等等；可組配邏輯，舉例來說諸如，PLA、FPGA、CPLD；固定功能性邏輯硬體，其使用，舉例來說諸如ASIC、CMOS或TTL技術之電路技術；或其任何組合。提供用於檢查可用狀態以識別一或多個候選睡眠狀態之所例示的處理區塊28。可在區塊30處選擇睡眠狀態，其中所例示的區塊32進入所選擇睡眠狀態。可在區塊34處退出所選擇睡眠狀態，其中所例示的區塊36更新用於所選擇睡眠狀態之錯誤進入率。
在此方面，可藉由判定遍及某一歷時週期的至睡眠狀態之錯誤進入對至睡眠狀態之總進入的比率而獲得用於給定睡眠狀態之錯誤進入率。歷史週期之使用可使能夠在無對瞬變行為之不當依賴的情況下反映錯誤進入行為之新近趨勢。此類途徑可為有效，特別是在歷史週期為工作負載相依(例如，考量相同及/或相似工作負載)的情況下。因此，區塊36處之更新可能包括關於在睡眠狀態下花費之時間是否超過睡眠狀態之目標駐留期(例如，EBT)的判定，其中若否，則可將進入睡眠狀態加旗標為錯誤進入。
可在區塊38處進行關於錯誤進入率是否超過以能量為基礎之臨限值的判定。可被稱作「能量損益均衡錯誤進入臨限值」(「FBFT」)的以能量為基礎之臨限值可為基於平台及處理器特性而 決定之設計時間參數。一般而言，以能量為基礎之臨限值可提供用以判定進入睡眠狀態相比於保持於作用中狀態是否可節省功率之度量。更特定而言，可如下導出用於睡眠狀態「1」之EBFT，
其中P FE,i 為睡眠狀態「i」之錯誤進入率，POW FE,i 及分別為用於錯誤進入及正確進入之平均功率消耗(每單位時間)，且POW on 為在作用中狀態(例如，C0)下之平均功率。應注意，此處，索引「i」用以表示任何睡眠狀態，舉例來說諸如，CPU(例如，Cx)狀態、平台(例如，S0ix)狀態等等。
EBFT接著可被定義為由於進入睡眠狀態「i」之功率消耗變得與作用中狀態功率(POW on )相同的臨限機率(threshold probability)。因此，可藉由使表達式(1)之兩側相等而導出EBFT。亦即，
假定來自錯誤進入之功率消耗高於作用中狀態功率消耗(亦即，POW FE,i >)，則EBFTi可總是小於1。表達式(2)亦指示出，來自錯誤進入之功率損失(POW FE,i )愈高，則臨限值愈低。此現象可直觀地正確，此係因為來自錯誤進入之較高功率成本可使平台具較小容許度，因此降低錯誤進入臨限值。
以下表I示範查找表之一實例，該查找表可基於表達式(2)而建構以促進如本文所描述之以能量為基礎之臨限值的執行階段判定。
特別應注意，在所例示的實例中，所有錯誤進入睡眠狀態之功率消耗(491.8mW)遠遠大於當平台正確地保持於作用中狀態時消耗之功率(245.9mW)。為了使功率消耗最小化且防止來自錯誤進入之潛在能量損耗，當睡眠狀態之錯誤進入率超過EBFT值時，平台可停用睡眠狀態。舉例來說，當C6狀態之錯誤進入率大於0.383時，平台可停用C6狀態，此係因為由於進入C6狀態之預期功率消耗大於在作用中狀態下之平均功率消耗。所展示值係僅促進論述。 此外，所提供實例可適用於任何處理器、電腦系統、組件、器件等等，或其任何組合。
因此，若在區塊38處判定出超過以能量為基礎之臨限值，則提供用於停用睡眠狀態之所例示的區塊40，其中可在區塊42處設置計時器，以便判定何時恢復睡眠狀態。因此，在所例示的實例中，當計時器過期時，可啟用睡眠狀態。其他條件亦可用以判定何時恢復睡眠狀態。舉例來說，若中斷頻率降至低於特定恢復臨限值、若當前工作負載已完成等等，則可啟用睡眠狀態。
現在轉至圖5，展示平台44。平台44可為以下各者之部分：具有計算功能性之行動器件(例如，個人數位助理/PDA、膝上型電腦、智慧型平板電腦)、具有通信功能性之行動器件(例如，無線智慧型手機)、具有成像功能性之行動器件、具有媒體播放功能性之行 動器件(例如，智慧型電視/TV)，或其任何組合(例如，行動網際網路器件/MID)。在所例示實例中，平台44包括電池45、處理器46、整合式記憶體控制器(integrated memory controller,IMC)48、輸入輸出(IO)模組50、系統記憶體52、網路控制器(例如，網路介面卡)54、音訊IO器件56，及固態磁碟(solid state disk,SSD)58。如已經提到，可包括具有一或若干處理器核心60之核心區的處理器46可使用電源管理單元(power management unit,PMU)62以基於效能及/或電源管理關注事項而將其核心60及其他平台組件置於一或多個作用中及/或睡眠狀態。
有時被稱作晶片組之南橋(Southbridge)或南複合體(South Complex)的所例示IO模組50充當主機控制器且與網路控制器54通信，網路控制器54可出於諸如以下各者之多種目的而提供平台外通信功能性：舉例來說，蜂巢式電話(例如，W-CDMA(UMTS)、CDMA2000(IS-856/IS-2000)等等)、WiFi(無線保真度，例如，美國電子電機工程師學會/IEEE 802.11-2007，無線區域網路/LAN媒體存取控制(MAC)及實體層(PHY)規格)、4GLTE(第四代長期演進)、藍芽(例如，IEEE 802.15.1-2005，無線個人區域網路)、WiMax(例如，IEEE 802.16-2004，LAN/MAN寬頻無線LANS)、全球定位系統(GPS)、展頻(例如，900MHz)，及其他射頻(RF)電話目的。IO模組50亦可包括一或多個無線硬體電路區塊以支援此類功能性。
SSD 58可包括一或多個NAND(否定AND)晶片，且可能用以提供高容量資料儲存及/或顯著量之平行度。亦可存在包括被實施為分離ASIC控制器之NAND控制器的解決方案，該等分離ASIC控制器在諸如以下各者之標準匯流排上連接至IO模組50：串列 ATA(SATA，例如，SATA修訂本3.0規格，2009年5月27日，SATA國際組織/SATA-IO)匯流排，或PCI快速圖形(PEG，例如，周邊組件互連/PCI快速x16圖形150W-ATX規格1.0，PCI特殊興趣群組)匯流排。SSD 58亦可用作USB(通用串列匯流排，例如，USB規格3.0、USB實施者網路論壇)快閃儲存器件。
所例示IO模組50包括：比較邏輯64，其經組配以判定關於睡眠狀態是否滿足執行階段停用條件；停用邏輯66，其用以在滿足執行階段停用條件時停用睡眠狀態；及啟用邏輯68，其用以在滿足執行階段恢復條件時啟用睡眠狀態。在一實例中，比較邏輯64經組配以判定用於睡眠狀態之錯誤進入率，且比較錯誤進入率與以能量為基礎之臨限值以判定是否滿足執行階段停用條件，其中若錯誤進入率超過以能量為基礎之臨限值，則將停用睡眠狀態。此外，比較邏輯64可包括比率模組70以判定遍及歷史週期的至睡眠狀態之錯誤進入對至睡眠狀態之總進入的比率以判定錯誤進入率。比較邏輯64亦可包括預測模組72以至少部分地基於先前中斷到達型樣而預測錯誤進入率。所例示SSD58儲存諸如，舉例來說，已經論述之表I的查找表74，其中比較邏輯64可自查找表74獲得以能量為基礎之臨限值。
比較邏輯64亦可經組配以判定用於睡眠狀態之中斷頻率，且比較中斷頻率與中斷臨限值以判定是否滿足執行階段條件，其中若中斷頻率超過中斷臨限值，則將停用睡眠狀態。另外，比較邏輯64可判定用於睡眠狀態之潛時，且比較潛時與潛時臨限值以判定是否滿足執行階段停用條件，其中若潛時超過潛時臨限值，則將停用睡眠狀態。其他參數及/或條件亦可用以判定是否停用特定睡眠 狀態。如已經提到，啟用邏輯68可經組配以在計時器已過期、中斷頻率降至低於恢復臨限值、工作負載已完成等等時啟用特定睡眠狀態。
比較邏輯64、停用邏輯66及/或啟用邏輯68可實施於平台44中之別處，舉例來說諸如，實施於處理器46上。此外，儘管處理器46及IO模組50被例示為分離區塊，但處理器46及IO模組50可被實施為同一半導體晶粒上之系統單晶片(system on chip,SoC)。因此，比較邏輯64、停用邏輯66及啟用邏輯68可減少用於平台之功率消耗且又延長電池45之壽命，同時維持用於作用中工作負載之高效能位準。
因此，本文所描述之技術可防止與錯誤進入過於頻繁地發生相關聯之潛在能量損耗，同時在具有低選擇錯誤率的情況下較有效率地使用睡眠狀態。結果，行動平台可在歸因於繼續潛時減少而改良系統效能的情況下達成平均起來較高之淨功率節省。
因此，實施例可提供一種方法，其中判定關於睡眠狀態是否滿足執行階段停用條件。該方法亦可涉及在滿足執行階段停用條件時停用睡眠狀態，以及在滿足執行階段恢復條件時啟用睡眠狀態。
實施例亦可包括至少一機器可讀儲存媒體，其具有一組指令，該等指令在由至少一處理器執行時使電腦判定關於睡眠狀態是否滿足執行階段停用條件。該等指令在執行時亦可使電腦在滿足執行階段停用條件時停用睡眠狀態，且在滿足執行階段恢復條件時啟用睡眠狀態。
實施例亦可包括一種裝置，其具有：比較邏輯，其用以判定關於睡眠狀態是否滿足執行階段停用條件；以及停用邏輯，其用 以在滿足執行階段停用條件時停用睡眠狀態。另外，該裝置可具有啟用邏輯以在滿足執行階段恢復條件時啟用睡眠狀態。
實施例亦可包括一種行動平台，其具有：電池，其用以向行動平台提供電力；以及輸入輸出(IO)模組，其具有比較邏輯以判定關於睡眠狀態是否滿足執行階段停用條件。IO模組亦可包括：停用邏輯，其用以在滿足執行階段停用條件時停用睡眠狀態；以及啟用邏輯，其用以在滿足執行階段恢復條件時啟用睡眠狀態。
本發明之實施例適用於供所有類型之半導體積體電路(「IC」)晶片使用。此等IC晶片之實例包括但不限於處理器、控制器、晶片組組件、可規劃邏輯陣列(PLA)、記憶體晶片、網路晶片、系統單晶片(SoC)、SSD/NAND控制器ASIC，及其類似者。此外，在一些圖式中，運用線來表示信號導線。一些圖式可不同以指示較多構成信號路徑、具有編號標籤以指示數個構成信號路徑，及/或在一或多個端處具有箭頭以指示主要資訊流動方向。然而，此情形不應被認作限制性方式。實情為，此類額外細節可結合一或多個例示性實施例而使用，以促進對電路之較容易理解。任何所表示信號線，無論是否具有額外資訊，可實際上包含可在多個方向上行進之一或多個信號，且可運用任何合適類型之信號方案予以實施，例如，運用差分對、光纖線及/或單端線而實施之數位或類比線。
可能已給出實例大小/模型/值/範圍，但本發明之實施例不限於該等實例大小/模型/值/範圍。隨著製造技術(例如，光微影)隨時間而成熟，預期到可製造具有較小大小之器件。此外，出於例示及論述簡單起見，且為了不混淆本發明之實施例的某些態樣，在諸圖內可或可不展示至IC晶片及其他組件之熟知電力/接地連接。另外， 可為了避免混淆本發明之實施例且亦鑒於如下事實而以方塊圖形式來展示配置：關於此類方塊圖配置之實施的詳細規格高度地相依於待實施有實施例之平台，亦即，此類詳細規格應良好地在熟習此項技術者之能力範圍內。在闡述特定細節(例如，電路)以便描述本發明之實例實施例的情況下，對於熟習此項技術者應為明顯的，可在無此等特定細節的情況下或在具有此等特定細節之變化的情況下實踐本發明之實施例。該描述因此應被看作例示性的而非限制性的。
術語「耦接」可在本文中用以指所討論組件之間直接或間接的任何類型之關係，且可應用於電連接、機械連接、流體連接、光學連接、電磁連接、機電連接或其他連接。此外，術語「第一」、「第二」等等在本文中僅用以促進論述，且不攜載特定時間或按時間順序之意義，除非另有指示。
熟習此項技術者自前述描述應瞭解，本發明之實施例的廣泛技術可以多種形式予以實施。因此，雖然已結合本發明之特定實例而描述本發明之實施例，但本發明之實施例的真實範疇應不受到如此限制，此係因為：對於熟習此項技術者而言，在研究圖式、本說明書及以下申請專利範圍後，其他修改即將變得明顯。
26‧‧‧方法
28‧‧‧處理區塊
30、32、34、36、38、40、42‧‧‧區塊

Claims (30)

  1. 一種行動平台，其包含：一電池，其用以向該行動平台提供電力；以及一輸入輸出(IO)模組，其包括，比較邏輯，其用以判定關於該行動平台的一睡眠狀態之一執行階段停用條件(runtime disablement condition)是否被滿足，其中該執行階段停用條件係基於用於該睡眠狀態的一錯誤進入率、用於該睡眠狀態的一中斷頻率或用於該睡眠狀態的一潛時中之一或多者，且其中該睡眠狀態係選自具有由淺至深排列之不同層級的複數個睡眠狀態中之一者；停用(disablement)邏輯，其用以在滿足該執行階段停用條件時適應性地停用該睡眠狀態，其中停用該睡眠狀態係用以將該睡眠狀態從作為一選定睡眠狀態之爭用移除以減少一錯誤進入將發生之可能性；以及啟用(enablement)邏輯，其用以在滿足一執行階段恢復條件時適應性地啟用該睡眠狀態，其中啟用該睡眠狀態係用以將該睡眠狀態放置至作為一選定睡眠狀態之爭用以增加一最佳睡眠狀態被選擇之可能性。
  2. 如請求項1之行動平台，其中該比較邏輯係用以，判定用於該睡眠狀態之一錯誤進入率(false entry rate)，以及比較該錯誤進入率與一以能量為基礎之臨限值以判定是否滿足該執行階段停用條件，其中若該錯誤進入率超過該以能量為 基礎之臨限值，則將停用該睡眠狀態。
  3. 如請求項2之行動平台，其中該比較邏輯包括一比率模組以判定遍及一歷史週期的至該睡眠狀態之錯誤進入對至該睡眠狀態之總進入的一比率以判定該錯誤進入率。
  4. 如請求項2之行動平台，其中該比較邏輯包括一預測模組以至少部分地基於一先前中斷到達型樣而預測該錯誤進入率。
  5. 如請求項2之行動平台，其進一步包括一記憶體以儲存一查找表，其中該比較邏輯係用以自該查找表獲得該以能量為基礎之臨限值。
  6. 如請求項1之行動平台，其中該比較邏輯係用以，判定用於該睡眠狀態之一中斷頻率，以及比較該中斷頻率與一中斷臨限值以判定是否滿足該執行階段停用條件，其中若該中斷頻率超過該中斷臨限值，則將停用該睡眠狀態。
  7. 如請求項1之行動平台，其中該比較邏輯係用以，判定用於該睡眠狀態之一潛時，以及比較該潛時與一潛時臨限值以判定是否滿足該執行階段停用條件，其中若該潛時超過該潛時臨限值，則將停用該睡眠狀態。
  8. 如請求項1之行動平台，其中在以下各者中之一或多者時將啟用該睡眠狀態：一計時器已過期、一中斷頻率下降至低於一恢復臨限值，及一工作負載已完成。
  9. 如請求項1之行動平台，其進一步包括一處理器，其中該處理器將被置於該睡眠狀態。
  10. 一種運算裝置，其包含： 比較邏輯，其用以判定關於一行動平台的一睡眠狀態之一執行階段停用條件是否被滿足，其中該執行階段停用條件係基於用於該睡眠狀態的一錯誤進入率、用於該睡眠狀態的一中斷頻率或用於該睡眠狀態的一潛時中之一或多者，且其中該睡眠狀態係選自具有由淺至深排列之不同層級的複數個睡眠狀態中之一者；停用邏輯，其用以在滿足該執行階段停用條件時適應性地停用該睡眠狀態，其中停用該睡眠狀態係用以將該睡眠狀態從作為一選定睡眠狀態之爭用移除以減少一錯誤進入將發生之可能性；以及啟用邏輯，其用以在滿足一執行階段恢復條件時適應性地啟用該睡眠狀態，其中啟用該睡眠狀態係用以將該睡眠狀態放置至作為一選定睡眠狀態之爭用以增加一最佳睡眠狀態被選擇之可能性。
  11. 如請求項10之裝置，其中該比較邏輯係用以，判定用於該睡眠狀態之一錯誤進入率，以及比較該錯誤進入率與一以能量為基礎之臨限值以判定是否滿足該執行階段停用條件，其中若該錯誤進入率超過該以能量為基礎之臨限值，則將停用該睡眠狀態。
  12. 如請求項11之裝置，其中該比較邏輯包括一比率模組以判定遍及一歷史週期的至該睡眠狀態之錯誤進入對至該睡眠狀態之總進入的一比率以判定該錯誤進入率。
  13. 如請求項11之裝置，其中該比較邏輯包括一預測模組以至少部分地基於一先前中斷到達型樣而預測該錯誤進入率。
  14. 如請求項11之裝置，其中該比較邏輯係用以自一查找表獲得該 以能量為基礎之臨限值。
  15. 如請求項10之裝置，其中該比較邏輯係用以，判定用於該睡眠狀態之一中斷頻率，以及比較該中斷頻率與一中斷臨限值以判定是否滿足該執行階段停用條件，其中若該中斷頻率超過該中斷臨限值，則將停用該睡眠狀態。
  16. 如請求項10之裝置，其中該比較邏輯係用以，判定用於該睡眠狀態之一潛時，以及比較該潛時與一潛時臨限值以判定是否滿足該執行階段停用條件，其中若該潛時超過該潛時臨限值，則將停用該睡眠狀態。
  17. 如請求項10之裝置，其中在以下各者中之一或多者時將啟用該睡眠狀態：一計時器已過期、一中斷頻率下降至低於一恢復臨限值，及一工作負載已完成。
  18. 一種包含一組指令之至少一個非暫時性機器可讀取儲存媒體，該等指令在由至少一處理器所執行時，致使一電腦用以：判定關於一行動平台的一睡眠狀態之一執行階段停用條件是否被滿足，其中該執行階段停用條件係基於用於該睡眠狀態的一錯誤進入率、用於該睡眠狀態的一中斷頻率或用於該睡眠狀態的一潛時中之一或多者，且其中該睡眠狀態係選自具有由淺至深排列之不同層級的複數個睡眠狀態中之一者；在滿足該執行階段停用條件時適應性地停用該睡眠狀態，其中停用該睡眠狀態係用以將該睡眠狀態從作為一選定睡眠狀態之爭用移除以減少一錯誤進入將發生之可能性；以及在滿足一執行階段恢復條件時適應性地啟用該睡眠狀態，其 中啟用該睡眠狀態係用以將該睡眠狀態放置至作為一選定睡眠狀態之爭用以增加一最佳睡眠狀態被選擇之可能性。
  19. 如請求項18之至少一個非暫時性機器可讀取儲存媒體，其中該等指令在執行時使一電腦：判定用於該睡眠狀態之一錯誤進入率；以及比較該錯誤進入率與一以能量為基礎之臨限值以判定是否滿足該執行階段停用條件，其中若該錯誤進入率超過該以能量為基礎之臨限值，則將停用該睡眠狀態。
  20. 如請求項19之至少一個非暫時性機器可讀取儲存媒體，其中該等指令在執行時使一電腦判定遍及一歷史週期的至該睡眠狀態之錯誤進入對至該睡眠狀態之總進入的一比率以判定該錯誤進入率。
  21. 如請求項19之至少一個非暫時性機器可讀取儲存媒體，其中該等指令在執行時使一電腦至少部分地基於一先前中斷到達型樣而預測該錯誤進入率。
  22. 如請求項19之至少一個非暫時性機器可讀取儲存媒體，其中該等指令在執行時使一電腦自一查找表獲得該以能量為基礎之臨限值。
  23. 如請求項18之至少一個非暫時性機器可讀取儲存媒體，其中該等指令在執行時使一電腦：判定用於該睡眠狀態之一中斷頻率；以及比較該中斷頻率與一中斷臨限值以判定是否滿足該執行階段停用條件，其中若該中斷頻率超過該中斷臨限值，則將停用該睡眠狀態。
  24. 如請求項18之至少一個非暫時性機器可讀取儲存媒體，其中該等指令在執行時使一電腦：判定用於該睡眠狀態之一潛時；以及比較該潛時與一潛時臨限值以判定是否滿足該執行階段停用條件，其中若該潛時超過該潛時臨限值，則將停用該睡眠狀態。
  25. 如請求項18之至少一個非暫時性機器可讀取儲存媒體，其中在以下各者中之一或多者時將啟用該睡眠狀態：一計時器已過期、一中斷頻率下降至低於一恢復臨限值，及一工作負載已完成。
  26. 一種用於停用及啟用睡眠狀態之方法，其包含：判定關於一行動平台的一睡眠狀態之一執行階段停用條件是否被滿足，其中該執行階段停用條件係基於用於該睡眠狀態的一錯誤進入率、用於該睡眠狀態的一中斷頻率或用於該睡眠狀態的一潛時中之一或多者，且其中該睡眠狀態係選自具有由淺至深排列之不同層級的複數個睡眠狀態中之一者；在滿足該執行階段停用條件時適應性地停用該睡眠狀態，其中停用該睡眠狀態係用以將該睡眠狀態從作為一選定睡眠狀態之爭用移除以減少一錯誤進入將發生之可能性；以及在滿足一執行階段恢復條件時適應性地啟用該睡眠狀態，其中啟用該睡眠狀態係用以將該睡眠狀態放置至作為一選定睡眠狀態之爭用以增加一最佳睡眠狀態被選擇之可能性。
  27. 如請求項26之方法，其中判定是否滿足該執行階段停用條件包括：判定用於該睡眠狀態之一錯誤進入率；以及比較該錯誤進入率與一以能量為基礎之臨限值，其中若該錯 誤進入率超過該以能量為基礎之臨限值，則停用該睡眠狀態。
  28. 如請求項27之方法，其中判定該錯誤進入率包括判定遍及一歷史週期的至該睡眠狀態之錯誤進入對至該睡眠狀態之總進入的一比率。
  29. 如請求項27之方法，其中判定該錯誤進入率包括至少部分地基於一先前中斷到達型樣而預測該錯誤進入率。
  30. 如請求項27之方法，其進一步包括自一查找表獲得該以能量為基礎之臨限值。
TW102141925A 2012-12-19 2013-11-18 用於電源及效能之適應性停用及啓用睡眠狀態之技術 TWI605333B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/719,880 US9535483B2 (en) 2012-12-19 2012-12-19 Adaptively disabling and enabling sleep states for power and performance

Publications (2)

Publication Number Publication Date
TW201428479A TW201428479A (zh) 2014-07-16
TWI605333B true TWI605333B (zh) 2017-11-11

Family

ID=50932426

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102141925A TWI605333B (zh) 2012-12-19 2013-11-18 用於電源及效能之適應性停用及啓用睡眠狀態之技術

Country Status (5)

Country Link
US (1) US9535483B2 (zh)
EP (1) EP2936268B1 (zh)
KR (1) KR101720202B1 (zh)
TW (1) TWI605333B (zh)
WO (1) WO2014098995A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9535483B2 (en) 2012-12-19 2017-01-03 Intel Corporation Adaptively disabling and enabling sleep states for power and performance
JP2017534958A (ja) 2014-09-18 2017-11-24 ブーズ−アレン アンド ハミルトン 位置ベースのセキュリティのためのシステム及び方法
US10019050B2 (en) * 2015-10-15 2018-07-10 National Taiwan Normal University Method of power management for saving energy
KR20180039463A (ko) * 2016-10-10 2018-04-18 삼성전자주식회사 이상 동작을 제어하기 위한 전자 장치 및 방법
US10055369B1 (en) 2017-03-27 2018-08-21 Apple Inc. Systems and methods for coalescing interrupts
US10061933B1 (en) * 2018-01-09 2018-08-28 Booz Allen Hamilton Inc. System and method for controlling the power states of a mobile computing device
JP6876113B2 (ja) * 2019-11-13 2021-05-26 レノボ・シンガポール・プライベート・リミテッド 情報処理装置および制御方法
CN114253335A (zh) * 2020-09-21 2022-03-29 英飞凌科技奥地利有限公司 控制电路、信号转换电路和控制方法
CN116339833A (zh) * 2021-12-15 2023-06-27 中兴通讯股份有限公司 通信传输的控制方法、装置、电子设备及存储介质
US11880575B2 (en) * 2022-02-21 2024-01-23 Dell Products L.P. Adaptive memory device power saving setting in an information handling system

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6230274B1 (en) 1998-11-03 2001-05-08 Intel Corporation Method and apparatus for restoring a memory device channel when exiting a low power state
US6571333B1 (en) 1999-11-05 2003-05-27 Intel Corporation Initializing a memory controller by executing software in second memory to wakeup a system
US7197654B2 (en) 2002-04-11 2007-03-27 International Business Machines Corporation Method and apparatus for managing low power processor states
US7606602B2 (en) * 2005-08-11 2009-10-20 Toshiba America Research, Inc. Reducing power consumption of Wi-Fi enabled mobile devices
US8799687B2 (en) * 2005-12-30 2014-08-05 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including optimizing C-state selection under variable wakeup rates
US8190939B2 (en) 2009-06-26 2012-05-29 Microsoft Corporation Reducing power consumption of computing devices by forecasting computing performance needs
US8219834B2 (en) * 2009-08-12 2012-07-10 International Business Machines Corporation Predictive power gating with optional guard mechanism
US8463970B2 (en) 2011-01-04 2013-06-11 Qualcomm Incorporated Method and system for managing sleep states of interrupt controllers in a portable computing device
US8560749B2 (en) 2011-02-11 2013-10-15 Intel Corporation Techniques for managing power consumption state of a processor involving use of latency tolerance report value
CN102725997B (zh) 2011-12-09 2016-11-23 华为技术有限公司 数据交换设备低功耗实现方法及其装置和数据交换设备
US9665144B2 (en) 2011-12-21 2017-05-30 Intel Corporation Methods and systems for energy efficiency and energy conservation including entry and exit latency reduction for low power states
US9535483B2 (en) 2012-12-19 2017-01-03 Intel Corporation Adaptively disabling and enabling sleep states for power and performance

Also Published As

Publication number Publication date
KR20150060850A (ko) 2015-06-03
WO2014098995A1 (en) 2014-06-26
TW201428479A (zh) 2014-07-16
EP2936268A4 (en) 2016-07-20
EP2936268A1 (en) 2015-10-28
US9535483B2 (en) 2017-01-03
EP2936268B1 (en) 2019-12-04
US20140173314A1 (en) 2014-06-19
KR101720202B1 (ko) 2017-03-27

Similar Documents

Publication Publication Date Title
TWI605333B (zh) 用於電源及效能之適應性停用及啓用睡眠狀態之技術
AU2012379690B2 (en) Scheduling tasks among processor cores
US9292073B2 (en) Power management using relative energy break-even time
KR101506857B1 (ko) 플랫폼 전력 절감을 위한 조정 장치 및 브레이크 이벤트 애플리케이션
US10133336B2 (en) Dynamically entering low power states during active workloads
TWI570547B (zh) 使用基於報酬的睡眠狀態選擇之電力管理技術
JP2014503889A (ja) 最大電流を制限する方法及び装置
WO2012087655A2 (en) Computing platform with adaptive cache flush
EP2936266B1 (en) Using platform idle duration information to notify platform devices of upcoming active periods
US20140189403A1 (en) Periodic activity alignment
US9785218B2 (en) Performance state selection for low activity scenarios

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees