KR20150060850A

KR20150060850A - 전력 및 성능을 위한 슬립 상태들의 적응성 디스에이블링 및 인에이블링

Info

Publication number: KR20150060850A
Application number: KR1020157010448A
Authority: KR
Inventors: 알렉산더 더블유. 민; 렌 왕; 주니어-시안 차이; 충-유안 씨. 타이
Original assignee: 인텔 코포레이션
Priority date: 2012-12-19
Filing date: 2013-06-24
Publication date: 2015-06-03
Also published as: US9535483B2; KR101720202B1; US20140173314A1; EP2936268A1; WO2014098995A1; EP2936268A4; EP2936268B1; TWI605333B; TW201428479A

Abstract

방법들 및 시스템들은, 슬립 상태에 대하여 런타임 디스에이블 조건이 충족되는지 여부를 판정하는 것 및 런타임 디스에이블 조건이 충족되면 슬립 상태를 디스에이블하는 것을 가능하게 한다. 또한, 런타임 복귀 조건이 충족되면 슬립 상태가 인에이블될 수 있다. 일 예에서, 런타임 디스에이블 조건이 충족되는지 여부를 판정하는 것은, 슬립 상태에 대한 오류 진입률을 판정하는 것, 및 오류 진입률을 에너지-기반 임계값과 비교하는 것을 포함하고, 오류 진입률이 에너지-기반 임계값을 초과하면 슬립 상태가 디스에이블된다.

Description

전력 및 성능을 위한 슬립 상태들의 적응성 디스에이블링 및 인에이블링{ADAPTIVELY DISABLING AND ENABLING SLEEP STATES FOR POWER AND PERFORMANCE}

실시예들은 일반적으로 컴퓨팅 플랫폼들에서의 전력 관리에 관한 것이다. 보다 구체적으로, 실시예들은 전력 및 성능을 위한 슬립 상태들의 적응성 디스에이블링 및 인에이블링에 관한 것이다.

<논의>

전력 소비를 줄이기 위해서, 모바일 디바이스들은 CPU(C entral Processing Unit)가 유휴상태가 될 때 CPU/플랫폼을 저전력 슬립 상태들로 진입시킨다. 예를 들어, 종래의 모바일 디바이스들은 다수의 CPU 및 플랫폼 슬립 상태들(예를 들어, 각각, "Cx" 및 "S0ix" 상태들)이 구비될 수 있고, 이러한 슬립 상태들은, 전력, 탈출 레이턴시(exit latency) 및 에너지 평형 시간(energy break-even time)의 면에서 상이한 특징들을 갖는다. 따라서, 디바이스가 다수의 슬립 상태들의 존재로부터 최대로 이익을 얻는 능력은 디바이스가 런타임에 최적의 슬립 상태들을 선택하는 능력에 의존할 수 있다.

Linux 계열의 운영 체체들(예를 들어, UNIX^®, Solaris, FreeBSD^® 등)에서 현재 슬립-상태 선택 알고리즘들은 주로 예측된 유휴 지속시간들에 의존할 수 있다. 그러나, 액티브 모바일 작업부하(workload)들에 대해 유휴 지속시간들을 정확히 예측하는 것은 매우 어려울 수 있다. 결과적으로, 부정확한 유휴 지속시간 예측들은, 종종, 모바일 디바이스들로 하여금, 너무 깊은 슬립 상태들에 진입하게 할 수 있고, 그 결과, 선택된 상태들의 에너지 평형 시간들이 만료하기 이전에 CPU/플랫폼을 깨우게 할 수 있다. 이러한 "오류 진입들(false entries)"은 액티브 상태에 머무르는 것에 비하여 훨씬 더 높은 전력 소비를 초래할 수 있다. 따라서, 너무 빈번한 오류 진입들은 저전력 상태들로 진입하는 것으로부터의 잠재적인 전력 절감을 상쇄시킬 수 있고, 아이러니하게도, 심지어 네트 에너지 손실(net energy loss)을 초래할 수 있다.

본 발명의 실시예들의 다양한 이점들은, 이하의 명세서 및 첨부된 청구항을 읽고 이하의 도면들을 참조하면, 기술분야에 숙련된 자에게 명백하게 될 것이다.
도 1은 일 실시예에 따른 복수의 슬립 상태들에 대한 오류 진입 에러율들의 일 예의 도표이다.
도 2는 일 실시예에 따른 복수의 슬립 상태들에 대한 정규화된 플랫폼 전력 소비의 일 예의 도표이다.
도 3a는 일 실시예에 따라 런타임에 슬립 상태를 디스에이블하는 방법의 일 예의 흐름도이다.
도 3b는 일 실시예에 따라 런타임에 슬립 상태를 인에이블하는 방법의 일 예의 흐름도이다.
도 4는 일 실시예에 따라 오류 진입률들과 에너지-기반 임계값을 사용하여 런타임에 슬립 상태들을 적응성으로 디스에이블하고 인에이블하는 방법의 일 예의 흐름도이다.
도 5는 일 실시예에 따른 모바일 플랫폼의 일 예의 블럭도이다.

플랫폼 전력 소비를 절감하여 배터리 수명을 연장하는 것은, 스마트폰들 및 태블릿들과 같이 액티브 작업부하들을 갖는 소형 형태 인자 플랫폼들에 대해 특히 유익할 수 있다. 여러 프로세서들 및/또는 플랫폼들이 다수의 저전력 슬립 상태들(예를 들어, Cx, S0ix)을 제공할 수 있는데, 더 깊은 슬립 상태들은 통상적으로 더 적은 전력을 소비하지만, 해당 슬립 상태들에 진입하고 탈출하는데 더 많은 시간을 필요로 할 수 있다. 따라서, 슬립 상태들의 효과적인 사용을 보장하는 것은 전력 관리에 핵심적인 것일 수 있고, 특히 슬립 상태 탈출들을 야기할 수 있는 광범위한 인터럽트들을 갖는 플랫폼들에서 그러하다. 더욱 상세히 논의되는 바와 같이, 슬립 상태 선택에 대한 강화된 접근방식은 전력 및 성능을 고려하여 슬립 상태들을 적응성으로 디스에이블하고 인에이블 하는 것을 포함할 수 있다. 보다 구체적으로, 주어진 슬립 상태로의 오류 진입의 가능성을 식별하는 것은 이를 기반으로 슬립 상태들을 선택적으로 디스에이블하는 고유한 기회들을 제공할 수 있고, 이러한 디스에이블은 궁극적으로 전력 소비 및 성능 관점 양자 모두에서 최적인 동작에 이르게 할 수 있다.

예를 들어, 도 1은 복수의 슬립 상태들("C1", "C2", "C4", "C6")에 대한 오류 진입 에러율들의 도표(10)를 도시한다. C1 슬립 상태는 가장 얕은 슬립 상태일 수 있고, C6 슬립 상태는 가장 깊은 슬립 상태일 수 있다. 일반적으로, 더 깊은 슬립 상태들은 더 얕은 슬립 상태들보다 큰 전력 절감들을 제공할 수 있지만, 해당 슬립 상태로의 진입 및 이로부터의 탈출과 관련되는 더 긴 레이턴시들을 정당화하기 위해 슬립 상태에 더 길게 머무를 것(예를 들어, 더 긴 "에너지 평형 시간(energy break-even time)" 또는 "EBT")을 또한 필요로 할 수 있다. 그러나, 액티브 작업부하들은, 자신의 에너지 평형 시간이 충족되기 이전에, 프로세서를 선택된 슬립 상태에서 강제로 꺼낼 수 있다. 따라서, 도표(10)는 C1 상태보다 더 깊은 상태들이 해당 시간의 50% 이상 오류로 진입될 수 있다는 점을 보여준다.

또한, 도 2는 복수의 슬립 상태들에 대한 플랫폼 전력 소비의 도표(12)를 도시하며, 전력 소비 값들은 액티브 상태("C0")에 대해 정규화되었다. 도시된 예에서, C1 상태보다 더 깊은 상태들은 액티브 상태에서와 동일한 전력 소비량에 도달하며, 가장 깊은 슬립 상태("C6")는 실제로 액티브 상태보다 큰 전력 소비를 갖는다. 슬립 상태들의 오류 진입은 도표(12)에 보여지는 증가된 전력 소비의 주요 기여자일 수 있다. 더욱 상세히 논의되는 바와 같이, 런타임에 오류 진입의 가능성이 높은 슬립 상태들을 선태적으로 디스에이블하는 것은, 전력 보존, 배터리 수명 및 성능에 관하여 상당한 향상들을 제공할 수 있다. 본 명세서의 특정 예들이 ACPI(Advanced Configuration and Power Interface, 예를 들어, ACPI Specificaition, Rev. 4.0a, April 5, 2010) 저전력 상태들을 참조할 수 있지만, 기타 저전력 상태들 또한 사용될 수 있다.

도 3a는 런타임에 슬립 상태를 디스에이블하는 방법(14)을 도시한다. 이러한 방법(14)은, 예를 들어, PLA들(Programmable Logic Arrays), FPGA들(Field Programmable Gate Arrays), CPLD들(Complex Programmable Logic Devices)과 같은 설정형 로직에서, 예를 들어, ASIC(Application Specific Integrated Circuit), CMOS(Complementary Metal Oxide Semiconductor) 또는 TTL(Transistor-Transistor Logic) 기술과 같은 회로 기술을 사용하는 고정형-기능성 로직 하드웨어에서, 또는 이들의 조합에서 RAM(Random Access Memory), ROM(Read Only Memory), PROM(Programmable Read Only Memory), 펌웨어, 플래시 메모리 등과 같은 머신- 또는 컴퓨터-판독가능 저장 매체에 저장되는 논리 명령어들의 세트로서 구현될 수 있다. 예를 들어, 방법(14)에 도시된 동작들을 수행하는 컴퓨터 프로그램 코드는, Java, Smalltalk, C++ 등과 같은 객체 지향 프로그래밍 언어 및 "C" 프로그래밍 언어 또는 유사한 프로그래밍 언어들과 같은 종래의 절차적 프로그래밍 언어들을 포함하는 하나 이상의 프로그래밍 언어들의 임의의 조합으로 작성될 수 있다.

도시된 처리 블럭 16은 슬립 상태에 대하여 런타임 디스에이블 조건이 충족되는지 여부를 판정하는 것을 가능하게 한다. 런타임 디스에이블 조건은, 예를 들어, 에너지-기판 임계값을 초과하는 슬립 상태의 오류 진입률, 인터럽트 임계값을 초과하는 슬립 상태에 대한 인터럽트 빈도수(예를 들어, 플랫폼 컴포넌트가 슬립 상태에 있는 동안 인터럽트가 도달하는 빈도수), 레이턴시 임계값을 초과하는 슬립 상태에 대한 레이턴시(예를 들어, 플랫폼 컴포넌트가, 일단 그렇게 하도록 유도되면, 슬립 상태를 탈출하는데 걸리는 시간/사이클들의 양) 등, 또는 이들의 조합을 포함할 수 있다. 런타임 디스에이블 조건이 충족 및/또는 만족되면, 블럭 18은 슬립 상태를 디스에이블할 수 있다. 슬립 상태는, 예를 들어, 하나 이상의 레지스터 설정들을 변경하는 것, OS(Operating System) 컴포넌트에 메시지를 보내는 것 등에 의해 디스에이블 될 수 있다. 슬립 상태를 디스에이블하는 것은, 선택되는 상태로서의 경합에서 해당 슬립 상태를 제거할 수 있고, 이에 따라 오류 진입이 발생할 가능성을 줄여줄 수 있다.

도 3b는 런타임에 슬립 상태를 인에이블하는 방법(20)을 도시한다. 이러한 방법(20)은, 이미 언급된 바와 같이, 예를 들어, PLA들, FPGA들, CPLD들과 같은 설정형 로직에서, 예를 들어, ASIC, CMOS 또는 TTL 기술과 같은 회로 기술을 사용하는 고정형-기능성 로직 하드웨어에서, 또는 이들의 조합에서, RAM, ROM, PROM, 펌웨어, 플래시 메모리 등과 같은 머신- 또는 컴퓨터-판독가능 저장 매체에 저장되는 논리 명령어들의 세트로서 구현될 수 있다. 도시된 처리 블럭 22는 슬립 상태에 대하여 런타임 복귀(reinstatement) 조건이 충족되는지 여부를 판정하는 것을 가능하게 해준다. 런타임 복귀 조건은, 예를 들어, 슬립 상태에 대한 타이머가 만료되는 것, 슬립 상태에 대한 인터럽트 빈도수가 복귀 임계값 아래로 하락하는 것, 특정 작업부하가 완료되는 것 등, 또는 이들의 임의의 조합을 포함할 수 있다. 런타임 복귀 조건이 충족 및/또는 만족되면, 블럭 24는 슬립 상태를 인에이블할 수 있다. 슬립 상태는, 예를 들어, 하나 이상의 레지스터 설정들을 변경하는 것, OS 컴포넌트에 메시지를 보내는 것 등에 의해 적절하게 인에이블 될 수 있다. 슬립 상태를 인에이블하는 것은, 선택되는 슬립 상태로서의 경합에 해당 슬립 상태를 다시 둘 수 있고, 이에 따라 최적 슬립 상태가 선택될 가능성을 증가시킬 수 있다.

도 4는 오류 진입률들 및 에너지-기반 임계값을 사용하여 런타임에 슬립 상태들을 적응성으로 디스에이블하고 인에이블하는 방법(26)을 도시한다. 이러한 방법(20)은, 이미 언급된 바와 같이, 예를 들어, PLA들, FPGA들, CPLD들과 같은 설정형 로직에서, 예를 들어, ASIC, CMOS 또는 TTL 기술과 같은 회로 기술을 사용하는 고정형-기능성 로직 하드웨어에서, 또는 이들의 조합에서, RAM, ROM, PROM, 펌웨어, 플래시 메모리 등과 같은 머신- 또는 컴퓨터-판독가능 저장 매체에 저장되는 논리 명령어들의 세트로서 구현될 수 있다. 도시된 처리 블럭 28은 하나 이상의 후보 슬립 상태들을 식별하기 위해 가용 상태들을 점검하는 것을 가능하게 한다. 슬립 상태는 블럭 30에서 선택될 수 있고, 도시된 블럭 32는 선택된 슬립 상태에 진입한다. 선택된 슬립 상태는 블럭 34에서 탈출될 수 있고, 도시된 블럭 36은 선택된 슬립 상태에 대한 오류 진입률을 업데이트한다.

이러한 관점에서, 주어진 슬립 상태에 대한 오류 진입률은, 특정 이력 주기(historical period) 동안 슬립 상태로의 전체 진입들에 대한 슬립 상태로의 오류 진입들의 비율을 판정함으로써 취득될 수 있다. 이력 주기의 사용은 오류 진입 반응의 최근 경향들이 일시적 반응에 지나치게 의존하지 않고 반영될 수 있게 할 수 있다. 이러한 접근 방식은, 특히 이력 주기가 작업부하 의존성이면(예를 들어, 동일한 및/또는 유사한 작업부하들을 고려하면), 효과적일 수 있다. 따라서, 블럭 36에서의 업데이트는, 슬립 상태에서 소비된 시간이 슬립 상태의 타겟 거주기간(예를 들어, EBT)을 초과했는지에 관한 판정을 포함할 수 있고, 그렇지 않으면, 슬립 상태로의 진입은 오류 진입으로서 표시될 수 있다.

블럭 38에서는 오류 진입률이 에너지-기반 임계값을 초과하는지에 관한 판정이 행해질 수 있다. "에너지 평형 오류 진입 임계값(energy break-even false entry threshold"("EBFT")이라 할 수 있는, 에너지-기반 임계값은, 플랫폼 및 프로세서 특징들에 기초하여 판정되는 설계 시간 파라미터일 수 있다. 일반적으로, 에너지-기반 임계값은, 슬립 상태로 진입하는 것이 액티브 상태로 머무르는 것에 비해 전력을 절감할 수 있는지 여부를 판정하는 메트릭(metric)을 제공할 수 있다. 보다 구체적으로, 슬립 상태 "i"에 대한 EBFT는 아래와 같이 유도될 수 있다.

여기서,

는 슬립 상태 "i"의 오류 진입률이고,

및

는, 각각, 오류 및 정상 진입들에 대한 (단위 시간 당) 평균 전력 소비이며,

는 액티브 상태(예를 들어, C0)에서의 평균 전력이다. 여기서, 인덱스 "i"는, 예를 들어, CPU(예를 들어, Cx) 상태, 플랫폼(예를 들어, S0ix) 상태 등과 같은 임의의 슬립 상태를 나타내는데 사용된다.

그리고, EBFT는 슬립 상태 "i"에 진입으로부터의 전력 소비가 액티브 상태 전력(

)과 동일하게 되는 임계값 확률로서 정의될 수 있다. 따라서, EBFT는 수학식 1의 양 변을 등식화함으로써 유도될 수 있다. 즉,

오류 진입으로부터의 전력 소비가 액티브 상태 전력 소비보다 높다고(즉,

) 가정하면,

는 항상 1보다 작을 수 있다. 수학식 2는 또한 오류 진입으로부터의 전력(

) 패널티가 더 높을 수록 임계값이 더 낮다는 것을 나타낸다. 더 높은 전력 비용은 플랫폼이 오류 진입으로부터 내성이 덜하게 할 수 있고, 이에 따라 오류 진입 임계값을 저하시키기 때문에, 이러한 현상은 직관적으로 옳을 수 있다.

이하의 표 1은, 수학식 2에 기초하여, 본 명세서에 설명되는 에너지-기반 임계값들의 런타임 판정들을 용이하게 하도록 구성될 수 있는 룩업 테이블의 일 예를 보여준다.

도시된 예에서는, 모든 오류 진입된 슬립 상태들의 전력 소비(491.8mW)가, 플랫폼이 정상으로 액티브 상태에 머무를 때 소비되는 전력(245.9mW)보다 훨씬 크다는 점에 특히 주의하자. 전력 소비를 최소화하고 오류 진입들로부터의 잠재적인 에너지 손실을 예방하기 위해서, 플랫폼은 자신의 오류 진입률이 EBFT 값을 초과할 때 슬립 상태를 디스에이블할 수 있다. 예를 들어, C6 상태의 오류 진입률이 0.383보다 클 때, C6 상태에 진입하는 것으로부터 예상되는 전력 소비가 액티브 상태에서의 평균 전력 소비보다 더 크기 때문에, 플랫폼은 C6 상태를 디스에이블할 수 있다. 도시된 값들은 단지 논의를 용이하게 하기 위한 것이다. 또한, 제공되는 예들은 임의의 프로세서, 컴퓨터 시스템, 컴포넌트, 디바이스 등 또는 이들의 임의의 조합에 적용될 수 있다.

따라서, 블럭 38에서 에너지-기반 임계값이 초과되는 것으로 판정되면, 도시된 블럭 40은 슬립 상태를 디스에이블하는 것을 가능하게 하고, 블럭 42에서는 해당 슬립 상태를 언제 복귀하여야 할지를 판정하기 위해 타이머가 설정될 수 있다. 따라서, 도시된 예에서, 타이머가 만료될 때, 슬립 상태는 인에이블될 수 있다. 슬립 상태들을 언제 복귀할지를 판정하는 다른 조건들이 또한 사용될 수 있다. 예를 들어, 인터럽트 빈도수가 특정 복귀 임계값 아래로 하락하는 것, 현재 작업부하가 완료되는 것 등이면 슬립 상태가 인에이블될 수 있다.

이제 도 5를 참조하면, 플랫폼(44)이 도시된다. 플랫폼(44)은, 컴퓨팅 기능성(예를 들어, PDA(Personal Digital Assistant), 랩톱, 스마트 태블릿), 통신 기능성(예를 들어, 무선 스마트 폰), 이미징 기능성, 미디어 재생 기능성(예를 들어, 스마트 TV(TeleVision)), 또는 임의의 그의 조합(예를 들어, MID(Mobile Internet Device))을 갖는 모바일 디바이스의 일부일 수 있다. 도시된 예에서, 플랫폼(44)은, 배터리(45), 프로세서(46), IMC(Integrated Memory Controller)(48), IO(Input Output) 모듈(50), 시스템 메모리(52), 네트워크 컨트롤러(예를 들어, 네트워크 인터페이스 카드)(54), 오디오 IO 디바이스(56) 및 SSD(Solid State Disk)(58)를 포함한다. 하나 또는 여러 프로세서 코어들(60)을 포함할 수 있는 프로세서(46)는, PMU(Power Management Unit)(62)를 사용하여, 자신의 코어들(60) 및 기타 플랫폼 컴포넌트들을, 이미 언급된 바와 같이, 성능 및/또는 전력 관리 관심사들에 기초하여, 하나 이상의 액티브 및/또는 슬립 상태들에 둘 수 있다.

종종 칩셋의 Southbridge 또는 South Complex라고 하는, 도시된 IO 모듈(50)은, 호스트 컨트롤러로서 기능하고, 네트워크 컨트롤러(54)와 통신하며, 이는, 예를 들어, 셀룰러 전화(예를 들어, W-CDMA(UMTS), CDMA2000(IS-856/IS-2000) 등), WiFi(Wireless Fidelity, 예를 들어, IEEE(Institute of Electrical and Electronis Engineers) 802.11-2007, Wireless LAN(Local Area Network) MAC(Medium Access Control) and PHY Specifications), 4G LTE(Fourth Generation Long Term Evolution), Bluetooth(예를 들어, IEEE 802.15.1-2005, Wireless Personal Area Networks), WiMax(예를 들어, IEEE 802.16-2004, LAN/MAN Broadband Wireless LANS), GPS(Global Positioning System), 확산 스펙트럼(예를 들어, 900㎒) 및 기타 RF(Radio Frequency) 전화 통신 목적들과 같은 광범위한 목적을 위한 오프-플랫폼 통신 기능성을 제공할 수 있다. IO 모듈(50)은 또한 이러한 기능성을 지원하는 하나 이상의 무선 하드웨어 회로 블럭들을 포함할 수 있다.

SSD(58)는, 하나 이상의 NAND(Negated AND) 칩들을 포함할 수 있으며, 고 용량 데이터 저장 및/또는 상당한 양의 병렬성(parallelism)을 제공하는데 사용될 수 있다. 또한, Serial ATA(SATA, 예를 들어, SATA Rev. 3.0 Specification, May 27, 2009, SATA-IO(SATA International Organization)) 버스, 또는 PCI Express Graphis(PEG, 예를 들어, PCI(Peripheral Components Interconnect) Express x16 Graphics 150W-ATX Specification 1.0, PCI Special Interest Group) 버스와 같은 표준 버스들 상에서 IO 모듈(50)에 접속되는 별도 ASIC 컨트롤러들로서 구현되는 NAND 컨트롤러들을 포함하는 솔루션들이 있을 수 있다. SSD(58)는 또한 USB(Universal Serial Bus, 예를 들어, USB Specficaiont 3.0, USB Implementers Forum) 플래시 저장 디바이스로서 사용될 수 있다.

도시된 IO 모듈(50)은, 슬립 상태에 대하여 런타임 디스에이블 조건이 충족되는지 여부를 판정하도록 구성되는 비교 로직(64)을 포함하여, 런타임 디스에이블 조건이 충족되면 디스에이블 로직(66)이 슬립 상태를 디스에이블하고, 런타임 복귀 조건이 충족되면 인에이블 로직(68)이 슬립 상태를 인에이블한다. 일 예에서, 비교 로직(64)은, 슬립 상태에 대한 오류 진입률을 판정하고, 오류 진입률을 에너지-기반 임계값과 비교하여 런타임 디스에이블 조건이 충족되는지 여부를 판정하도록 구성되어, 오류 진입률이 에너지-기반 임계값을 초과하면 슬립 상태가 디스에이블된다. 또한, 비교 로직(64)은, 이력 주기 동안 슬립 상태로의 전체 진입들에 대한 슬립 상태로의 오류 진입들의 비율을 판정하여 오류 진입률을 판정하는 비율 모듈(70)을 포함할 수 있다. 비교 로직(64)은, 또한, 이전 인터럽트 도달 패턴(previous interrupt arrival pattern)에 적어도 부분적으로 기초하여 오류 진입률을 예측하는 예측 모듈(72)을 포함할 수 있다. 도시된 SSD(58)는, 예를 들어, 이미 논의된 표 1과 같은 룩업 테이블(74)을 저장하고, 비교 로직(64)은 룩업 테이블(74)로부터 에너지-기반 임계값을 취득할 수 있다.

비교 로직(64)은, 또한, 슬립 상태에 대한 인터럽트 빈도수를 판정하고, 인터럽트 빈도수를 인터럽트 임계값과 비교하여 런타임 조건이 충족되는지 여부를 판정하도록 구성될 수 있고, 인터럽트 빈도수가 인터럽트 임계값을 초과하면 슬립 상태가 디스에이블된다. 또한, 비교 로직(64)은, 슬립 상태에 대한 레이턴시를 판정할 수 있고, 레이턴시를 레이턴시 임계값과 비교하여 런타임 디스에이블 조건이 충족되는지 여부를 판정할 수 있고, 레이턴시가 레이턴시 임계값을 초과하면 슬립 상태가 디스에이블된다. 특정 슬립 상태를 디스에이블하여야 하는지 여부를 판정하는데 기타 파라미터들 및/또는 조건들이 또한 사용될 수 있다. 이미 언급된 바와 같이, 인에이블 로직(68)은, 타이머가 만료되는 것, 인터럽트 빈도수가 복귀 임계값 아래로 하락하는 것, 작업 부하가 완료되는 것 등이면 특정 슬립 상태를 인에이블하도록 구성될 수 있다.

비교 로직(64), 디스에이블 로직(66) 및/또는 인에이블 로직(68)은, 예를 들어, 프로세서(46) 상에서와 같이 플랫폼(44) 내의 다른 곳에 구현될 수 있다. 또한, 프로세서(46) 및 IO 모듈(50)이 별도 블럭들로서 도시되지만, 프로세서(46) 및 IO 모듈(50)은 동일 반도체 다이 상의 SoC(System on Chip)으로서 구현될 수 있다. 따라서, 비교 로직(64), 디스에이블 로직(66) 및 인에이블 로직(68)은, 액티브 작업부하들에 대해 고성능 레벨을 유지하면서, 플랫폼에 대한 전력 소비를 절감할 수 있고, 결국 배터리(45)의 수명을 연장할 수 있다.

따라서, 본 명세서에 설명되는 기술들은, 낮은 선택 에러율들로 슬립 상태들을 보다 효과적으로 사용하면서, 오류 진입들이 너무 자주 발생하는 것과 관련되는 잠재적인 에너지 손실들을 예방할 수 있다. 결과적으로, 모바일 플랫폼들은, 재개 레이턴시들이 감소되는 것으로 인해 시스템 성능이 향상되어, 평균적으로 더 높은 네트 전력 절감들을 달성할 수 있다.

따라서, 실시예들은, 슬립 상태에 대하여 런타임 디스에이블 조건이 충족되는지 여부에 관한 판정이 이루어지는 방법을 가능하게 할 수 있다. 이러한 방법은, 또한, 런타임 디스에이블 조건이 충족되면 슬립 상태를 디스에이블하고, 런타임 복귀 조건이 충족되면 슬립 상태를 인에이블하는 것을 포함할 수 있다.

실시예들은, 또한, 적어도 하나의 프로세서에 의해 실행되는 경우, 컴퓨터로 하여금, 슬립 상태에 대하여 런타임 디스에이블 조건이 충족되는지 여부를 판정하게 하는 명령어들의 세트를 갖는 적어도 하나의 머신 판독가능 저장 매체를 포함할 수 있다. 이러한 명령어들은, 실행되는 경우, 또한, 컴퓨터로 하여금, 런타임 디스에이블 조건이 충족되면 슬립 상태를 디스에이블하게 할 수 있고, 런타임 복귀 조건이 충족되면 슬립 상태를 인에이블하게 할 수 있다.

실시예들은, 또한, 슬립 상태에 대하여 런타임 디스에이블 조건이 충족되는지 여부를 판정하는 비교 로직, 및 런타임 디스에이블 조건이 충족되면 슬립 상태를 디스에이블하는 디스에이블 로직을 구비하는 장치를 포함할 수 있다. 또한, 이러한 장치는 런타임 복귀 조건이 충족되면 슬립 상태를 인에이블하는 인에이블 로직을 구비할 수 있다.

실시예들은, 또한, 모바일 플랫폼에 전력을 공급하는 배터리, 슬립 상태에 대하여 런타임 디스에이블 조건이 충족되는지 여부를 판정하는 비교 로직을 갖는 IO(Input Output) 모듈을 구비하는 모바일 플랫폼을 포함할 수 있다. IO 모듈은, 또한, 런타임 디스에이블 조건이 충족되면 슬립 상태를 디스에이블하는 디스에이블 로직 및 런타임 복귀 조건이 충족되면 슬립 상태를 인에이블하는 인에이블 로직을 포함할 수 있다.

본 발명의 실시예들은 모든 타입들의 반도체 집적 회로("IC") 칩들과 사용되도록 적용될 수 있다. 이러한 IC 칩들의 예들은, 이에 제한되는 것은 아니지만, 프로세서들, 컨트롤러들, 칩셋 컴포넌트들, PLA들(Programmable Logic Arrays), 메모리 칩들, 네트워크 칩들, SoC들(Systems on Chip), SSD/NAND 컨트롤러 ASIC들 등을 포함한다. 또한, 도면들 중 일부에서, 신호 도체 라인들은 선들로 표현된다. 더 많은 구성 신호 경로들을 표시하고, 숫자 라벨을 갖고, 다수의 구성 신호 경로들을 표시하고, 및/또는 하나 이상의 끝에 화살표들을 갖고, 주요 정보 흐름 방향을 표시하기 위해, 일부는 상이할 수 있다. 그러나, 이것은 제한적 방식으로 이해되어서는 안 된다. 오히려, 그러한 추가된 세부사항은 회로의 더 쉬운 이해를 용이하게 하도록 하나 이상의 예시적인 실시예들과 연관되어 사용될 수 있다. 추가적인 정보를 갖는지 여부와 상관없이, 임의의 표현된 신호 라인들은, 다수의 방향으로 이동할 수 있는 하나 이상의 신호들을 실제로 포함할 수 있고, 임의의 적절한 타입의 신호 방식, 예를 들어, 차동 쌍들, 광 섬유 라인들, 및/또는 단일-단 라인들로 구현되는 디지털 또는 아날로그 라인들로 구현될 수 있다.

예시적인 크기들/모델들/값들/범위들이 주어졌을 수 있지만, 본 발명의 실시예들이 동일한 것으로 제한되는 것은 아니다. 제조 기술(예를 들어, 포토리소그래피)이 시간에 따라 발달함에 따라, 더 작은 크기의 디바이스들이 제조될 수 있다는 점이 예상된다. 또한, 도시 및 논의의 편의상, 그리고 본 발명의 실시예들의 특정 양상들을 불명료하게 하지 않도록, IC 칩들 및 기타 컴포넌트들로의 잘 알려진 전력/접지 접속들은 도면들 내에 도시될 수도 도시되지 않을 수도 있다. 또한, 배치들은, 본 발명의 실시예들을 불명료하게 하는 것을 회피하기 위해 블럭도 형태로 도시될 수 있고, 또한 이러한 블럭도 배치들의 구현에 관한 상세들이 실시예가 구현될 플랫폼에 매우 의존한다는 사실, 즉 그러한 상세들이 기술분야에서 숙련된 자의 이해 범위 내에 있어야 한다는 사실에 비추어 도시될 수 있다. 특정 세부사항들(예를 들어, 회로들)이 본 발명의 예시적인 실시예들을 설명하기 위해 기재되는 경우, 본 발명의 실시예들은 이러한 특정 세부 사항들 없이, 또는 이들을 변형하여 실시될 수 있다는 점이 기술 분야의 숙련된 자에게 명백할 것이다. 따라서, 설명은 제한적인 것 대신에 예시적인 것으로서 간주되어야 한다.

"연결된(coupled)"이란 용어는 본 명세서에서 해당 컴포넌트들 간의, 직접적 또는 간접적, 임의의 타입의 관계를 말하는데 사용될 수 있으며, 전기적, 기계적, 유동적, 광학적, 전자기적, 전자기계적 또는 기타 접속들에 적용될 수 있다. 또한, "제1(first)", "제2(second)" 등의 용어는 논의를 용이하게 하기 위해서만 본 명세서에서 사용되며, 달리 표시되지 않는 한, 특정한 시간적 또는 순서적 중요성을 수반하지 않는다.

본 발명의 실시예들의 광범위한 기술들이 다양한 형태들로 구현될 수 있다는 점을 지금까지의 설명으로부터 기술분야의 숙련된 자들은 이해할 것이다. 따라서, 본 발명의 실시예들이 그 특정 예들과 관련하여 설명되었지만, 도면들, 명세서 및 하기의 청구범위를 참조하면 기술분야의 통상의 기술자에게는 기타 변형들이 명백하게 될 것이므로, 본 발명의 실시예들의 진정한 범위가 이에 제한되어서는 안 된다.

Claims

모바일 플랫폼으로서,
상기 모바일 플랫폼에 전력을 공급하는 배터리; 및
IO(Input Output) 모듈
을 포함하고,
상기 IO 모듈은,
슬립 상태에 대하여 런타임 디스에이블 조건이 충족되는지 여부를 판정하는 비교 로직,
상기 런타임 디스에이블 조건이 충족되면 상기 슬립 상태를 디스에이블하는 디스에이블 로직, 및
런타임 복귀(reinstatement) 조건이 충족되면 상기 슬립 상태를 인에이블하는 인에이블 로직을 포함하는 모바일 플랫폼.
제1항에 있어서,
상기 비교 로직은,
상기 슬립 상태에 대한 오류 진입률(false entry rate)을 판정하고,
상기 오류 진입률을 에너지-기반 임계값과 비교하여, 상기 런타임 디스에이블 조건이 충족되는지 여부를 판정하고, 상기 오류 진입률이 상기 에너지-기반 임계값을 초과하면 상기 슬립 상태는 디스에이블되는 모바일 플랫폼.
제2항에 있어서,
상기 비교 로직은, 이력 주기(historical period) 동안 상기 슬립 상태로의 전체 진입들에 대한 상기 슬립 상태로의 오류 진입들의 비율을 판정하여, 상기 오류 진입률을 판정하는 비율 모듈을 포함하는 모바일 플랫폼.
제2항에 있어서,
상기 비교 로직은, 이전 인터럽트 도달 패턴(previous interrupt arrival pattern)에 적어도 부분적으로 기초하여 상기 오류 진입률을 예측하는 예측 모듈을 포함하는 모바일 플랫폼.
제2항에 있어서,
룩업 테이블을 저장하는 메모리를 더 포함하고, 상기 비교 로직은 상기 룩업 테이블로부터 상기 에너지-기반 임계값을 취득하는 모바일 플랫폼.
제1항에 있어서,
상기 비교 로직은,
상기 슬립 상태에 대한 인터럽트 빈도수를 판정하고,
상기 인터럽트 빈도수를 인터럽트 임계값과 비교하여, 상기 런타임 디스에이블 조건이 충족되는지 여부를 판정하고, 상기 인터럽트 빈도수가 상기 인터럽트 임계값을 초과하면 상기 슬립 상태는 디스에이블되는 모바일 플랫폼.
제1항에 있어서,
상기 비교 로직은,
상기 슬립 상태에 대한 레이턴시를 판정하고,
상기 레이턴시를 레이턴시 임계값과 비교하여, 상기 런타임 디스에이블 조건이 충족되는지 여부를 판정하고, 상기 레이턴시가 상기 레이턴시 임계값을 초과하면 상기 슬립 상태는 디스에이블되는 모바일 플랫폼.
제1항 내지 제7항 중 어느 한 항에 있어서,
타이머가 만료되는 것, 인터럽트 빈도수가 복귀 임계값 아래로 하락하는 것, 및 작업부하(workload)가 완료되는 것 중 하나 이상이 충족되면, 상기 슬립 상태는 인에이블되는 모바일 플랫폼.
장치로서,
슬립 상태에 대하여 런타임 디스에이블 조건이 충족되는지 여부를 판정하는 비교 로직,
상기 런타임 디스에이블 조건이 충족되면 상기 슬립 상태를 디스에이블하는 디스에이블 로직, 및
런타임 복귀 조건이 충족되면 상기 슬립 상태를 인에이블하는 인에이블 로직
을 포함하는 장치.
제9항에 있어서,
상기 비교 로직은,
상기 슬립 상태에 대한 오류 진입률을 판정하고,
상기 오류 진입률을 에너지-기반 임계값과 비교하여, 상기 런타임 디스에이블 조건이 충족되는지 여부를 판정하고, 상기 오류 진입률이 상기 에너지-기반 임계값을 초과하면 상기 슬립 상태는 디스에이블되는 장치.
제10항에 있어서,
상기 비교 로직은, 이력 주기 동안 상기 슬립 상태로의 전체 진입들에 대한 상기 슬립 상태로의 오류 진입들의 비율을 판정하여, 상기 오류 진입률을 판정하는 비율 모듈을 포함하는 장치.
제10항에 있어서,
상기 비교 로직은, 이전 인터럽트 도달 패턴에 적어도 부분적으로 기초하여 상기 오류 진입률을 예측하는 예측 모듈을 포함하는 장치.
제10항에 있어서,
상기 비교 로직은 룩업 테이블로부터 상기 에너지-기반 임계값을 취득하는 장치.
제9항에 있어서,
상기 비교 로직은,
상기 슬립 상태에 대한 인터럽트 빈도수를 판정하고,
상기 인터럽트 빈도수를 인터럽트 임계값과 비교하여, 상기 런타임 디스에이블 조건이 충족되는지 여부를 판정하고, 상기 인터럽트 빈도수가 상기 인터럽트 임계값을 초과하면 상기 슬립 상태는 디스에이블되는 장치.
제9항에 있어서,
상기 비교 로직은,
상기 슬립 상태에 대한 레이턴시를 판정하고,
상기 레이턴시를 레이턴시 임계값과 비교하여, 상기 런타임 디스에이블 조건이 충족되는지 여부를 판정하고, 상기 레이턴시가 상기 레이턴시 임계값을 초과하면 상기 슬립 상태는 디스에이블되는 장치.
제9항 내지 제15항 중 어느 한 항에 있어서,
타이머가 만료되는 것, 인터럽트 빈도수가 복귀 임계값 아래로 하락하는 것, 및 작업부하가 완료되는 것 중 하나 이상이 충족되면, 상기 슬립 상태가 인에이블되는 장치.
명령어들의 세트를 포함하는 적어도 하나의 머신 판독가능 저장 매체로서,
상기 명령어들은, 적어도 하나의 프로세서에 의해 실행되는 경우, 컴퓨터로 하여금,
슬립 상태에 대하여 런타임 디스에이블 조건이 충족되는지 여부를 판정하게 하고,
상기 런타임 디스에이블 조건이 충족되면 상기 슬립 상태를 디스에이블하게 하고,
런타임 복귀 조건이 충족되면 상기 슬립 상태를 인에이블하게 하는 적어도 하나의 머신 판독가능 저장 매체.
제17항에 있어서,
상기 명령어들은, 실행되는 경우, 컴퓨터로 하여금,
상기 슬립 상태에 대한 오류 진입률을 판정하게 하고,
상기 오류 진입률을 에너지-기반 임계값과 비교하여, 상기 런타임 디스에이블 조건이 충족되는지 여부를 판정하게 하고, 상기 오류 진입률이 상기 에너지-기반 임계값을 초과하면 상기 슬립 상태는 디스에이블되는 적어도 하나의 머신 판독가능 저장 매체.
제18항에 있어서,
상기 명령어들은, 실행되는 경우, 컴퓨터로 하여금, 이력 주기 동안 상기 슬립 상태로의 전체 진입들에 대한 상기 슬립 상태로의 오류 진입들의 비율을 판정하여, 상기 오류 진입률을 판정하게 하는 적어도 하나의 머신 판독가능 저장 매체.
제18항에 있어서,
상기 명령어들은, 실행되는 경우, 컴퓨터로 하여금, 이전 인터럽트 도달 패턴에 적어도 부분적으로 기초하여 상기 오류 진입률을 예측하게 하는 적어도 하나의 머신 판독가능 저장 매체.
제18항에 있어서,
상기 명령어들은, 실행되는 경우, 컴퓨터로 하여금, 룩업 테이블로부터 상기 에너지-기반 임계값을 취득하게 하는 적어도 하나의 머신 판독가능 저장 매체.
제17항에 있어서,
상기 명령어들은, 실행되는 경우, 컴퓨터로 하여금,
상기 슬립 상태에 대한 인터럽트 빈도수를 판정하게 하고,
상기 인터럽트 빈도수를 인터럽트 임계값과 비교하여, 상기 런타임 디스에이블 조건이 충족되는지 여부를 판정하게 하고, 상기 인터럽트 빈도수가 상기 인터럽트 임계값을 초과하면 상기 슬립 상태는 디스에이블되는 적어도 하나의 머신 판독가능 저장 매체.
제17항에 있어서,
상기 명령어들은, 실행되는 경우, 컴퓨터로 하여금,
상기 슬립 상태에 대한 레이턴시를 판정하게 하고,
상기 레이턴시를 레이턴시 임계값과 비교하여, 상기 런타임 디스에이블 조건이 충족되는지 여부를 판정하게 하고, 상기 레이턴시가 상기 레이턴시 임계값을 초과하면 상기 슬립 상태가 디스에이블되는 적어도 하나의 머신 판독가능 저장 매체.
제17항 내지 제23항 중 어느 한 항에 있어서,
타이머가 만료되는 것, 인터럽트 빈도수가 복귀 임계값 아래로 하락하는 것, 및 작업부하가 완료되는 것 중 하나 이상이 충족되면, 상기 슬립 상태가 인에이블되는 적어도 하나의 머신 판독가능 저장 매체.
방법으로서,
슬립 상태에 대하여 런타임 디스에이블 조건이 충족되는지 여부를 판정하는 단계,
상기 런타임 디스에이블 조건이 충족되면 상기 슬립 상태를 디스에이블하는 단계, 및
런타임 복귀 조건이 충족되면 상기 슬립 상태를 인에이블하는 단계
를 포함하는 방법.
제25항에 있어서,
상기 런타임 디스에이블 조건이 충족되는지 여부를 판정하는 단계는,
상기 슬립 상태에 대한 오류 진입률을 판정하는 단계, 및
상기 오류 진입률을 에너지-기반 임계값과 비교하는 단계를 포함하고, 상기 오류 진입률이 상기 에너지-기반 임계값을 초과하면 상기 슬립 상태는 디스에이블되는 방법.
제26항에 있어서,
상기 오류 진입률을 판정하는 단계는, 이력 주기 동안 상기 슬립 상태로의 전체 진입들에 대한 상기 슬립 상태로의 오류 진입들의 비율을 판정하는 단계를 포함하는 방법.
제26항에 있어서,
상기 오류 진입률을 판정하는 단계는, 이전 인터럽트 도달 패턴에 적어도 부분적으로 기초하여 상기 오류 진입률을 예측하는 단계를 포함하는 방법.
제26 내지 제28항 중 어느 한 항에 있어서,
룩업 테이블로부터 상기 에너지-기반 임계값을 취득하는 단계를 더 포함하는 방법.