TWI602397B - 類比－數位轉換裝置以及用於檢查類比－數位轉換器用的多工器的相關方法 - Google Patents

類比－數位轉換裝置以及用於檢查類比－數位轉換器用的多工器的相關方法 Download PDF

Info

Publication number
TWI602397B
TWI602397B TW102107754A TW102107754A TWI602397B TW I602397 B TWI602397 B TW I602397B TW 102107754 A TW102107754 A TW 102107754A TW 102107754 A TW102107754 A TW 102107754A TW I602397 B TWI602397 B TW I602397B
Authority
TW
Taiwan
Prior art keywords
analog
multiplex
multiplexer
switch
channel
Prior art date
Application number
TW102107754A
Other languages
English (en)
Other versions
TW201347415A (zh
Inventor
魯迪格 卡納
Original Assignee
羅伯特博斯奇股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 羅伯特博斯奇股份有限公司 filed Critical 羅伯特博斯奇股份有限公司
Publication of TW201347415A publication Critical patent/TW201347415A/zh
Application granted granted Critical
Publication of TWI602397B publication Critical patent/TWI602397B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing
    • H03M1/1076—Detection or location of converter hardware failure, e.g. power supply failure, open or short circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/122—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

類比-數位轉換裝置以及用於檢查類比-數位轉換器用的多工器的相關方法
本發明係有關於一種如獨立項1所述之類比-數位轉換裝置以及一種如獨立項11所述之用於檢查類比-數位轉換器用的多工器的相關方法。
通常在類比-數位轉換器前設置一多工器，以便用單獨一個類比-數位轉換器將多個輸入端的類比信號轉換為對應之數位信號。多工器中可能出現的錯誤(例如，與另一電位發生短路，多個多工通道相互耦合，或者其中一多工通道內出現中斷)將無法被檢知。為將此種帶多工器及類比-數位轉換器的類比-數位裝置應用於安全領域，相應可靠性檢查是必不可少的。該類比-數位轉換裝置例如可被構造為一實施為ASIC(Application-Specific Integrated Circuit：特殊應用積體電路)之感測器裝置的一部分。
目前所用的方法係透過多項指令及一軟體程式對多工器進行檢查，且在相應控制設備中利用微控器來執行該軟體程式。在此情況下，程式流程必須總是等待ASIC之運算狀況，而後方可啟動檢查用程式步驟。 此舉會提高軟體複雜度，造成微控器在檢查期間的無謂等待時間過長。
例如，公開案DE 10 2008 042 400 A1描述一種用於修正類此-數位轉換裝置之偏差的方法與修正裝置。此修正裝置包括一用於連接類比-數位轉換器之輸入端與至少一測量多工通道或偏差多工通道的多工器。該偏差多工通道提供一預定義基準電壓值或預定義基準電流值。一計算單元將該類比-數位轉換器之輸出端所提供的值作為偏差值存儲於記憶體內，或者基於一關聯結構將該類比-數位轉換器之輸出端所提供的值作為測量值與所存儲之偏差值進行關聯，並將所得出的值作為修正後的測量值提供給一傳輸單元。另設一控制單元，其將多工器及計算單元切換至第一或第二工作模式，在第一工作模式中，類比-數位轉換器的輸入端連接偏差多工通道，類比-數位轉換器之輸出端所提供的值在計算單元內被解釋為偏差值，在該第二模式中，類比-數位轉換器的輸入端連接測量多工通道，該輸出端所提供的值在計算單元內被解釋為測量值。
本發明具有獨立項1所述特徵的類比-數位轉換裝置以及本發明用於檢查類比-數位轉換器用多工器的方法之優點在於，可在類比-數位轉換裝置內對其多工器進行自動檢查。亦即，可利用例如由一控制設備所輸出的軟體指令來激活該類比-數位轉換裝置內的較佳一自動運行之順序控制(Ablaufsteuerung)，該順序控制激活並分析針對該多工器之檢查條件，以便對整個類比-數位轉換裝置進行全面檢查。可由一控制設備透過軟體指令取走檢查結果。
本發明之基本理念在於佈置於該類比-數位轉換裝置內且能 實施簡單順序控制之複合邏輯電路，以便根據一軟體指令啟動一檢查模式，該檢查模式檢查以下事項：該多工器之多工通道的各輸入端口是否接地短路或與另一電位發生短路，以及/或者該多工器的各多工通道是否與另一電壓電位存在內部短路及/或與另一多工通道耦合。
該邏輯電路可在該檢查模式期間執行不同檢查操作，以便檢知該多工器的各多工通道是否與其他電壓電位存在內部及/或外部短路。此外，該邏輯電路亦可執行不同檢查操作，以便檢知是否有多個多工器多工通道發生將會造成難以覺察之誤測的耦合現象。實施該耦合檢查時係對兩個巢套迴路進行處理，其中將刺激多工通道與測量多工通道加以區別。其中，對一刺激多工通道施加規定之電壓電位，在測量多工通道上僅實施測量。實施內部耦合檢查時，將該刺激多工通道連接一內部電壓電位，實施外部耦合檢查時，對該刺激多工通道的輸入端口施加一外部電壓電位。可儲存測量列的結果並視相應請求予以輸出。所有檢查或測量皆於檢查模式啟動後藉由軟體指令自動運行，因此，相應控制設備或其微控器不受整個檢查或測量的影響並能在此期間處理其他過程。該自動檢查模式結束後，可視需要取走測量結果。
本發明之實施方式提出一種帶多工器及類比-數位轉換器的類比-數位轉換裝置，該多工器包含多個具有至少一開關的多工通道，該類比-數位轉換器的類比輸入端連接該多工器之輸出端口。根據本發明，至少一多工通道中設有至少另一用於檢查該多工器之開關，該至少另一開關使該對應之多工通道的輸入端口及/或輸出端口以及/或者使該對應之多工通道與一規定之電壓電位相連。
本發明提出一種檢查類比-數位轉換器用的多工器的方法，其中，該多工器包含多個具有至少一開關的多工通道，該等至少一開關受到切換並使該相應多工通道的一輸入端口與一對應之輸入端口相連。根據本發明，在至少一多工通道中設置至少另一用於檢查該多工器之開關，利用該至少另一開關來使該對應之多工通道的輸入端口及/或輸出端口以及/或者使該對應之多工通道與一規定之電壓電位相連。
附屬項所列措施及改良方案係獨立項1所述之類比-數位轉換裝置以及獨立項11所述之檢查類比-數位轉換器用多工器的方法的有益改進方案。
根據尤佳方案，本發明之裝置包含一邏輯電路，該邏輯電路對相應多工通道的該至少一開關及該至少另一開關進行切換並使該多工通道的一輸入端口與一對應之輸出端口相連，可在該邏輯電路中實施一順序控制，該順序控制可藉由控制對應之開關來以規定之次序對各多工通道進行以下檢查：相應多工通道是否與另一電壓電位存在內部及/或外部短路以及/或者是否與另一多工通道耦合。較佳可在一檢查模式中對該至少另一開關進行切換，其中，該邏輯電路內的該順序控制在該檢查模式期間被激活。
根據本發明之類比-數位轉換裝置的有利設計方案，可設置用於提供至少一規定之外部電壓電位的供電單元及選擇單元。該供電單元例如可提供多個可用來對該多工器及該類比-數位轉換器進行檢查的基準電壓電平。舉例而言，該供電單元提供一第一基準電壓電平，其被該類比-數位轉換器轉換為最大數位值；且提供一第二基準電壓電平，其被該類比-數位轉換器轉換為某個約等於該最大值的75%的數位值；且提供一第三基準 電壓電平，其被該類比-數位轉換器轉換為某個約等於該最大值的50%的數位值；以及提供一第四基準電壓電平，其被該類比-數位轉換器轉換為某個約等於該最大值的25%的數位值。此外亦有提供一地電位。在此情況下，可透過該選擇單元來選擇各基準電壓電平。
根據本發明之類比-數位轉換裝置的另一有利設計方案，該邏輯電路可將該類比-數位轉換器用作可根據該順序控制所給出的標準來測定該多工器之輸出端口上所產生之電壓電位的測量元件。該等標準例如可包括該多工器內或該選擇開關內之開關的特定開關狀態。
根據本發明之類比-數位轉換裝置的另一有利設計方案，該邏輯電路可根據該順序控制所給出的規定之標準來分析該多工器之輸出端口上所產生且經測定的電壓電位。該等規定之分析標準例如可包括用於對該等所產生且經測定之電壓電位進行比較的閾值、取值範圍等諸如此類。舉例而言，該邏輯電路可將該多工器之輸出端口上所產生且經測定之電壓電位與至少一規定之閾值進行比較，並將比較結果存儲於一記憶體。舉例而言，為確定該所產生且經測定之電壓電位是否處於一規定之取值範圍內，該邏輯電路檢查該所產生且經測定之電壓電位是否超過一第一閾值並同時低於一第二閾值，其中，該二閾值表示該取值範圍的相應邊界。
根據本發明之類比-數位轉換裝置的另一有利設計方案，該邏輯電路可視相應請求將存儲於至少一記憶體的比較結果輸出。為此，本發明之類比-數位轉換裝置例如可具有一通向控制設備之界面單元，該界面單元自該控制設備接收至少一用於執行該檢查模式以及/或者用於輸出該檢查結果的指令並將其轉發給該邏輯電路。該界面單元可在每次啟動整體系 統時接收該用於執行該檢查模式的指令。藉此便可在本發明之類比-數位轉換裝置的每個運行過程中基本上確保該多工器無錯工作。
根據本發明之方法的有利設計方案，可實施一順序控制，該順序控制藉由控制相應之開關來以規定之次序對各多工通道進行以下檢查：相應多工通道是否與另一電壓電位存在內部及/或外部短路以及/或者是否與另一多工通道耦合。較佳可在一檢查模式中對該至少另一開關進行切換，其中，在該檢查模式期間激活該邏輯電路內的該順序控制。
根據本發明之方法的另一有利設計方案，可將該等多工通道中的一個實施為刺激多工通道，將其餘多工通道實施為測量多工通道，其中，可依次將各多工通道實施為刺激多工通道。
1‧‧‧類比-數位轉換裝置
10‧‧‧邏輯電路
12‧‧‧順序控制
20‧‧‧多工器
30‧‧‧類比-數位轉換器
40‧‧‧界面單元
50‧‧‧記憶體
60‧‧‧選擇單元
70‧‧‧供電單元
80‧‧‧控制設備
A‧‧‧節點
AP‧‧‧輸出端口
B‧‧‧節點
C‧‧‧節點
D‧‧‧節點
D1‧‧‧二極體
E‧‧‧節點
EP1‧‧‧輸入端口
EP2‧‧‧輸入端口
EPn‧‧‧輸入端口
F‧‧‧節點
G‧‧‧節點
H‧‧‧節點
I‧‧‧節點
J‧‧‧節點
K‧‧‧節點
K1‧‧‧多工通道
K2‧‧‧多工通道
K3‧‧‧多工通道
Kn‧‧‧多工通道
L‧‧‧節點
M‧‧‧節點
O‧‧‧節點
P‧‧‧節點
Q‧‧‧節點
R‧‧‧節點
R1‧‧‧電阻器
R2‧‧‧電阻器
S1‧‧‧開關
S2‧‧‧開關
S3‧‧‧開關
S4‧‧‧開關
S5‧‧‧開關
S6‧‧‧開關
S10‧‧‧選擇開關
S11‧‧‧選擇開關
S12‧‧‧選擇開關
S13‧‧‧選擇開關
S14‧‧‧選擇開關
S100‧‧‧步驟
S110‧‧‧步驟
S120‧‧‧步驟
S130‧‧‧步驟
S140‧‧‧步驟
S150‧‧‧步驟
S200‧‧‧步驟
S210‧‧‧步驟
S220‧‧‧步驟
S230‧‧‧步驟
S240‧‧‧步驟
S250‧‧‧步驟
S260‧‧‧步驟
S270‧‧‧步驟
S300‧‧‧步驟
S310‧‧‧步驟
S320‧‧‧步驟
S330‧‧‧步驟
S340‧‧‧步驟
S350‧‧‧步驟
S360‧‧‧步驟
S370‧‧‧步驟
S380‧‧‧步驟
S390‧‧‧步驟
S395‧‧‧步驟
S400‧‧‧步驟
S410‧‧‧步驟
S420‧‧‧步驟
S430‧‧‧步驟
S440‧‧‧步驟
S450‧‧‧步驟
S460‧‧‧步驟
S470‧‧‧步驟
S500‧‧‧步驟
S510‧‧‧步驟
S520‧‧‧步驟
S600‧‧‧步驟
S610‧‧‧步驟
S620‧‧‧步驟
S630‧‧‧步驟
S640‧‧‧步驟
S650‧‧‧步驟
S660‧‧‧步驟
S670‧‧‧步驟
S680‧‧‧步驟
S700‧‧‧步驟
S710‧‧‧步驟
S715‧‧‧步驟
S720‧‧‧步驟
S730‧‧‧步驟
S740‧‧‧步驟
S750‧‧‧步驟
S760‧‧‧步驟
S770‧‧‧步驟
S780‧‧‧步驟
S790‧‧‧步驟
S795‧‧‧步驟
S800‧‧‧步驟
S810‧‧‧步驟
S820‧‧‧步驟
S830‧‧‧步驟
S840‧‧‧步驟
S850‧‧‧步驟
S860‧‧‧步驟
S870‧‧‧步驟
S880‧‧‧步驟
Sana‧‧‧類比輸入端
Sdigi‧‧‧數位輸出端
SP1‧‧‧控制端口
SP2‧‧‧控制端口
SPn‧‧‧控制端口
T1‧‧‧電晶體
Uint‧‧‧內部電壓電位
UP‧‧‧端口電源電壓，端口電壓電位
Uref‧‧‧基準電壓電平
Uref1‧‧‧第一基準電壓電平
Uref2‧‧‧第二基準電壓電平
Uref3‧‧‧第三基準電壓電平
Uref4‧‧‧第四基準電壓電平
Uref5‧‧‧第五基準電壓電平
Urefk‧‧‧基準電壓電平
UT‧‧‧電壓電位
圖1為包含多工器及類比-數位轉換器之本發明類比-數位轉換裝置的一實施例之框圖，圖2為圖1所示多工器的一多工通道之電路圖，圖3為圖1所示本發明類比-數位轉換裝置的局部電路圖，圖中示出了多工器、類比-數位轉換器、供電單元及選擇單元，圖4至11為對圖1至3所示本發明類比-數位轉換裝置之多工器實施內部之短路及耦合檢查的流程圖，及圖12至17為在圖1至3所示本發明類比-數位轉換裝置之多工器的輸入端口上實施耦合檢查的流程圖。
下面利用附圖及相關描述對本發明之實施例進行詳細說明。附圖中相同的元件符號表示執行相同或類似功能的組件或要素。
圖1至3中，本發明之類比-數位轉換裝置1的該實施例包括多工器20、邏輯電路10及類比-數位轉換器30，該多工器包含多個帶至少一開關S3、S4、S5的多工通道K1至Kn，該邏輯電路對相應多工通道K1至Kn的至少一開關S3、S4、S5進行切換並使多工通道K1至Kn的輸入端口EP1至EPn與相應的輸出端口AP相連，該類比-數位轉換器的類比輸入端Sana連接多工器20之輸出端口AP。
根據本發明，可在至少一多工通道K1至Kn中設置至少另一用於檢查多工器20之開關S1、S2、S6，該至少另一開關使對應之多工通道K1至Kn的輸入端口EP1至EPn及/或輸出端口AP以及/或者使對應之多工通道K1至Kn與規定之電壓電位Uint、UP、地電位、UT相連。較佳可藉由邏輯電路10對該至少另一開關S1、S2、S6進行切換。
為此，本實施例中在邏輯電路10內設置順序控制12，該順序控制於檢查模式期間受到激活並透過以規定順序對相應之開關S1、S2、S3、S4、S5、S6進行控制來對各多工通道K1至Kn進行以下檢查：相應多工通道K1至Kn是否與另一電壓電位存在內部及/或外部短路以及/或者是否與另一多工通道K1至Kn耦合。
圖1進一步示出，類比-數位裝置1包含用於提供至少一規定外部電壓電位UT的供電單元70及選擇單元60、用於存儲檢查結果的記憶體50以及通向控制設備80之界面單元40，該界面單元自控制設備80接收至少一用於執行檢查模式以及/或者用於輸出檢查結果的指令並將其轉發 給邏輯電路10。界面單元40還在正常模式期間將一由類比-數位轉換器30之數位輸出端Sdigi所提供的數位信號輸出至控制設備80。舉例而言，界面單元40可在每次啟動整體系統時接收該用於執行檢查模式的指令。供電單元70例如可提供多個可用以檢查多工器20及類比-數位轉換器30的基準電壓電平Uref1至Urcfk。邏輯電路10透過選擇單元60將基準電壓電平Uref1至Urefk中的一個選作檢查電壓UT，並使所選基準電壓電平Uref1至Urefk與多工器20之輸出端口AP或者類比-數位轉換器30之類比輸入端Sana相連。同時，供電單元70將另一基準電壓Uref提供給類比-數位轉換器30。
圖2為對多工器20的所有多工通道K1至Kn起示範作用之第一多工通道K1的示意圖。如圖2所示，該第一多工通道K1包含第一輸入端口EP1、輸出端口AP以及多個可由邏輯電路10控制的開關S1、S2、S3、S4、S5、S6。第一多工通道K1可透過第一開關S1連接內部電壓電位Uint，透過第二開關S2連接地電位。第一輸入端口EP1可透過第三開關S3及第四開關S4連接輸出端口AP。本實施例中往第一輸入端口EP1與輸出端口AP之信號路徑中研磨一起限流作用之電阻器R1。為實現信號穩定，可透過第五開關S5激活一分壓器，該分壓器除第一電阻器R1外亦包括第二電阻器R2。第一輸入端口EP1可透過一可被控制端口SP1控制的電晶體T1、第六開關S6及二極體D1連接端口電源電壓UP。將開關S3、S4及S5接通即閉合從而使輸入端口EP1與輸出端口AP相連。
如圖3所示，本實例中選擇單元60之供電單元70具有五個可選基準電壓電平Uref1至Uref5。舉例而言，第一基準電壓電平Uref1係被類比-數位轉換器30轉換為最大數位值的類比信號。為進行檢查，可由選擇單元 60將第一選擇開關S10閉合來使第一基準電壓電平Uref1與多工器20之輸出端口AP或者與類比-數位轉換器30之模擬輸入端Sana相連。第二基準電壓電平Uref2例如為某個類比信號，其被類比-數位轉換器30轉換為最大值的75%左右的數位值。為進行檢查，可由選擇單元60將第二選擇開關S11閉合來使第二基準電壓電平Uref2與多工器20之輸出端口AP或者與類比-數位轉換器30之模擬輸入端Sana相連。第三基準電壓電平Uref3例如為某個類比信號，其被類比-數位轉換器30轉換為最大值的50%左右的數位值。為進行檢查，可由選擇單元60將第三選擇開關S12閉合來使第三基準電壓電平Uref3與多工器20之輸出端口AP或者與類比-數位轉換器30之模擬輸入端Sana相連。第四基準電壓電平Uref4例如為某個類比信號，其被類比-數位轉換器30轉換為最大值的25%左右的數位值。為進行檢查，可由選擇單元60將第四選擇開關S13閉合來使第四基準電壓電平Uref4與多工器20之輸出端口AP或者與類比-數位轉換器30之模擬輸入端Sana相連。第五基準電壓電平Uref5例如為某個地電位，為進行檢查，可由選擇單元60將第五選擇開關S14閉合來使該第五基準電壓電平與多工器20之輸出端口AP或者與類比-數位轉換器30之模擬輸入端Sana相連。
圖1至3進一步示出，邏輯電路10將類比-數位轉換器30用作根據順序控制12所給出的標準來測定多工器20之輸出端口AP上所產生之電壓電位的測量元件。該等標準例如可包括該多工器內之開關S1至S6的特定開關狀態或者選擇單元60內之選擇開關S10至S14的特定開關狀態，下文將聯繫圖4至17加以說明。邏輯電路10根據順序控制12所給出的標準來分析多工器20之輸出端口AP上所產生且經測定的電壓電位。該 等規定的標準例如可包括用於對該等所產生且經測定之電壓電位進行比較的閾值、取值範圍等諸如此類，下文將聯繫圖4至17加以說明。邏輯電路(10)將多工器20之輸出端口AP上所產生且經測定之電壓電位與至少一規定閾值進行比較，並將比較結果存儲於記憶體50。邏輯電路10可視相應請求透過界面單元40將存儲於記憶體50的比較結果輸出。
下面聯繫圖4至11對針對圖1至3所示本發明類比-數位轉換裝置1之多工器20所進行的內部短路與耦合檢查進行示範性說明，該檢查由設置於邏輯電路10內的順序控制12實施。係檢查多工器20的其中一多工通道K1至Kn是否與另一電位存在內部短路以及是否存在多工器20的多個多工通道K1至Kn相互耦合現象，上述情形可能造成難以覺察之誤測。藉由兩個巢套迴路執行該耦合檢查。可將其區分為施加規定電壓電位之刺激(Stimuli)多工通道與僅實施測量之測量多工通道。
如圖4所示，激活檢查模式後，步驟S100係根據邏輯電路10所輸出的相應控制信號將多工器20內的所有開關S1至S6以及選擇單元60內的所有選擇開關S10至S14斷開。步驟S110係藉由閉合相應第二開關S2來將多工器20的所有多工通道K1至Kn連接內部地電位。步驟S120係將選擇單元60內的第二選擇開關S11閉合，以便將多工器20之輸出端口AP例如連接第二基準電壓電平Uref2。若多工器20內不存在錯誤，則類比-數位轉換器30將該第二基準電壓電平Uref2轉換為大小為最大數位信號的75%的數位信號。步驟S130係利用類比-數位轉換器30對多工器20之輸出端口AP上所產生的電壓電位UT進行測量。步驟S140中，邏輯電路10檢查測量結果、即多工器20之輸出端口AP上所產生的電壓電位UT是否處於 規定的第一取值範圍內。針對所選第二基準電壓電平Uref2而言，類比-數位轉換器30所輸出之數位信號表示輸出端口AP上所產生的電壓電位且在無錯情形下應當例如為最大數位信號的70%至80%。若該輸出數位信號並不處於該第一取值範圍內，即小於最大數位信號的70%，則步驟S150將第一錯誤存入記憶體50，該錯誤表示：開關S4在多工器20的至少一多工通道K1之Kn中短路。隨後結束檢查模式。可視相應請求透過界面單元40將檢查結果輸出。若所輸出之數位信號處於該第一取值範圍內，則順序控制12經由節點A轉至圖5中的步驟S200。
如圖5所示，步驟S200係將多工器20之第一多工通道K1選作刺激多工通道。隨後，步驟S210藉由閉合第四開關S4來使所選刺激多工通道連接多工器20之輸出端口AP，步驟S220係由類比-數位轉換器30來測量多工器20之輸出端口AP上所產生的電壓電位UT。所選刺激多工通道同時亦透過第二開關S2連接地電位，故而在輸出端口AP上必然會產生一電壓電位UT，該電壓電位之由類比-數位轉換器30所輸出之相應數位信號在無錯情形下明顯小於最大數位信號的75%。步驟S230中，邏輯電路10檢查測量結果、即多工器20之輸出端口AP上所產生的電壓電位UT是否處於規定的第二取值範圍內，該第二取值範圍包含所有例如小於最大數位信號的70%的數位信號。若該輸出數位信號並不處於該第二取值範圍內，即大於最大數位信號的70%，則步驟S240將第二錯誤存入記憶體50，該錯誤表示：第二開關S2或第四開關S4在當前之刺激多工通道中損壞。隨後，順序控制12經由節點B轉至圖6中的步驟S250。若所輸出之數位信號處於該第二取值範圍內，則順序控制12經由節點B直接轉至圖6中的步驟S250。
如圖6所示，步驟S250係將該刺激多工通道中的第四開關S4斷開，從而斷開該刺激多工通道與多工器20之輸出端口AP的連接。步驟S210至S250係針對多工器20的所有多工通道K1至Kn依次執行。因此，步驟S260係檢查多工器20的所有多工通道K1至Kn是否已被作為刺激多工通道受到檢查。若結果為否，則步驟S270將多工器20的下一多工通道選作刺激多工通道。亦即，在第一多工通道K1以後選擇第二多工通道K2，依次類推，直至對多工器20的最後一個多工通道Kn進行了檢查。步驟S270選擇了下一多工通道後，順序控制12經由節點D轉回圖5中的步驟S210，並對所選多工通道重複執行步驟S210至S260。若多工器20的所有多工通道K1至Kn皆已受到刺激多工通道相關檢查，則順序控制12經由節點C轉至圖7中的步驟S300。
如圖7所示，步驟S300係將多工器20內的所有開關S1至S6以及選擇單元60內的所有選擇開關S10至S14斷開。步驟S310係將多工器20之第一多工通道K1選作刺激多工通道。隨後，步驟S320藉由閉合第一開關S1來使所選刺激多工通道連接內部電壓電位Uint，該內部電壓電位之值例如等於第一基準電壓電平Uref1，且藉由閉合第四開關S4來使所選刺激多工通道同時連接多工器20之輸出端口AP。步驟S330係利用類比-數位轉換器30對多工器20之輸出端口AP上所產生的電壓電位UT進行測量。所選刺激多工通道同時亦透過第一開關S1連接內部電壓電位Uint，故而在輸出端口AP上必然會產生一電壓電位UT，該電壓電位之由類比-數位轉換器30所輸出之相應數位信號在無錯情形下大於最大數位信號的90%。步驟S340中，邏輯電路10檢查測量結果、即多工器20之輸出端口AP上 所產生的電壓電位UT是否處於規定的第三取值範圍內，該第三取值範圍包含所有例如大於最大數位信號的90%的數位信號。若該輸出數位信號並不處於該第三取值範圍內，即小於最大數位信號的90%，則步驟S350將第三錯誤存入記憶體50，該錯誤表示：第一開關S1或第四開關S4在當前之刺激多工通道中損壞。若第二與第三錯誤皆出現在同一多工通道中，則第四開關S4可將該多工通道存儲為“錯誤的”。此後之步驟S360係將該刺激多工通道中的第四開關S4斷開，從而斷開該刺激多工通道與多工器20之輸出端口AP的連接。隨後，順序控制12經由節點E轉至圖11中的步驟S370。若所輸出之數位信號處於該第三取值範圍內，則順序控制12經由節點D轉至圖8中的步驟S400。
如圖8所示，步驟S400係將該刺激多工通道中的第四開關S4斷開，從而斷開該刺激多工通道與多工器20之輸出端口AP的連接。步驟S410係將多工器20的其他多工通道中的一個選作測量多工通道。隨後，步驟S420藉由閉合第二開關S2來使所選測量多工通道連接地電位，且藉由閉合第四開關S4來使所選測量多工通道同時連接多工器20之輸出端口AP。步驟S430係由類比-數位轉換器30對多工器20之輸出端口AP上所產生的電壓電位UT進行測量。所選測量多工通道同時亦透過第二開關S2連接內部地電位，故而在輸出端口AP上必然會產生一電壓電位UT，該電壓電位之由類比-數位轉換器30所輸出之相應數位信號在無錯情形下小於最大數位信號的20%。步驟S440中，邏輯電路10檢查測量結果、即多工器20之輸出端口AP上所產生的電壓電位UT是否處於規定的第四取值範圍內，該第四取值範圍包含所有例如小於最大數位信號的20%的數位信號。若該 輸出數位信號並不處於該第四取值範圍內，即大於最大數位信號的20%，則邏輯電路10利用步驟S450檢查測量結果、即多工器20之輸出端口AP上所產生的電壓電位UT是否處於規定的第五取值範圍內，該第五取值範圍包含所有例如大於最大數位信號的30%且小於最大數位信號的40%的數位信號。若該輸出數位信號並不處於該第五取值範圍內，則步驟S460將第五錯誤存入記憶體50，該錯誤表示：第二開關S2或第四開關S4在當前之測量多工通道中損壞。隨後，順序控制12經由節點F轉至圖10中的步驟S500。若所輸出之數位信號處於該第五取值範圍內，則順序控制12經由節點G轉至圖9中的步驟S470。若所輸出之數位信號處於該第四取值範圍內，則順序控制12直接經由節點F轉至圖10中的步驟S500。
如圖9所示，步驟S470係將第四錯誤存入記憶體50，該錯誤表示：當前所檢查之測量多工通道與當前之刺激多工通道耦合。隨後，順序控制12同樣經由節點F轉至圖10中的步驟S500。
如圖10所示，步驟S500係將所有閉合的開關、即當前之測量多工通道的第二開關S2及第四開關S4斷開。從而將該測量多工通道與多工器20之輸出端口AP的連接斷開且將當前之測量多工通道與地電位分離。步驟S420至S500係針對多工器20之除當前刺激多工通道以外的所有其他多工通道依次執行。因此，步驟S510係檢查多工器20的所有其他多工通道K1至Kn是否已被作為測量多工通道受到檢查。若結果為否，則步驟S520將多工器20的下一多工通道選作測量多工通道。舉例而言，若第一多工通道K1被選作刺激多工通道，則在第二多工通道K2以後選擇第三多工通道K3作為測量多工通道，依次類推，直至在第一多工通道K1用作刺激 多工通道的情況下對多工器20的最後一個多工通道Kn進行了測量多工通道相關檢查。步驟S520選擇了下一測量多工通道後，順序控制12經由節點H轉回圖8中的步驟S420，並對所選測量多工通道重複執行步驟S420至S440。若多工器20之除該刺激多工通道以外的所有其他多工通道K1至Kn皆已受到測量多工通道相關檢查，則順序控制12經由節點E轉至圖11中的步驟S370。
如圖11所示，步驟S370係將該刺激多工通道中的第一開關S1斷開，從而斷開該刺激多工通道與多工器20之內部電壓電位Uint的連接。步驟S220至S370係針對多工器20的所有多工通道K1至Kn依次執行。因此，步驟S380係檢查多工器20的所有多工通道K1至Kn是否已被作為刺激多工通道受到檢查。若結果為否，則步驟S390將多工器20的下一多工通道選作刺激多工通道。亦即，在第一多工通道K1以後選擇第二多工通道K2，依次類推，直至對多工器20的最後一個多工通道Kn進行了刺激多工通道相關檢查。步驟S390選擇了下一多工通道後，順序控制12經由節點G轉回圖7中的步驟S320，並對所選刺激多工通道重複執行步驟S320至S370。若多工器20的所有多工通道K1至Kn皆已受到刺激多工通道相關檢查，則步驟S395將多工器20內的所有開關S1至S6以及選擇單元60內的所有選擇開關S10至S14斷開，順序控制12結束該內部之短路及耦合檢查。該內部之短路及耦合檢查的結果存儲於記憶體50且可視相應請求透過界面單元40輸出。除上述錯誤狀態外亦可將無錯的測量結果存入記憶體50。
下面聯繫圖12至17對在圖1至3所示本發明類比-數位轉換裝置1之多工器20的輸入端口EP1至EPn上實施的耦合檢查進行示範性 說明。其中，可透過第六開關S6將多工器20之相應多工通道K1至Kn的輸入端口EP1至EPn上的內部端口電壓電位UP輸出。該內部端口電壓電位UP例如可與第三基準電壓電平Uref3相等。與內部耦合測量類似，此時亦可在多工器20之多工通道K1至Kn之間搜尋外部耦合。該檢查同樣藉由兩個巢套迴路進行，其中，透過第六開關S6對一刺激多工通道施加內部端口電壓電位UP。
如圖12所示，步驟S600係將多工器20內的所有開關S1至S6以及選擇單元60內的所有選擇開關S10至S14斷開。步驟S610係將多工器20之第一多工通道K1選作刺激多工通道。隨後，步驟S610藉由閉合開關S3、S4、S5來使所選刺激多工通道的輸入端口EP1至EPn連接多工器20之輸出端口AP。步驟S630係由類比-數位轉換器30來測量多工器20之輸出端口AP上所產生的電壓電位UT。所選刺激多工通道同時亦透過第五開關S5及電阻器R2連接該內部地電位，故而在輸出端口AP上必然會產生一電壓電位UT，該電壓電位之由類比-數位轉換器30所輸出之相應數位信號在無錯情形下明顯小於最大數位信號的40%。步驟S640中，邏輯電路10檢查測量結果、即多工器20之輸出端口AP上所產生的電壓電位UT是否處於規定的第六取值範圍內，該第六取值範圍包含所有例如小於最大數位信號的40%的數位信號。若該輸出數位信號並不處於該第六取值範圍內，即大於最大數位信號的40%，則步驟S650將第六錯誤存入記憶體50，該錯誤表示：當前之刺激多工通道與一電壓電位存在短路。隨後，順序控制12經由節點I轉至圖13中的步驟S660。若所輸出之數位信號處於該第六取值範圍內，則順序控制12直接經由節點I轉至圖13中的步驟S660。
如圖13所示，步驟S660係將所有閉合的開關、即當前之刺激多工通道的第三開關S3、第四開關S4及第五開關S5斷開。從而將該刺激多工通道之輸入端口EP1至EPn與多工器20之輸出端口AP的連接重新斷開。步驟S620至S660係針對多工器20的所有多工通道K1至Kn依次執行。因此，步驟S670係檢查多工器20的所有多工通道K1至Kn是否已被作為刺激多工通道受到檢查。若結果為否，則步驟S680將多工器20的下一多工通道選作刺激多工通道。步驟S680選擇了下一刺激多工通道後，順序控制12經由節點J轉回圖12中的步驟S620，並對所選刺激多工通道重複執行步驟S620至S660。若多工器20的所有多工通道K1至Kn皆已受到刺激多工通道相關檢查，則順序控制12經由節點K轉至圖14中的步驟S700。
如圖14所示，步驟S700係將多工器20內的所有開關S1至S6以及選擇單元60內的所有選擇開關S10至S14斷開。步驟S710係將多工器20之第一多工通道K1選作刺激多工通道。隨後，步驟S715係檢查所選刺激多工通道是否與一電壓電位存在短路，即存在第六錯誤。若該刺激多工通道存在該第六錯誤，則順序控制12經由節點L轉至圖17中的步驟S780。若該刺激多工通道不存在該第六錯誤，則步驟S720中藉由閉合第六開關S6來使所選刺激多工通道的輸入端口EP1至Epn連接多工器20之輸出端口AP。同時，藉由閉合第六開關S6來使所選刺激多工通道的輸入端口EP1至EPn連接端口電壓電位Up，該端口電壓電位之值例如等於第三基準電壓電平Uref3。步驟S730係由類比-數位轉換器30對多工器20之輸出端口AP上所產生的電壓電位UT進行測量。端口電壓電位UP約等於最大數位信號的50%，故而在輸出端口AP上必然會產生一電壓電位UT，該電壓電位 之由類比-數位轉換器30所輸出之相應數位信號在無錯情形下大於最大數位信號的40%。步驟S740中，邏輯電路10檢查測量結果、即多工器20之輸出端口AP上所產生的電壓電位UT是否處於規定的第七取值範圍內，該第七取值範圍包含所有例如大於最大數位信號的40%的數位信號。若該輸出數位信號並不處於該第三取值範圍內，即小於最大數位信號的40%，則步驟S750將第七錯誤存入記憶體50，該錯誤表示：當前之刺激多工通道接地短路。此後之步驟S760係將該刺激多工通道中的開關S3、S4及S5斷開，從而斷開該刺激多工通道之輸入端口Ep1至EPn與多工器20之輸出端口AP的連接。隨後，順序控制12經由節點Q轉至圖17中的步驟S770。若所輸出之數位信號處於該第七取值範圍內，則順序控制12經由節點M轉至圖15中的步驟S800。
如圖15所示，步驟S800係將該刺激多工通道中的開關S3、S4、S5斷開，從而斷開該刺激多工通道之輸入端口Ep1至EPn與多工器20之輸出端口AP的連接。步驟S810係將多工器20的其他多工通道中的一個選作測量多工通道。隨後，步驟S820藉由閉合開關S3、S4、S5來使所選測量多工通道之輸入端口Ep1至EPn連接多工器20之輸出端口AP。步驟S830係由類比-數位轉換器30對多工器20之輸出端口AP上所產生的電壓電位UT進行測量。所選測量多工通道同時亦透過第五開關S5及電阻器R2連接該內部地電位，故而在輸出端口AP上必然會產生一電壓電位UT，該電壓電位之由類比-數位轉換器30所輸出之相應數位信號在無錯情形下小於最大數位信號的40%。步驟S840中，邏輯電路10檢查測量結果、即多工器20之輸出端口AP上所產生的電壓電位UT是否處於規定的第八取值範圍 內，該第八取值範圍包含所有例如小於最大數位信號的40%的數位信號。若該輸出數位信號並不處於該第八取值範圍內，即大於最大數位信號的40%，則步驟S850將第八錯誤存入記憶體50，該錯誤表示：當前之測量多工通道與當前之刺激多工通道耦合。隨後，順序控制12經由節點O轉至圖16中的步驟S860。若所輸出之數位信號處於該第八取值範圍內，則順序控制12直接經由節點O轉至圖16中的步驟S860。
如圖16所示，步驟S860係將所有閉合的開關、即當前之測量多工通道的第三開關S3、第四開關S4及第五開關S5斷開。從而將該測量多工通道之輸入端口EP1至EPn與多工器20之輸出端口AP的連接斷開。步驟S820至S860係針對多工器20之除當前刺激多工通道外的所有多工通道K1至Kn依次執行。因此，步驟S870係檢查多工器20的所有其他多工通道K1至Kn是否已被作為測量多工通道受到檢查。若結果為否，則步驟S880將多工器20的下一多工通道選作測量多工通道。步驟S880選擇了下一測量多工通道後，順序控制12經由節點P轉回圖15中的步驟S820，並對所選測量多工通道重複執行步驟S820至S860。若多工器20的所有其他多工通道在規定了該刺激多工通道的情況下皆已受到測量多工通道相關檢查，則順序控制12經由節點Q轉至圖17中的步驟S770。
如圖17所示，步驟S770係將該刺激多工通道中的第六開關S6斷開，從而斷開該刺激多工通道之輸入端口EP1至EPn與多工器20之內部端口電壓電位UP的連接。步驟S715至S370係針對多工器20的所有多工通道K1至Kn依次執行。因此，步驟S780係檢查多工器20的所有多工通道K1至Kn是否已被作為刺激多工通道受到檢查。若結果為否，則步驟S790 將多工器20的下一多工通道選作刺激多工通道。步驟S790選擇了下一多工通道後，順序控制12經由節點R轉回圖14中的步驟S715，並對所選刺激多工通道重複執行步驟S715至S770。若多工器20的所有多工通道K1至Kn皆已受到刺激多工通道相關檢查，則步驟S795將多工器20內的所有開關S1至S6以及選擇單元60內的所有選擇開關S10至S14斷開，順序控制12結束在多工器20的輸入端口EP1至EPn上實施的耦合檢查。在多工器20的輸入端口EP1至EPn上實施的耦合檢查的結果存儲於記憶體50且可視相應請求透過界面單元40輸出。除上述錯誤狀態外亦可將無錯的測量結果存入記憶體50。
所有檢查皆於啟動後藉由軟體自動運行，因此，控制設備或其微控器不受該類比-數位轉換裝置1之檢查模式的影響並能在此期間處理其他過程。該自動檢查模式結束後，可視需要取走測量結果。
本發明之實施方式提出一種類比-數位轉換裝置以及一種用於檢查類比-數位轉換器用的多工器的方法，該類比-數位轉換裝置及該方法能夠檢知多工器中可能的錯誤(例如，與另一電位發生短路，多個多工通道相互耦合，或者在自動檢查模式期間出現多工通道中斷)，因此，本發明之類比-數位轉換裝置能用來對安全相關大小進行偵測、測量及處理。可利用一軟體指令來激活該自動模式，由將各檢查條件激活並進行分析的自動執行之順序控制接收該軟體指令。而後可透過一相應軟體指令對檢查結果提出請求。
1‧‧‧類比-數位轉換裝置
10‧‧‧邏輯電路
12‧‧‧順序控制
20‧‧‧多工器
30‧‧‧類比-數位轉換器
40‧‧‧界面單元
50‧‧‧記憶體
60‧‧‧選擇單元
70‧‧‧供電單元
80‧‧‧控制設備
AP‧‧‧輸出端口
EP1‧‧‧輸入端口
EP2‧‧‧輸入端口
EPn‧‧‧輸入端口
K1‧‧‧多工通道
K2‧‧‧多工通道
Kn‧‧‧多工通道
Sana‧‧‧類比輸入端
Sdigi‧‧‧數位輸出端
UT‧‧‧電壓電位
Uref‧‧‧基準電壓電平
Uref1‧‧‧第一基準電壓電平
Urefk‧‧‧基準電壓電平

Claims (17)

  1. 一種類比-數位轉換裝置，包括多工器(20)及類比-數位轉換器(30)，該多工器包含多個具有至少一開關(S3，S4，S5)的多工通道(K1至Kn)以及至少一個電阻器(R1)，其中，該至少一開關(S3，S4)使該多工通道(K1至Kn)的一輸入端口(EP1至EPn)經由至少該一電阻器(R1)與一對應之輸出端口(AP)相連，該類比-數位轉換器的類比輸入端(Sana)連接該多工器(20)之輸出端口(AP)，其中，該各個多工通道(K1至Kn)中設有至少另一用於檢查該多工器(20)之開關(S1，S2，S6)，該至少另一開關使該對應之多工通道(K1至Kn)的該輸入端口(EP1至EPn)與一預設之電壓電位(UP)相連。
  2. 如申請專利範圍第1項之類比-數位轉換裝置，其中，該至少另一開關(S1，S2)將該多工通道(K1至Kn)的輸出端口(AP)及/或該相關多工通道(K1至Kn)接到一預設的電壓電位(Uint，地電位)。
  3. 如申請專利範圍第1或第2項之類比-數位轉換裝置，其中，設有一邏輯電路(10)，該邏輯電路對該至少一開關(S3，S4，S5)及該至少另一開關(S1，S2，S6)進行切換，在該邏輯電路(10)中實施一順序控制(12)，該順序控制藉由將該對應之開關(S3，S4)以及該至少另一開關(S1，S2，S6)激活來以預設之次序對各多工通道(K1至Kn)進行以下檢查：相應多工通道(K1至Kn)是否與另一電壓電位存在內部及/或外部短路以及/或者是否與另一多工通道(K1至Kn)耦合。
  4. 如申請專利範圍第3項之類比-數位轉換裝置，其中，可在一檢查模式中對該至少另一開關(S1，S2，S6)進行切換，該邏輯電路(10)內的該順序控制(12)在該檢查模式期間被激活。
  5. 如申請專利範圍第1或第2項之類比-數位轉換裝置，其中，利用該至少另一開關(S6)提供該預設之電壓電位(UT)的供電單元 (70)及選擇單元(60)。
  6. 如申請專利範圍第5項之類比-數位轉換裝置，其中，該邏輯電路(10)將該類比-數位轉換器(30)當作測量元件，根據該順序控制(12)所給出的標準來轉換該多工器(20)之輸出端口(AP)上所產生之電壓電位。
  7. 如申請專利範圍第6項之類比-數位轉換裝置，其中，該邏輯電路(10)根據該順序控制(12)所給出的規定之標準來分析該多工器(20)之輸出端口(AP)上所產生且經轉換的電壓電位。
  8. 如申請專利範圍第6項之類比-數位轉換裝置，其中，該邏輯電路(10)將該多工器(20)之輸出端口(AP)上所產生且經轉換之電壓電位與至少一規定之閾值進行比較，並將比較結果存儲於一記憶體(50)。
  9. 如申請專利範圍第8項之類比-數位轉換裝置，其中，該邏輯電路(10)視相應請求將存儲於至少一記憶體(50)的比較結果輸出。
  10. 如申請專利範圍第1或第2項之類比-數位轉換裝置，其中，設有一通向控制設備(80)之界面單元(40)，該界面單元自該控制設備(80)接收至少一用於執行該檢查模式以及/或者用於輸出該檢查結果的指令並轉發給該邏輯電路(10)。
  11. 如申請專利範圍第10項之類比-數位轉換裝置，其中，該界面單元(40)在每次啟動整體系統時接收該用於執行該檢查模式的指令。
  12. 一種檢查類比-數位轉換器用多工器的方法，其中，該多工器(20)包含多個具有至少一開關(S3，S4，S5)的多工通道(K1至Kn)以及至少一電阻器(R1)，該等至少一開關(S3，S4，S5)受到切換並使該相應多工 通道(K1至Kn)的一輸入端口(EP1至EPn)經由該電阻器(R1)與一對應之輸入端口(AP)相連，其中，在各多工通道(K1至Kn)中設置至少另一用於檢查該多工器(20)之開關(S1，S2，S6)，利用該至少另一開關來使多工通道(K1至Kn)的該輸入端口(EP1至EPn)及/或該輸出端口(AP)以及/或者使該對應之多工通道(K1至Kn)與一預定之電壓電位相連。
  13. 如申請專利範圍第12項之方法，其中，該多工通道(K1至Kn)及或相關的多工通道(K1至Kn)的端口(AP)利用該其餘的開關(S1，S2)接到一預定電壓電位(Uint，地電位)。
  14. 如申請專利範圍第13項之方法，其中，將該等多工通道(K1至Kn)中的一個實施為刺激多工通道，將其餘多工通道(K1至Kn)實施為測量多工通道，其中，依次將各多工通道(K1至Kn)實施為刺激多工通道。
  15. 一種檢查一類比-數位轉換器用的多工器的方法，該多工器包括至少有入開關(S3，S4，S5)的多工通道(K1至Kn)，該開關被切換並將該特別多工通道(K1至Kn)的一輸入端口(EP1至EPn)接到一相關之輸出端口(AP)其中在至少一多工通道(K1至Kn)中設有至少另一開關(S1，S2，S6)以測試該多工器(20)，該多工通道(K1至Kn)的輸入端口(EP1至EPn)及/或輸出端口(AP)及/或該多工通道(K1至Kn)利用該另旳開關(S1，S2，S6)接到一預電壓電位(Uint，Up，地電位)，其中該多工通道(K1至Kn)之一被當作一激發通道操作，而其餘多工通道(K1至Kn)當作測量通道，個別的多工通道(K1至Kn)係連續當作一激發通道之用。
  16. 如申請專利範圍第12項之方法，其中，實施一順序控制(12)，該順序控制藉由控制相應之開關(S3，S4，S5) 以及另外的開關(S1，S2，S6)來以規定之次序對各多工通道(K1至Kn)進行以下檢查：相應多工通道(K1至Kn)是否與另一電壓電位存在內部及/或外部短路以及/或者是否與另一多工通道(K1至Kn)耦合。
  17. 如申請專利範圍第16項之方法，其中，在一檢查模式中對該至少另一開關(S1，S2，S6)進行切換，在該檢查模式期間激活該順序控制(12)。
TW102107754A 2012-03-08 2013-03-06 類比－數位轉換裝置以及用於檢查類比－數位轉換器用的多工器的相關方法 TWI602397B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE201210203670 DE102012203670A1 (de) 2012-03-08 2012-03-08 Analog-Digital-Wandleranordnung und zugehöriges Verfahren zur Überprüfung eines Multiplexers für einen Analog-Digital-Wandler

Publications (2)

Publication Number Publication Date
TW201347415A TW201347415A (zh) 2013-11-16
TWI602397B true TWI602397B (zh) 2017-10-11

Family

ID=47603742

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102107754A TWI602397B (zh) 2012-03-08 2013-03-06 類比－數位轉換裝置以及用於檢查類比－數位轉換器用的多工器的相關方法

Country Status (8)

Country Link
US (1) US9397681B2 (zh)
EP (1) EP2823566B1 (zh)
JP (1) JP5931227B2 (zh)
KR (1) KR102062675B1 (zh)
CN (1) CN104205642B (zh)
DE (1) DE102012203670A1 (zh)
TW (1) TWI602397B (zh)
WO (1) WO2013131685A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015120368B3 (de) * 2015-11-25 2016-11-03 Pilz Gmbh & Co. Kg Druckempfindliche Schutzeinrichtung zur Überwachung einer technischen Anlage
EP3465239B1 (en) 2016-06-01 2020-05-20 Signify Holding B.V. Error detection on integrated circuit input/output pins
US10511161B2 (en) * 2016-07-27 2019-12-17 Lg Chem, Ltd. Diagnostic system for a DC-DC voltage converter
DE102017121910B4 (de) 2017-02-13 2021-07-29 Elmos Semiconductor Se Ressourceneffizientes Verfahren zur Bewertung der Funktionstüchtigkeit eines Analog-zu-Digital-Wandlers
DE102017121909B4 (de) 2017-09-21 2021-07-29 Elmos Semiconductor Se Ressourceneffizientes Verfahren zur Bewertung der Funktionstüchtigkeit eines Analog-zu-Digital-Wandlers
DE102017218336A1 (de) 2017-10-13 2019-04-18 Continental Automotive Gmbh Schaltungsanordnung mit einem Mikroprozessor und einem Spannungserzeugungs-Schaltkreis
JP7109272B2 (ja) * 2018-06-18 2022-07-29 ローム株式会社 半導体集積回路、ブリッジチップ、ディスプレイシステム、自動車
CN110472316B (zh) * 2019-07-30 2023-04-07 中广核工程有限公司 一种应用于核电厂的通道切换设计系统、设计方法及装置
WO2023234267A1 (ja) * 2022-05-30 2023-12-07 ローム株式会社 マルチプレクサ回路、電源管理回路、電子機器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007309773A (ja) * 2006-05-18 2007-11-29 Renesas Technology Corp 半導体集積回路およびその診断方法
US7705756B2 (en) * 2006-11-03 2010-04-27 Slicex, Inc. Multi-channel analog-to-digital converter
US7760118B2 (en) * 2007-07-18 2010-07-20 Texas Instruments Incorporated Multiplexing aware sigma-delta analag-to-digital converter
US7852246B2 (en) * 2006-02-02 2010-12-14 Kabushiki Kaisha Toshiba Analogue/digital converter device
US7969336B2 (en) * 2007-03-16 2011-06-28 Fujitsu Limited Sample-hold circuit having spreading switch and analog-digital converter using same
US8022853B2 (en) * 2009-11-04 2011-09-20 Renesas Electronics America, Inc. Transparent multiplexing of analog-to-digital converters

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59007694D1 (de) * 1990-03-02 1994-12-15 Siemens Ag Verfahren und Vorrichtung zur Analog/Digital-Wandlung eines sich zeitlich ändernden analogen Eingangssignals.
FR2784193B1 (fr) * 1998-10-05 2001-01-05 Texas Instruments France Mecanisme integre permettant une detection de defaillances par test automatique en temps reel pour un convertisseur analogique/numerique
DE102004046618A1 (de) * 2004-09-25 2006-03-30 Robert Bosch Gmbh Schaltungsanordnung zum Analog/Digital-Wandeln
JP4779793B2 (ja) * 2006-05-01 2011-09-28 株式会社デンソー Ａｄ変換装置及び電子制御装置
JP3953093B2 (ja) * 2007-01-05 2007-08-01 松下電器産業株式会社 Ａ／ｄ変換装置
DE102008042400A1 (de) 2008-09-26 2010-04-01 Robert Bosch Gmbh Verfahren und Korrekturvorrichtung zur Korrektur eines Offsetfehlers eines Signalwandlers
JP4801180B2 (ja) * 2009-03-06 2011-10-26 株式会社日立製作所 多チャンネルアナログ入出力回路の故障診断装置及び故障診断方法
JP2010263531A (ja) * 2009-05-11 2010-11-18 Renesas Electronics Corp Ａ／ｄ変換回路及びテスト方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7852246B2 (en) * 2006-02-02 2010-12-14 Kabushiki Kaisha Toshiba Analogue/digital converter device
JP2007309773A (ja) * 2006-05-18 2007-11-29 Renesas Technology Corp 半導体集積回路およびその診断方法
US7705756B2 (en) * 2006-11-03 2010-04-27 Slicex, Inc. Multi-channel analog-to-digital converter
US7969336B2 (en) * 2007-03-16 2011-06-28 Fujitsu Limited Sample-hold circuit having spreading switch and analog-digital converter using same
US7760118B2 (en) * 2007-07-18 2010-07-20 Texas Instruments Incorporated Multiplexing aware sigma-delta analag-to-digital converter
US8022853B2 (en) * 2009-11-04 2011-09-20 Renesas Electronics America, Inc. Transparent multiplexing of analog-to-digital converters

Also Published As

Publication number Publication date
KR102062675B1 (ko) 2020-01-06
WO2013131685A1 (de) 2013-09-12
CN104205642B (zh) 2018-05-01
DE102012203670A1 (de) 2013-09-12
TW201347415A (zh) 2013-11-16
KR20140136021A (ko) 2014-11-27
US20150102950A1 (en) 2015-04-16
JP2015509686A (ja) 2015-03-30
US9397681B2 (en) 2016-07-19
EP2823566B1 (de) 2020-12-23
CN104205642A (zh) 2014-12-10
JP5931227B2 (ja) 2016-06-08
EP2823566A1 (de) 2015-01-14

Similar Documents

Publication Publication Date Title
TWI602397B (zh) 類比－數位轉換裝置以及用於檢查類比－數位轉換器用的多工器的相關方法
US11435383B2 (en) Information processing apparatus, information processing method, and computer readable medium
US8648610B2 (en) Signal input circuit and integrated circuit
US9835667B2 (en) Method for detecting a wiring fault in a capacitive sensor
US8018362B2 (en) A/D conversion circuit and test method
US10890615B2 (en) Sensor with self diagnostic function
US9970974B2 (en) On-line status diagnosis device and on-line status diagnosis method for electric power utilities
US10101403B2 (en) Systems and methods for an open wire scan
US20170269150A1 (en) Circuit for testing and analyzing tsv and method of testing the same
US9739822B2 (en) Input circuit
US10948524B2 (en) Relay-welding detection device and detection method
JP6482784B2 (ja) 欠陥のある電気ケーブルの特定
CN107817432B (zh) 一种mems陀螺仪电路板检测方法及装置
US9841798B2 (en) Battery, battery controller, and method for the secured digital transmission of current measurement values
US20160269026A1 (en) Semiconductor device
KR102085449B1 (ko) 온도 센서의 비교 검증 시스템 및 비교 검증 방법, 온도 센서의 비교 검증 시스템을 포함하는 배터리 관리 시스템
JP7285145B2 (ja) 電圧値検出装置
JP7292105B2 (ja) 電圧値検出装置
JP6989404B2 (ja) 半導体集積回路
US10979061B2 (en) Analog-digital conversion device
TWI463153B (zh) 三重容錯類比輸入模組自動偵查故障裝置
US10048292B1 (en) Logic signal analyzer, logic probe as well as oscilloscope
KR20150084306A (ko) 고장원인에 따른 센서 고장 허용 방법 및 그 장치
JP2012204869A (ja) アナログ信号の入力装置及びその入力診断方法