TWI463153B - 三重容錯類比輸入模組自動偵查故障裝置 - Google Patents

Description

三重容錯類比輸入模組自動偵查故障裝置

本發明是有關於一種三重容錯類比輸入模組自動偵查故障裝置，尤指一種可由測試電壓輸入單元輸入測試電壓至多工器，並以類比數位轉換器判斷電壓值，且以微處理器執行類比輸入單元經過多工器之輸入掃瞄，再由類比數位轉換器轉換成數位輸入數據，進而由訊號值之比對作為自動偵錯，而達到降低硬體複雜度、降低製作成本以及增強可靠度之功效者。

按，一般習用之三重容錯控制裝置６（如第４圖所示），其包含三個相互連接之類比輸入單元６１、分別連接各類比輸入單元６１之多工器６２、分別連接各多工器６２之類比數位轉換器６３、分別連接各類比數位轉換器６３之微處理器６４、及分別連接各多工器６２與微處理器６４之數位類比轉換器６５；藉以利用3個類比輸入單元６１之輸入或輸出，取2個多數決，來當正式輸入或輸出數值，做為運作控制之基礎。

然以現有三重容錯控制系統裝置６而言，其三重容錯類比輸入之最終決定值為使用中間值或二個最相近數據之平均值之方式，之所以採用此方式認為可以得到正確的輸入數據，是根據三個輸入端有一個輸入端故障時，而其他二個輸入端仍然正常情況下，故障端之數據會與正常端數據差很遠，而二個正常端數據會相當接近。以前述之方式所得之結果，在中間值方式下所得結果為二個正常端數據中之一個數據，而在最相近數據之平均值之方式下所得結果為二個正常端數據中之平均值。例如：二正常輸入端之數據為101、100，故障端數據為10情況下；使用中間值所得為100，使用最相近數據之平均值所得為100.5。

且前述最終值能正確得到乃是根據故障只發生於單一輸入端，如果發生一個以上輸入端故障，就無法確保所得數據為正確值；例如正確輸入值如為100，其中正常一輸入端讀到99.5、其餘二個故障端分別讀到70與69；以前述方式中間值為70，二個最相近數據之平均值為69.5，皆非正確值100。

再者，如果遇到共通模式故障（如：輸入硬體供應電源故障或類比數位轉換硬體開路或短路），所發生之讀取數據皆有可能會趨向一致，例如，電源供應短路可能會得到零讀數或最大轉換數據值之結果，於共通模式故障，目前之做法一般使用讀取數據範圍驗證方式確認；例如，讀數於一段期間後，三個輸入端皆為零或最大值來確認共通模式故障；亦即以讀數範圍之異常(over range或 under range)來發現故障。

如果非共通模式故障所引發之錯誤，在三重容錯類比輸入目前似乎只能確保三個輸入有一故障時還能確保正確運作，二個以上故障，如前所示就無法確保正確運用。目前有些方式採用反迴路(loop back)輸入驗證方式，於每一運轉週期空檔時或其他空檔時，利用數位類比轉換器６５輸出端送一已知輸出測試數據電壓或電流給多工器６２，然後讀取三個輸入數據是否符合輸出端所送交之測試數據，以每隔一段期間驗證輸入端硬體正確運作，此方式缺點為軟硬體複雜及增加軟體運作週期時間，且有時無法即時發現故障，須等此次運轉週期完成後之空檔時段，送出測試數據才能發現故障。

另外，目前較為先進之類比數位轉換積體電路，於轉換完成後亦會送出一轉換成功(convert complete)之訊號，似乎亦或可用於驗證其運轉正確；然而此訊號主要目的為通知後端數位電路類比數位轉換已完成，可以開始擷取數位數據，確保不會於尚未轉換完成即擷取錯誤數據，主要非用來驗證硬體數位正確運作。

有鑑於此，本案之發明人特針對前述習用發明問題深入探討，並藉由多年從事相關產業之研發與製造經驗，積極尋求解決之道，經過長期努力之研究與發展，終於成功的開發出本發明「三重容錯類比輸入模組自動偵查故障裝置」，藉以改善習用之種種問題。

本發明之主要目的係在於，可由測試電壓輸入單元輸入測試電壓至多工器，並以類比數位轉換器判斷電壓值，且以微處理器執行類比輸入單元經過多工器之輸入掃瞄，再由類比數位轉換器轉換成數位輸入數據，進而由訊號值之比對作為自動偵錯，而達到降低硬體複雜度、降低製作成本以及增強可靠度之功效。

為達上述之目的，本發明係一種三重容錯類比輸入模組自動偵查故障裝置，其包含有：一類比輸入單元；一與類比輸入單元連接之多工器；一與多工器連接之類比數位轉換器；一與類比數位轉換器連接之微處理器；以及一連接多工器與微處理器之測試電壓輸入單元。

於本發明上述實施例中，該類比輸入單元係具有多數通道。

於本發明上述實施例中，該測試電壓輸入單元係包含有一輸入選擇器、一與輸入選擇器連接之第一滿額度範圍產生器、一與輸入選擇器連接之第二滿額度範圍產生器、及一與輸入選擇器連接之第三滿額度範圍產生器。

於本發明上述實施例中，該第一滿額度範圍產生器係產生0.1倍值循環設定測試訊號源。

於本發明上述實施例中，該第二滿額度範圍產生器係產生0.5倍值循環設定測試訊號源。

於本發明上述實施例中，該第三滿額度範圍產生器係產生0.9倍值循環設定測試訊號源。

請參閱『第１、２及第３圖』所示，係分別為本發明之基本架構示意圖、本發明之流程示意圖及本發明之測試訊號源產生示意圖。如圖所示：本發明係一種三重容錯類比輸入模組自動偵查故障裝置，其至少包含有一類比輸入單元１、一多工器２、一類比數位轉換器３、一微處理器４以及一測試電壓輸入單元５所構成。

上述所提之類比輸入單元１係具有多數通道１１～１１ｎ。

該多工器２係與類比輸入單元１連接。

該類比數位轉換器３係與多工器２連接。

該微處理器４係與類比數位轉換器３連接。

該測試電壓輸入單元５係連接多工器２與微處理器４，而該測試電壓輸入單元５係包含有一輸入選擇器５０、一與輸入選擇器５０連接之第一滿額度範圍產生器５１、一與輸入選擇器５０連接之第二滿額度範圍產生器５２、及一與輸入選擇器５０連接之第三滿額度範圍產生器５３，其中該第一滿額度範圍產生器５１係產生0.1倍值循環設定測試訊號源，該第二滿額度範圍產生器５２係產生0.5倍值循環設定測試訊號源，且該第三滿額度範圍產生器５３係產生0.9倍值循環設定測試訊號源。如是，藉由上述之裝置構成一全新之三重容錯類比輸入模組自動偵查故障裝置。

當運用時係可取三個（或多個）本發明之裝置進行配使用，而於多工器２以測試電壓輸入單元５配合輸入選擇器５０之選取，而利用第一滿額度範圍產生器５１、第二滿額度範圍產生器５２及第三滿額度範圍產生器５３增加一測試電壓輸入，而此一電壓數值做為測試訊號源，於每一運轉迴圈時，依序以類比數位轉換器３最大輸入峰值(此最大輸入峰值為類比數位轉換器３轉換器輸入允許滿額度範圍值，如10伏，亦可稱最高峰值)之0.1倍、0.5倍及0.9倍值循環，例如：本次運轉迴圈為0.1最高峰值，下次運轉迴圈為0.5最高峰值，再下次運轉迴圈為0.9最高峰值，然後再從0.1最高峰值開始，做為每一運轉迴圈執行輸入掃瞄動作時，順便及時驗證類比數位轉換器３之運作功能，進而本利用輸入掃描完成類比輸入單元１中最後通道１１n數據之讀取後，再增加讀取測試訊號源輸入，以做為驗證類比數位轉換器３動作正確與否。

而本發明類比輸入單元１之驗證流程步驟說明下（請配合參閱第２圖）：

s100：當開始運作時，係先執行以類比數位轉換器３最大輸入峰值之0.1倍、或0.5倍或0.9倍值為前次循環設定測試訊號源。

s101、ｓ102：比較前次測試訊號源是否為0.9最高峰值，如為0.9倍尖峰值，則設定此次測試訊號之最高峰值0.1倍尖峰值。

s103、s104、s105：若否則再判斷前次測試訊號源是否為0.5最高峰值，如為0.5倍尖峰值，則設定此次測試訊號之最高峰值0.9倍尖峰值，若否則此次設定值為0.5倍尖峰值。

s106：選擇測試訊號並儲存此次數值，以供下一運轉迴圈決定測試訊號源數值使用。

s107、s108：接著執行輸入掃瞄動作(input scan)，依序讀取每一通道１１～１１n經類比數位轉換器３轉換成之數位輸入數據。

s109、s110：判斷全部通道１１～１１n數據是否讀取完成，若無則重複進行步驟s106、s107及步驟s108，若全部通道１１～１１n數據之掃瞄讀取完成後，先將各數據儲存於微處理器４中暫緩處理，接著讀取測試訊號源；亦即經由微處理器4之程式依s106所儲存測試訊號源數值，命令輸入選擇器50之輸出，選擇循環設定訊號源之數值為0.1或0.5或0.9最高峰值，再將此測試訊號經類比數位轉換器３轉換成數位數據，並與先前s106所儲存之測驗訊號源數值比對。

s111、s112、s113：判斷測試訊號源讀取值是否符合此次s106所儲存之測試訊號設定值，若是則表示硬體功能正常且在誤差範圍內，可執行應用程式動作，若否則產生硬體錯誤警示訊號。

而當執行時之0.1倍、0.5倍及0.9倍尖峰值之產生，可以用測試電壓輸入單元５經由多數電阻５４串連組合，以分壓方式產生0.1倍、0.5倍及0.9倍尖峰值電壓（如第３圖所示），並搭配後續之輸入選擇器50，，此輸入選擇器50之選取動作，可以利用微處理器４之輸出端，以程式控制其選取運作，且本發明係利用運轉週期完畢空檔或其他空檔，來執行硬體驗證，由於只須執行讀取類比數位轉換器３輸入測試訊號一次後，加以比較判斷類比數位轉換器３硬體之正確運作，因此，驗證測試步驟簡潔，執行時間很短(uSec等級)，幾乎不佔用微處理器４資源，對於一般監控程序之運轉週期(mSec等級)幾乎無影響，而可以被認定為無感背景運作，進而可達成可靠且低成本之硬體設計，且相較於目前習用之執行速度及軟硬體成本降低可大幅改善。

綜上所述，本發明三重容錯類比輸入模組自動偵查故障裝置可有效改善習用之種種缺點，可由測試電壓輸入單元輸入測試電壓至多工器，並以類比數位轉換器判斷電壓值，且以微處理器執行類比輸入單元經過多工器之輸入掃瞄，再由類比數位轉換器轉換成數位輸入數據，進而由訊號值之比對作為自動偵錯，而達到降低硬體複雜度、降低製作成本以及增強可靠度之功效；進而使本發明之産生能更進步、更實用、更符合消費者使用之所須，確已符合發明專利申請之要件，爰依法提出專利申請。

惟以上所述者，僅為本發明之較佳實施例而已，當不能以此限定本發明實施之範圍；故，凡依本發明申請專利範圍及發明說明書內容所作之簡單的等效變化與修飾，皆應仍屬本發明專利涵蓋之範圍內。

(本發明部分)

1．．．類比輸入單元

11~11n．．．通道

2．．．多工器

3．．．類比數位轉換器

4．．．微處理器

5．．．測試電壓輸入單元

50．．．輸入選擇器

51．．．第一滿額度範圍產生器

52．．．第二滿額度範圍產生器

53．．．第三滿額度範圍產生器

54．．．電阻

s100~s113．．．步驟

(習用部分)

6．．．三重容錯控制裝置

61．．．類比輸入單元

62．．．多工器

63．．．類比數位轉換器

64．．．微處理器

65．．．數位類比轉換器

第１圖，係本發明之基本架構示意圖。

第２圖，係本發明之流程示意圖。

第３圖，係本發明之測試訊號源產生示意圖。

第４圖，係習用之三重容錯控制裝置示意圖。

1．．．類比輸入單元

11~11n．．．通道

2．．．多工器

3．．．類比數位轉換器

4．．．微處理器

5．．．測試電壓輸入單元

50．．．輸入選擇器

51．．．第一滿額度範圍產生器

52．．．第二滿額度範圍產生器

53．．．第三滿額度範圍產生器

Claims (2)

1. 一種三重容錯類比輸入模組自動偵查故障裝置，包括有：一類比輸入單元；一多工器，係與類比輸入單元連接；一類比數位轉換器，係與多工器連接；一微處理器，係與類比數位轉換器連接；以及一測試電壓輸入單元，係連接多工器與微處理器，而該測試電壓輸入單元係包含有一輸入選擇器、一與輸入選擇器連接之第一滿額度範圍產生器、一與輸入選擇器連接之第二滿額度範圍產生器、及一與輸入選擇器連接之第三滿額度範圍產生器，其中該第一滿額度範圍產生器係產生0.1倍值循環設定測試訊號源，該第二滿額度範圍產生器係產生0.5倍值循環設定測試訊號源，且該第三滿額度範圍產生器係產生0.9倍值循環設定測試訊號源。
2. 依申請專利範圍第1項所述之三重容錯類比輸入模組自動偵查故障裝置，其中，該類比輸入單元係具有多數通道。