TWI598885B - 字導向的記憶體測試方法 - Google Patents
字導向的記憶體測試方法 Download PDFInfo
- Publication number
- TWI598885B TWI598885B TW104144106A TW104144106A TWI598885B TW I598885 B TWI598885 B TW I598885B TW 104144106 A TW104144106 A TW 104144106A TW 104144106 A TW104144106 A TW 104144106A TW I598885 B TWI598885 B TW I598885B
- Authority
- TW
- Taiwan
- Prior art keywords
- memory
- sequence
- bit
- test
- model sequence
- Prior art date
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
Description
一種記憶體測試方法，尤其是指一種字導向的記憶體測試方法。
記憶體測試有很多經典演算法，march系列演算法就是其中之一，但是經典的march演算法都是位元導向 (bit oriented) 的，這是由早期記憶體的物理結構所決定的。現今的記憶體都是基於字(word)的，記憶體晶片位元寬度（chip width)以4位元(bit)或8位元(bit)居多。因此在如今條件下依然應用位元導向 (bit oriented)的march演算法主要有兩方面缺點：
首先，測試性能會比較低下；
其次，耦合故障(coupling faults)類型的錯誤無法被檢測到。
在下文中給出關於本發明的簡要概述，以便提供關於本發明的某些方面的基本理解。應當理解，這個概述並不是關於本發明的窮舉性概述。它並不是意圖確定本發明的關鍵或重要部分，也不是意圖限定本發明的範圍。其目的僅僅是以簡化的形式給出某些概念，以此作為稍後論述的更詳細描述的前序。
本發明提供一種高效的字導向的記憶體測試方法，並進一步實現檢測耦合故障。
本發明提供一種字導向的記憶體測試方法，包括：
針對不同的待測記憶體錯誤類型，根據記憶體晶片位元寬度各自生成記憶體測試模型序列；
利用生成的各所述記憶體測試模型序列進行記憶體測試。
本發明諸多實施例提供的字導向的記憶體測試方法根據記憶體晶片位元寬度生成記憶體測試模型序列，採用了字導向的設計方式生成記憶體測試模型序列，充分利用記憶體位元寬度，提高了記憶體測試的效率；
本發明一些實施例提供的字導向的記憶體測試方法通過列舉測試需要覆蓋的錯誤狀態，列舉雙位元兩兩組合可能產生的錯誤狀態的集合，再精簡集合中冗餘的錯誤狀態，得到包含所有需要覆蓋的錯誤狀態的最簡閉環雙位元測試序列，即能檢測到所有錯誤狀態的最短檢測路徑；再將最簡閉環雙位元測試序列導入至根據記憶體晶片位元寬度生成的基礎模型序列，生成記憶體測試模型序列；最後利用生成的記憶體測試模型序列進行記憶體測試，實現了對每兩位元之間採用最短路徑檢測所有需要覆蓋的錯誤狀態，最終實現了對耦合故障(coupling faults)的高效檢測。
以下參照圖式來說明本發明的實施例。在本發明的一個圖式或一種實施方式中描述的元素和特徵可以與一個或更多個其它圖式或實施方式中示出的元素和特徵相結合。應當注意，為了清楚的目的，圖式和說明中省略了與本發明無關的、本領域普通技術人員已知的部件和處理的表示和描述。
「第1圖」繪示為本發明一實施例提供的字導向的記憶體測試方法的流程圖。
如「第1圖」所示，在本實施例中，本發明所提供的字導向的記憶體測試方法包括：
S30：針對不同的待測記憶體錯誤類型，根據記憶體晶片位元寬度各自生成記憶體測試模型序列；
S50：利用生成的各所述記憶體測試模型序列進行記憶體測試。
上述實施例提供的字導向的記憶體測試方法根據記憶體晶片位元寬度生成記憶體測試模型序列，採用了字導向的設計方式生成記憶體測試模型序列，充分利用記憶體位元寬度，提高了記憶體測試的效率。
「第2圖」繪示為「第1圖」所示記憶體測試方法中步驟S30的流程圖。
如「第2圖」所示，在一優選實施例中，步驟S30具體包括：
S31：根據所述待測記憶體錯誤類型，生成最簡閉環雙位元測試序列；
S33：根據所述記憶體晶片位元寬度生成基礎模型序列；
S35：將所述最簡閉環雙位元測試序列導入至所述基礎模型序列中，得到所述記憶體測試模型序列。
「第3圖」繪示為「第2圖」所示記憶體測試方法中步驟S31的流程圖。
如「第3圖」所示，在一優選實施例中，步驟S31具體包括：
S311：根據所述待測記憶體錯誤類型，列舉測試中需要覆蓋的錯誤狀態；
S313：列舉雙位元00、01、10、11四種狀態兩兩組合產生的所述錯誤狀態的集合；
S315：精簡所述錯誤狀態的集合中冗餘的錯誤狀態，得到包含所有需要覆蓋的錯誤狀態的最簡閉環雙位元測試序列。
在一優選實施例中，所述待測記憶體錯誤類型為耦合故障（coupling faults），至少包括倒置耦合故障（inversion CFs,簡稱CFin）、固化耦合故障(idempotent CFs,簡稱CFid)、干擾耦合故障(disturb CFs,簡稱CFdst)和狀態耦合故障（state CFs,簡稱CFst）。
在一優選實施例中，所述記憶體晶片位元寬度為4位元或8位元。具體地，在本實施例中，記憶體晶片位元寬度為8位元，在更多實施例中，記憶體晶片位元寬度可採用4位元或其它符合晶片標準設計的位元數，並未超出本發明技術方案的保護範圍。
以下通過一個待測記憶體錯誤類型包括固化耦合故障，記憶體晶片位元寬度為8位元的例子進行詳細說明。
S30：針對待測的固化耦合故障，根據記憶體晶片位元寬度生成記憶體測試模型序列。針對其它類型的耦合故障生成的記憶體測試模型序列在此不作具體闡述。
以測試固化耦合故障為例：
S311：根據待測的固化耦合故障，列舉出測試中需要覆蓋的錯誤狀態：（變化位元狀態的改變趨勢，變化位元狀態的改變導致的關聯位元狀態的錯誤變化趨勢），具體包括（c0升，c1升）、（c0升，c1降）、（c0降，c1升）、（c0降，c1降）、（c1升，c0升）、（c1升，c0降）、（c1降，c0升）和（c1降，c0降），其中c0為所述雙位元中的前一位元，c1為所述雙位元中的後一位元。
S313：列舉雙位元00、01、10、11四種狀態兩兩組合產生的上述錯誤狀態的集合。
「第4圖」繪示為一實施例中雙位元00、01、10、11四種狀態兩兩組合產生的錯誤狀態的集合的示意圖。
如「第4圖」所示，雙位元（c0，c1）分別為00、01、10、11四種狀態兩兩組合可能產生的錯誤包括： 00→01：（c1升，c0升）； 01→00：
（ c1 降， c0 升）； 00→11：（c0升，c1降）、（c1升，c0降）； 11→00：（c0降，c1升）、（c1降，c0升）； 00→10：
（ c0 升， c1 升）； 10→00：
（ c0 降， c1 升）； 01→11：
（ c0 升， c1 降）； 11→01：
（ c0 降， c1 降）； 01→10：（c0升，c1升）、（c1降，c0降）； 10→01：（c0降，c1降）、（c1升，c0升）； 11→10：
（ c1 降， c0 降）； 10→11：
（ c1 升， c0 降）；
「第5圖」繪示為「第4圖」所示集合精簡了冗餘的錯誤狀態後的示意圖。
通過上述列舉可看出，標有底線的錯誤狀態有重複冗餘，因此其測試路徑可以精簡。
S315：精簡所述錯誤狀態的集合中冗餘的錯誤狀態，得到包含所有需要覆蓋的錯誤狀態的最簡閉環雙位元測試序列。
如圖5所示，精簡後剩餘的測試路徑包括00→01、00→11、11→00、01→10、10→01。
由此得到了可以覆蓋所有需要檢測的錯誤類型的最簡閉環測試路徑00→11→00→01→10→01，即最簡閉環雙位元測試序列（00, 11, 00, 01, 10, 01）。
S33：根據所述記憶體晶片位元寬度生成基礎模型序列。
具體地，根據8位元的記憶體晶片位元寬度，採用第一基礎模型序列01-23-45-67、第二基礎模型序列02-13-46-57和第三基礎模型序列04-15-26-37。
S35：將所述最簡閉環雙位元測試序列導入至所述基礎模型序列中，得到所述記憶體測試模型序列。
具體地，將最簡閉環雙位元測試序列（00, 11, 00, 01, 10, 01）導入至第一基礎模型序列01-23-45-67中，得到第一記憶體測試模型序列： 0 1 2 3 4 5 6 7 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 1 0 1 0 1 0 1 1 0 1 0 1 0 1 0 0 1 0 1 0 1 0 1。
由上述第一記憶體測試模型序列可知，第一記憶體測試模型序列除了可覆蓋01、23、45、67這4對雙位元的所有錯誤狀態之外，同時還可覆蓋03、05、07、21、25、27、41、43、47、61、63、65等雙位元的所有錯誤狀態。
將最簡閉環雙位元測試序列（00, 11, 00, 01, 10, 01）導入至第二基礎模型序列02-13-46-57中，得到第二記憶體測試模型序列： 0 1 2 3 4 5 6 7 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 0 1 1。
由上述第二記憶體測試模型序列可知，第二記憶體測試模型序列除了可覆蓋02、13、46、57這4對雙位元的所有錯誤狀態之外，同時還可覆蓋03、06、07、12、16、17、42、43、47、52、53、57等雙位元的所有錯誤狀態。
將最簡閉環雙位元測試序列（00, 11, 00, 01, 10, 01）導入至第三基礎模型序列04-15-26-37中，得到第三記憶體測試模型序列： 0 1 2 3 4 5 6 7 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1。
由上述第三記憶體測試模型序列可知，第三記憶體測試模型序列除了可覆蓋04、15、26、37這4對雙位元的所有錯誤狀態之外，同時還可覆蓋05、06、07、14、16、17、24、25、27、34、35、36等雙位元的所有錯誤狀態。
因此，上述三組記憶體測試模型序列可以覆蓋0-7這8位元中任意兩位元的所有錯誤狀態。
由於上述三組記憶體測試模型序列中每一組的前兩行均分別為“0”和“1”，所覆蓋的錯誤類型相同，且一組即可覆蓋任意兩位元的錯誤狀態，因此合併時可以進行精簡，保留一組即可。
合併所述第一記憶體測試模型序列、第二記憶體測試模型序列和第三記憶體測試模型序列，精簡合併後的序列，得到所述記憶體測試模型序列： 0 1 2 3 4 5 6 7 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 1 0 1 0 1 0 1 1 0 1 0 1 0 1 0 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1。
S50：利用生成的各所述記憶體測試模型序列進行記憶體測試。
本發明上述實施例提供的字導向的記憶體測試方法通過列舉測試需要覆蓋的錯誤狀態，列舉雙位元兩兩組合可能產生的錯誤狀態的集合，再精簡集合中冗餘的錯誤狀態，得到包含所有需要覆蓋的錯誤狀態的最簡閉環雙位元測試序列，即能檢測到所有錯誤狀態的最短檢測路徑；再將最簡閉環雙位元測試序列導入至根據記憶體晶片位元寬度生成的基礎模型序列，生成記憶體測試模型序列；最後利用生成的記憶體測試模型序列進行記憶體測試，實現了對每兩位元之間採用最短路徑檢測所有需要覆蓋的錯誤狀態，最終實現了對耦合故障(coupling faults)的高效檢測。
最後應說明的是：以上實施例僅用以說明本發明的技術方案，而非對其限制；儘管參照前述實施例對本發明進行了詳細的說明，本領域的普通技術人員應當理解：其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分技術特徵進行等同替換；而這些修改或者替換，並不使相應技術方案的本質脫離本發明各實施例技術方案的精神和範圍。
步驟 30 針對不同的待測記憶體錯誤類型，根據記憶體晶片位元寬度各自生成記憶體測試模型序列 步驟 31 根據所述待測記憶體錯誤類型，生成最簡閉環雙位元測試序列 步驟 311 根據所述待測記憶體錯誤類型，列舉測試中需要覆蓋的錯誤狀態 步驟 313 列舉雙位元00、01、10、11四種狀態兩兩組合產生的所述錯誤狀態的集合 步驟 315 精簡所述錯誤狀態的集合中冗餘的錯誤狀態，得到包含所有需要覆蓋的錯誤狀態的最簡閉環雙位元測試序列 步驟 33 根據所述記憶體晶片位元寬度生成基礎模型序列 步驟 35 將所述最簡閉環雙位元測試序列導入至所述基礎模型序列中，得到所述記憶體測試模型序列 步驟 50 利用生成的各所述記憶體測試模型序列進行記憶體測試
第1圖繪示為本發明一實施例提供的字導向的記憶體測試方法的流程圖。 第2圖繪示為第1圖所示記憶體測試方法中步驟S30的流程圖。 第3圖繪示為第2圖所示記憶體測試方法中步驟S31的流程圖。 第4圖繪示為本發明一實施例中雙位元00、01、10、11四種狀態兩兩組合產生的錯誤狀態的集合的示意圖。 第5圖繪示為第4圖所示集合精簡了冗餘的錯誤狀態後的示意圖。
步驟 30 針對不同的待測記憶體錯誤類型，根據記憶體晶片位元寬度各自生成記憶體測試模型序列 步驟 50 利用生成的各所述記憶體測試模型序列進行記憶體測試
Claims (8)
- 一種字導向的記憶體測試方法，其包含下列步驟：根據所述待測記憶體錯誤類型，生成最簡閉環雙位元測試序列；根據所述記憶體晶片位元寬度生成基礎模型序列；將所述最簡閉環雙位元測試序列導入至所述基礎模型序列中，得到所述記憶體測試模型序列；及利用生成的各所述記憶體測試模型序列進行記憶體測試。
- 如申請專利範圍第1項所述的字導向的記憶體測試方法，其中所述根據所述待測記憶體錯誤類型，生成最簡閉環雙位元測試序列包括：根據所述待測記憶體錯誤類型，列舉測試中需要覆蓋的錯誤狀態；列舉雙位元00、01、10、11四種狀態兩兩組合產生的所述錯誤狀態的集合；及精簡所述錯誤狀態的集合中冗餘的錯誤狀態，得到包含所有需要覆蓋的錯誤狀態的最簡閉環雙位元測試序列。
- 如申請專利範圍第1項所述的字導向的記憶體測試方法，其中所述待測記憶體錯誤類型為耦合故障，至少包括倒置耦合故障、固化耦合故障、干擾耦合故障和狀態耦合故障。
- 如申請專利範圍第1項所述的字導向的記憶體測試方法，其中所述記憶體晶片位元寬度為4位元或8位元。
- 如申請專利範圍第2項所述的字導向的記憶體測試方法，其中當所述待測記憶體錯誤類型為固化耦合故障時，所述需要覆蓋的錯誤狀態為(變化位元狀態的改變趨勢，變化位元狀態的改變導致的關聯位元狀態的錯誤變化趨勢)，具體包括(c0升，c1升)、(c0升，c1降)、(c0降，c1升)、(c0降，c1降)、(c1升，c0升)、(c1升，c0降)、(c1降，c0升)和(c1降，c0降)；其中c0為所述雙位元中的前一位元，c1為所述雙位元中的後一位元。
- 如申請專利範圍第5項所述的字導向的記憶體測試方法，其中精簡冗餘的錯誤狀態後得到的最簡閉環雙位元測試序列為(00,11,00,01,10,01)。
- 如申請專利範圍第6項所述的字導向的記憶體測試方法，其中所述記憶體晶片位元寬度為8位元，所述基礎模型序列包括第一基礎模型序列01-23-45-67、第二基礎模型序列02-13-46-57和第三基礎模型序列04-15-26-37。
- 如申請專利範圍第7項所述的字導向的記憶體測試方法，其中所述將所述最簡閉環雙位元測試序列導入至所述基礎模型序列中，得到所述記憶體測試模型序列包括：將最簡閉環雙位元測試序列(00,11,00,01,10,01)導入至第一基礎模型序列01-23-45-67中，得到第一記憶體測試模型序列： 將最簡閉環雙位元測試序列(00,11,00,01,10,01)導入至第二基礎模型序列02-13-46-57中，得到第二記憶體測試模型序列： 將最簡閉環雙位元測試序列(00,11,00,01,10,01)導入至第三基礎模型序列04-15-26-37中，得到第三記憶體測試模型序列： 合併所述第一記憶體測試模型序列、第二記憶體測試模型序列和第三記憶體測試模型序列，精簡合併後的序列，得到所述記憶體測試模型序列：
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104144106A TWI598885B (zh) | 2015-12-28 | 2015-12-28 | 字導向的記憶體測試方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104144106A TWI598885B (zh) | 2015-12-28 | 2015-12-28 | 字導向的記憶體測試方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201724116A TW201724116A (zh) | 2017-07-01 |
| TWI598885B true TWI598885B (zh) | 2017-09-11 |
Family
ID=60047373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW104144106A TWI598885B (zh) | 2015-12-28 | 2015-12-28 | 字導向的記憶體測試方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI598885B (zh) |
-
2015
- 2015-12-28 TW TW104144106A patent/TWI598885B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| TW201724116A (zh) | 2017-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10261858B2 (en) | TCAM soft-error detection method and apparatus | |
| CN105823976B (zh) | 对芯片进行检测及对芯片测试结果进行验证的方法 | |
| KR20020073082A (ko) | 선형 피드백 시프트 레지스터를 이용한 빌트-인 셀프테스트 회로 및 그 방법 | |
| JP2019168316A5 (zh) | ||
| Fan et al. | Improved volume diagnosis throughput using dynamic design partitioning | |
| JP2016510498A (ja) | データ依存型回路経路応答を使用する一意でクローン化不能なプラットフォーム識別子 | |
| CN111078462B (zh) | 数据校验方法及电路 | |
| Shaheen et al. | Advanced ECC solution for automotive SoCs | |
| JP2018155707A5 (zh) | ||
| JP2013145554A5 (zh) | ||
| US20120236660A1 (en) | Test system and test method for memory | |
| JP2012104174A (ja) | 試験装置 | |
| US9003251B2 (en) | Diagnosis flow for read-only memories | |
| TWI598885B (zh) | 字導向的記憶體測試方法 | |
| US20140122955A1 (en) | Prbs test memory interface considering ddr burst operation | |
| CN105468485A (zh) | 面向字的内存测试方法 | |
| TWI499787B (zh) | 多重故障診斷方法和機器可讀媒體 | |
| JP2006319055A (ja) | 半導体集積回路 | |
| US8527923B1 (en) | System, method, and computer program product for hierarchical formal hardware verification of floating-point division and/or square root algorithmic designs using automatic sequential equivalence checking | |
| CN105445641B (zh) | 用于扫描链诊断的方法和装置 | |
| JP2007240390A (ja) | 半導体集積回路の検査方法および半導体集積回路の検査装置 | |
| CN104777414B (zh) | 集成电路及用于测试集成电路的方法 | |
| KR102408165B1 (ko) | 반도체 디바이스 테스터의 구제 해석 장치, 구제 해석 방법 및 반도체 디바이스 테스터 | |
| TWI527047B (zh) | 記憶體測試方法 | |
| TW201503150A (zh) | 具分散錯誤功能的記憶體及其分散錯誤位元的方法 |