TWI595671B - 電容元件形成方法 - Google Patents

電容元件形成方法 Download PDF

Info

Publication number
TWI595671B
TWI595671B TW101132569A TW101132569A TWI595671B TW I595671 B TWI595671 B TW I595671B TW 101132569 A TW101132569 A TW 101132569A TW 101132569 A TW101132569 A TW 101132569A TW I595671 B TWI595671 B TW I595671B
Authority
TW
Taiwan
Prior art keywords
forming
layer
dielectric layer
etch stop
trench
Prior art date
Application number
TW101132569A
Other languages
English (en)
Other versions
TW201411856A (zh
Inventor
郭建利
吳貴盛
張聚寶
鄭瑞煌
張興華
廖鴻
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW101132569A priority Critical patent/TWI595671B/zh
Publication of TW201411856A publication Critical patent/TW201411856A/zh
Application granted granted Critical
Publication of TWI595671B publication Critical patent/TWI595671B/zh

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

電容元件形成方法
本發明是有關於一種電容元件及其形成方法，且特別是有關於一種半導體製程中的電容元件及其形成方法。
積體電路主要是利用半導體製程技術在半導體基板上形成密集的電路元件，除了常見金氧半電晶體元件之外，電容元件也是常見的電路元件。
請參見圖1，其係習用平面式金屬-絕緣體-金屬(Metal-Insulator-Metal，簡稱MIM)電容之剖面構造示意圖，其係完成於多層金屬導線結構之間。其中基板1上方形成有第一電容電極11、電容介電層12及第二電容電極13，然後再透過接觸透孔14與金屬導線15來進行電性連接。但此類單位面積之電容值不足，已無法應付實際需求。因此，如何解決上述種種問題來提高電容元件的單位面積電容值，正是發展本發明之主要目的。
本發明的目的之一提出一種電容元件，完成於一基板上方，其包含：一第一導體結構，設置於基板上方；一介電材料層，設置於基板上方並包覆第一導體結構之部份表面積，介電材料層中具有一溝槽而露出第一導體結構之一第一面；一第一電容電極，設置於溝槽底面與側壁表面，而與第一導體結構之第一面完成電性接觸；一電容介電層，設置於第一電容電極之表面上；以及一第二電容電極，設置於電容介電層之表面上並填入溝槽中。
在本發明之一實施例中，上述基板為一矽中介層(interposer)。
在本發明之一實施例中，上述第一導體結構為一鑲嵌金屬導線結構。
在本發明之一實施例中，上述介電材料層包含：一層間介電層(ILD)，設置於上述基板上方；一第一蝕刻停止層，設置於上述層間介電層表面上；一第一金屬間介電層(IMD)，設置於上述第一蝕刻停止層表面上；一第二蝕刻停止層，設置於上述第一金屬間介電層表面上；一第二金屬間介電層(IMD)，設置於上述第二蝕刻停止層表面上；一第三蝕刻停止層，設置於上述第二金屬間介電層表面上；以及一第三金屬間介電層(IMD)，設置於上述第三蝕刻停止層表面上，而上述溝槽穿過上述第三金屬間介電層(IMD)、上述第三蝕刻停止層、上述第二金屬間介電層(IMD)以及上述第二蝕刻停止層而透出上述第一導體結構之上述第一面。
在本發明之一實施例中，上述介電材料層包含：一層間介電層(ILD)，設置於上述基板上方；一第一蝕刻停止層，設置於上述層間介電層表面上；一第一金屬間介電層(IMD)，設置於上述第一蝕刻停止層表面上；一第二蝕刻停止層，設置於上述第一金屬間介電層表面上；一第二金屬間介電層(IMD)，設置於上述第二蝕刻停止層表面上；一第三蝕刻停止層，設置於上述第二金屬間介電層表面上；一第三金屬間介電層(IMD)，設置於上述第三蝕刻停止層表面上；一第四蝕刻停止層，設置於上述第三金屬間介電層表面上；一第四金屬間介電層(IMD)，設置於上述第四蝕刻停止層表面上；一第五蝕刻停止層，設置於上述第四金屬間介電層表面上；以及一第五金屬間介電層(IMD)，設置於上述第五蝕刻停止層表面上，而上述溝槽穿過上述第五金屬間介電層(IMD)、上述第五蝕刻停止層、上述第四金屬間介電層(IMD)、上述第四蝕刻停止層、上述第三金屬間介電層(IMD)、上述第三蝕刻停止層、上述第二金屬 間介電層(IMD)以及上述第二蝕刻停止層而透出上述第一導體結構之上述第一面。
在本發明之一實施例中，上述第一電容電極之材料包含有鈦/氮化鈦層(Ti/TiN)，上述電容介電層之材料包含有氮化矽層，上述第二電容電極包含一鑲嵌金屬導線結構。
在本發明之一實施例中，上述第二電容電極包含：一鑲嵌銅導體，做為該鑲嵌金屬導線結構；以及一阻障層，設置於上述鑲嵌銅導體與上述電容介電層之間。
本發明的另一目的提出一種電容元件形成方法，其包含下列步驟：提供一基板；於基板上方形成一第一導體結構與一介電材料層，介電材料層包覆第一導體結構；於介電材料層中形成一第一溝槽，進而露出第一導體結構之一第一面；於第一溝槽底面與側壁表面形成一第一電容電極，進而與第一導體結構之第一面完成電性接觸；於第一電容電極之表面上形成一電容介電層；以及於電容介電層之表面上形成一第二電容電極。
在本發明之一實施例中，上述基板為一矽中介層(interposer)。
在本發明之一實施例中，形成上述第一導體結構與上述介電材料層之方法包含下列步驟：於上述基板上方形成一層間介電層(ILD)；於上述層間介電層表面上形成一第一蝕刻停止層；於上述第一蝕刻停止層表面上形成一第一金屬間介電層(IMD)；於上述第一金屬間介電層(IMD)與上述第一蝕刻停止層中形成一第二溝槽；於上述第二溝槽中形成上述第一導體結構；於上述第一金屬間介電層及上述第一導體結構之表面上形成一第二蝕刻停止層；於上述第二蝕刻停止層表面上形成一第二金屬間介電層；於上述第二金屬間介電層表面上形成一第三蝕刻停止層；以及於上述第三蝕刻停止層表面上形成一第三金屬間介電層。
在本發明之一實施例中，形成上述第一溝槽之方法包含下列步驟：蝕穿上述第三金屬間介電層(IMD)、上述第三蝕刻停止層、上述第二金屬間介電層(IMD)以及上述第二蝕刻停止層而透出上述第一導體結構之上述第一面。
在本發明之一實施例中，電容元件形成方法更包含下列步驟：於上述第一金屬間介電層(IMD)與上述第一蝕刻停止層中形成上述第二溝槽之同時形成一第三溝槽；於形成上述第一導體之同時，於上述第三溝槽中形成上述第二導體結構；蝕穿上述第二導體結構上方之上述第三金屬間介電層(IMD)、上述第三蝕刻停止層、上述第二金屬間介電層(IMD)以及上述第二蝕刻停止層而形成一第四溝槽，進而露出上述第二導體結構之表面；於上述第四溝槽中形成一阻障層；於上述阻障層之表面上形成一銅導線；以及對上述銅導線與上述阻障層進行一化學機械研磨製程而形成一銅鑲嵌導線結構。
在本發明之一實施例中，上述第二電容電極與上述銅鑲嵌導線結構係以同一製程所完成。
在本發明之一實施例中，上述第二電容電極與上述銅鑲嵌導線結構係分別以不同製程所完成。
在本發明之一實施例中，形成上述第四溝槽之時間點晚於形成上述第一溝槽之時間點。
在本發明之一實施例中，該第一溝槽係於形成上述第四溝槽並填入一填充材料後形成，並於形成該第一溝槽後，於填入上述第二電容電極前將上述填充材料去除。
在本發明之一實施例中，形成上述第一導體結構與上述介電材料層之方法更包含下列步驟：於上述第三金屬間介電層表面上形成一第四蝕刻停止層；於上述第四蝕刻停止層表面上形成一第 四金屬間介電層；於上述第四金屬間介電層表面上形成一第五蝕刻停止層；於上述第五蝕刻停止層表面上形成一第五金屬間介電層；以及蝕穿上述第五金屬間介電層(IMD)、上述第五蝕刻停止層、上述第四金屬間介電層(IMD)與上述第四蝕刻停止層。
在本發明之一實施例中，上述第一電容電極之材料包含有鈦/氮化鈦層(Ti/TiN)，上述電容介電層之材料包含有氮化矽層，上述第二電容電極包含有一鑲嵌金屬導體結構。
在本發明之一實施例中，形成上述第二電容電極之方法包含下列步驟：於上述電容介電層之表面上形成一阻障層；於上述阻障層之表面上形成一銅導體，做為該鑲嵌金屬導體結構；以及對上述銅導體與上述阻障層進行一化學機械研磨製程而形成上述鑲嵌金屬導體結構。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
請參見圖2A~圖2F，其係本案為改善習用手段缺失所發展出來之電容元件形成方法之實施例製程示意圖，首先如圖2A所示，提供一基板2，該基板2上方定義有內連線區291及電容區292，並於該基板2上方形成第一導體結構20與介電材料層21，該介電材料層係包覆該第一導體結構20。在本實施例中，該第一導體結構20係以導體鑲嵌製程形成，其形成方法包含下列步驟：於該基板2上方形成一層間介電層(ILD)210，然後於該層間介電層210表面上形成第一蝕刻停止層211，於該第一蝕刻停止層211表面上形成第一金屬間介電層(IMD)212，於該第一金屬間介電層212與該第一蝕刻停止層211中形成分別位於電容區292及內連線區291 之第二溝槽201與第三溝槽202，並於該第二溝槽201與第三溝槽202中填入金屬導體，以形成為鑲嵌金屬導體結構之該第一導體結構20與第二導體結構22。然後再於該第一金屬間介電層212及該第一導體結構20與第二導體結構22之表面上形成第二蝕刻停止層213，再於該第二蝕刻停止層213表面上形成第二金屬間介電層214，然後於該第二金屬間介電層214表面上形成第三蝕刻停止層215，以及於該第三蝕刻停止層215表面上形成一第三金屬間介電層216。
然後再利用進一步的金屬鑲嵌製程來形成金屬導線結構以及電容結構。如圖2B所示，利用光罩微影蝕刻製程來於該介電材料層21中形成第一溝槽23，用以蝕穿該第一導體結構20上方之該第三金屬間介電層216、該第三蝕刻停止層215、該第二金屬間介電層214以及該第二蝕刻停止層213而露出該第一導體結構20之一第一面200。
再如圖2C所示，於該第一溝槽23底面與側壁表面形成第一電容電極24及電容介電層25後，進行一化學機械研磨製程後，完成如圖2D所示之電容半成品剖面圖。
接著利用另一光罩微影蝕刻製程來蝕穿該第二導體結構22上方之該第三金屬間介電層216、該第三蝕刻停止層215、該第二金屬間介電層214以及該第二蝕刻停止層213而形成一第四溝槽26，進而如圖2E所示，露出該第二導體結構之表面。
然後再於已形成有第一電容電極24及電容介電層25的第一溝槽23與第四溝槽26中同時形成一阻障層271，再填充金屬(如銅)至該第一溝槽23與第四溝槽26中該阻障層271之表面上，經一次化學機械研磨製程以除去多餘的填充金屬銅與阻障層材料後，於電容區292及內連線區291中分別形成鑲嵌金屬導體結構之第 二電容電極28及銅鑲嵌導線27，如圖2F所示之。當然，也可省略阻障層，而直接填充金屬並進行化學機械研磨，以形成內連線區291中的銅鑲嵌導線27及電容區292中電容元件的第二電容電極28。而由圖2F所示可看出，在相同的面積中，本案電容元件可透過第一溝槽23之深度而增加許多有效電極面積，進而達到增加電容值的目的。而且本案方法可運用至更多層的金屬導線構造中，例如上述方法係以兩層金屬導線構造為例進行說明，當然也可以應用至三層金屬導線構造甚至更多層的金屬導線構造中，如此將可增加更多有效電極面積。
再者，考慮到上述製程中先形成第一溝槽23再定義形成第四溝槽26有可能會有汙染物殘留於第一溝槽23中而導致後續製程上的困擾，為能避免此一現象，本案可進一步調整製程，先定義出第四溝槽26後再填入保護用的填充材料(例如光阻材料)，然後進行形成該第一溝槽23之製程，並於第一溝槽23製作完成後將該填充材料去除，然後再一起填入阻障層271與鑲嵌金屬導體材料(如銅)，進行化學機械研磨製程後，則完成第二電容電極28及銅鑲嵌導線27之製作。當然也可以於形成第一溝槽23後便連續於其中完成第一電容電極24、電容介電層25及第二電容電極28後再進行化學機械研磨製程來獨立完成電容元件。而第四溝槽26與其中銅鑲嵌導線27則另外利用單獨一光罩微影蝕刻沉積及化學機械研磨製程來完成，如此可完全避免汙染物殘留於溝槽的問題。
再請參見圖3，其係利用上述方法在具有直通矽晶穿孔(Through-Silicon Via，TSV)構造之矽中介層(Si interposer)上完成電容元件之較佳實施例剖面示意圖。其中用以完成矽中介層(Si interposer)之基板3中完成有直通矽晶穿孔構造30，而且基板上 方完成有三層金屬導線構造，而本案之電容元件係設置於一溝槽31中，該溝槽31穿過第五金屬間介電層329、第五蝕刻停止層328、第四金屬間介電層327、第四蝕刻停止層326、第三金屬間介電層325、第三蝕刻停止層324、第二金屬間介電層323以及第二蝕刻停止層322而透出鑲嵌金屬導體結構之第一導體結構321之表面。而溝槽31完成有第一電容電極34、電容介電層35及第二電容電極38，且第二電容電極38可用阻障層371與銅鑲嵌導體372來組成。其中該第一電容電極34之材料可包含有鈦/氮化鈦層(Ti/TiN)，而該電容介電層35之材料可包含有氮化矽、氧化矽、氮氧化矽、碳化矽、高介電常數材料或其組合，高介電常數材料例如是稀土金屬氧化物層，例如是氧化鉿(hafnium oxide,HfO2)、矽酸鉿氧化合物(hafnium silicon oxide,HfSiO4)、矽酸鉿氮氧化合物(hafnium silicon oxynitride,HfSiON)、氧化鋁(aluminum oxide,Al2O3)、氧化鑭(lanthanum oxide,La2O3)、鋁酸鑭(lanthanum aluminum oxide,LaAlO)、氧化鉭(tantalum oxide,Ta2O5)、氧化鋯(zirconium oxide,ZrO2)、矽酸鋯氧化合物(zirconium silicon oxide,ZrSiO4)、鋯酸鉿(hafnium zirconium oxide,HfZrO)、鍶鉍鉭氧化物(strontium bismuth tantalate,SrBi2Ta2O9,SBT)、鋯鈦酸鉛(lead zirconate titanate,PbZrxTil-xO3,PZT)或鈦酸鋇鍶(barium strontium titanate,BaxSrl-xTiO3,BST)等。至於該第二電容電極38中之阻障層371則可由鉭/氮化鉭層(Ta/TaN)來完成。至於矽中介層(Si interposer)通常由矽基板上完成多層寬度約65微米(um)或55微米(um)的金屬來完成，且其上不會具有主動元件，主要是用以完成將多個晶片整合在一起的多晶片封裝技術。
綜上所述，本案技術手段可有效提昇單位面積之電容值，並可廣泛應用於多種半導體基板中，尤其是具有直通矽晶穿孔構造 之矽中介層上，其中矽中介層扮演將多個晶片間完成互聯的角色，而且相較於一般積體電路封裝中與電路板上之電路連線，矽中介層(Si interposer)上完成的電路連線可以達到尺寸更小而讓晶片間信號的傳輸效率提高。至於直通矽晶穿孔構造(TSVs)可以讓多個矽中介層(Si interposer)垂直疊合起來，用以在等效的面積中得到更大的元件積集度，而透過避免讓直通矽晶穿孔構造(TSVs)直接穿過晶片的主動區，也可以有效地降低系統故障的風險，有助於多晶片封裝技術的發展。雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範，圍當視後附之申請專利範圍所界定者為準。
1、2、3‧‧‧基板
11、24、34‧‧‧第一電容電極
12、25、35‧‧‧電容介電層
13、28、38‧‧‧第二電容電極
14‧‧‧接觸透孔
15‧‧‧金屬導線
20、321‧‧‧第一導體結構
200‧‧‧第一導體結構之第一面
201‧‧‧第二溝槽
202‧‧‧第三溝槽
21‧‧‧介電材料層
210‧‧‧層間介電層
211‧‧‧第一蝕刻停止層
212‧‧‧第一金屬間介電層
213‧‧‧第二蝕刻停止層
214‧‧‧第二金屬間介電層
215‧‧‧第三蝕刻停止層
216‧‧‧第三金屬間介電層
22‧‧‧第二導體結構
23‧‧‧第一溝槽
26‧‧‧第四溝槽
27‧‧‧銅鑲嵌導線
271、371‧‧‧阻障層
272、372‧‧‧鑲嵌金屬導體結構
291‧‧‧內連線區
292‧‧‧電容區
30‧‧‧直通矽晶穿孔構造
31‧‧‧溝槽
322‧‧‧第二蝕刻停止層
323‧‧‧第二金屬間介電層
324‧‧‧第三蝕刻停止層
325‧‧‧第三金屬間介電層
326‧‧‧第四蝕刻停止層
327‧‧‧第四金屬間介電層
328‧‧‧第五蝕刻停止層
329‧‧‧第五金屬間介電層
圖1為習用平面式金屬-絕緣體-金屬電容之剖面構造示意圖。
圖2A~圖2F為本案之電容元件形成方法之實施例製程示意圖。
圖3為利用上述方法在具有直通矽晶穿孔構造之矽中介層上完成電容元件之較佳實施例剖面示意圖。
2‧‧‧基板
20‧‧‧第一導體結構
201‧‧‧第二溝槽
202‧‧‧第三溝槽
21‧‧‧介電材料層
210‧‧‧層間介電層
211‧‧‧第一蝕刻停止層
212‧‧‧第一金屬間介電層
213‧‧‧第二蝕刻停止層
214‧‧‧第二金屬間介電層
215‧‧‧第三蝕刻停止層
216‧‧‧第三金屬間介電層
22‧‧‧第二導體結構
24‧‧‧第一電容電極
25‧‧‧電容介電層
27‧‧‧銅鑲嵌導線結構
271‧‧‧阻障層
272‧‧‧銅導線
28‧‧‧第二電容電極
291‧‧‧內連線區
292‧‧‧電容區

Claims (10)

  1. 一種電容元件形成方法，其包含下列步驟：提供一基板；於該基板上方形成一層間介電層(ILD)；於該層間介電層表面上形成一第一蝕刻停止層；於該第一蝕刻停止層表面上形成一第一金屬間介電層(IMD)；於該第一金屬間介電層(IMD)與該第一蝕刻停止層中形成一第二溝槽之同時形成一第三溝槽；於該第二溝槽中形成該第一導體結構之同時，於該第三溝槽中形成該第二導體結構；於該第一金屬間介電層及該第一導體結構之表面上形成一第二蝕刻停止層；於該第二蝕刻停止層表面上形成一第二金屬間介電層；於該第二金屬間介電層表面上形成一第三蝕刻停止層；於該第三蝕刻停止層表面上形成一第三金屬間介電層；蝕穿該第一導體結構與該第二導體結構上方之該第三金屬間介電層(IMD)、該第三蝕刻停止層、該第二金屬間介電層(IMD)以及該第二蝕刻停止層而形成一第一溝槽與一第四溝槽，進而露出該第一導體結構與該第二導體結構之表面；於該第一溝槽底面與側壁表面形成一第一電容電極，進而與該第一導體結構之該第一面完成電性接觸；於該第一電容電極之表面上形成一電容介電層；於該電容介電層之表面上形成一第二電容電極； 於該第四溝槽中形成一阻障層；於該阻障層之表面上形成一銅導線；對該銅導線與該阻障層進行一化學機械研磨製程而形成一銅鑲嵌導線結構；以及其中，該基板上方之該層間介電層、該第一蝕刻停止層、該第一金屬間介電層、該第二蝕刻停止層、該第二金屬間介電層、該第三蝕刻停止層與該第三金屬間介電層形成一介電材料層。
  2. 如申請專利範圍第1項所述之電容元件形成方法，其中該基板為一矽中介層(interposer)。
  3. 如申請專利範圍第1項所述之電容元件形成方法，其中形成該第一溝槽之方法包含下列步驟：蝕穿該第三金屬間介電層(IMD)、該第三蝕刻停止層、該第二金屬間介電層(IMD)以及該第二蝕刻停止層而透出該第一導體結構之一第一面。
  4. 如申請專利範圍第1項所述之電容元件形成方法，其中該第二電容電極與該銅鑲嵌導線結構係以同一製程所完成。
  5. 如申請專利範圍第1項所述之電容元件形成方法，其中該第二電容電極與該銅鑲嵌導線結構係分別以不同製程所完成。
  6. 如申請專利範圍第1項所述之電容元件形成方法，其中形成該第四溝槽之時間點晚於形成該第一溝槽之時間點。
  7. 如申請專利範圍第1項所述之電容元件形成方法，其中該第一溝槽係於形成該第四溝槽並填入一填充材料後形成，並於形成該第一溝槽後，於填入該第二電容電極至該第一溝槽中前將該填充材料去除。
  8. 如申請專利範圍第1項所述之電容元件形成方法，其中形成該第一導體結構與該介電材料層之方法更包含下列步驟：於該第三金屬間介電層表面上形成一第四蝕刻停止層；於該第四蝕刻停止層表面上形成一第四金屬間介電層；於該第四金屬間介電層表面上形成一第五蝕刻停止層；於該第五蝕刻停止層表面上形成一第五金屬間介電層；以及蝕穿該第五金屬間介電層(IMD)、該第五蝕刻停止層、該第四金屬間介電層(IMD)與該第四蝕刻停止層。
  9. 如申請專利範圍第1項所述之電容元件形成方法，其中該第一電容電極之材料包含有鈦/氮化鈦層(Ti/TiN)，該電容介電層之材料包含有氮化矽層，該第二電容電極包含一鑲嵌金屬導體結構。
  10. 如申請專利範圍第9.項所述之電容元件形成方法，其中形成該第二電容電極之方法包含下列步驟：於該電容介電層之表面上形成一阻障層；於該阻障層之表面上形成一銅導體，做為該鑲嵌金屬導體結構；以及對該銅導體與該阻障層進行一化學機械研磨製程而形成該第二電容電極。
TW101132569A 2012-09-06 2012-09-06 電容元件形成方法 TWI595671B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101132569A TWI595671B (zh) 2012-09-06 2012-09-06 電容元件形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101132569A TWI595671B (zh) 2012-09-06 2012-09-06 電容元件形成方法

Publications (2)

Publication Number Publication Date
TW201411856A TW201411856A (zh) 2014-03-16
TWI595671B true TWI595671B (zh) 2017-08-11

Family

ID=50820939

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101132569A TWI595671B (zh) 2012-09-06 2012-09-06 電容元件形成方法

Country Status (1)

Country Link
TW (1) TWI595671B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113607263B (zh) * 2020-05-04 2022-06-28 新力奇有限公司 具高度方向运动感测件精准定位装置的振动量测组件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030183862A1 (en) * 2002-03-26 2003-10-02 Samsung Electronics Co., Ltd. Semiconductor device having metal-insulator-metal capacitor and fabrication method thereof
US20090079029A1 (en) * 2007-09-20 2009-03-26 United Microelectronics Corp. Capacitor structure and fabricating method thereof
US20110019368A1 (en) * 2009-07-22 2011-01-27 International Business Machines Corporation Silicon Carrier Structure and Method of Forming Same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030183862A1 (en) * 2002-03-26 2003-10-02 Samsung Electronics Co., Ltd. Semiconductor device having metal-insulator-metal capacitor and fabrication method thereof
US20090079029A1 (en) * 2007-09-20 2009-03-26 United Microelectronics Corp. Capacitor structure and fabricating method thereof
US20110019368A1 (en) * 2009-07-22 2011-01-27 International Business Machines Corporation Silicon Carrier Structure and Method of Forming Same

Also Published As

Publication number Publication date
TW201411856A (zh) 2014-03-16

Similar Documents

Publication Publication Date Title
US10804313B2 (en) Semiconductor device and solid-state imaging device
KR102116060B1 (ko) 반도체 장치 및 그 제조방법
US8202766B2 (en) Method for fabricating through-silicon via structure
US8993405B2 (en) Method of fabricating metal-insulator-metal (MIM) capacitor within topmost thick inter-metal dielectric layers
US9761655B1 (en) Stacked planar capacitors with scaled EOT
US20160093687A1 (en) Capacitor structure and fabricating method thereof
US11296020B2 (en) Semiconductor device and method for manufacturing the same
US8481425B2 (en) Method for fabricating through-silicon via structure
US9984926B2 (en) Solution for TSV substrate leakage
KR20120000748A (ko) 반도체 소자 및 그 제조 방법
TWI524505B (zh) 半導體裝置及其製造方法
JP4949656B2 (ja) 半導体装置およびその製造方法
CN111211092B (zh) 半导体结构及其形成方法
TW201916301A (zh) 具有整合的電容器的半導體裝置及其製造方法
US20150264813A1 (en) Chip-stack interposer structure including passive device and method for fabricating the same
US9478547B2 (en) Semiconductor device and method of manufacturing the same
KR100835409B1 (ko) 다마신 ｍｉｍ형 커패시터를 갖는 반도체 소자의 제조방법
US11222859B2 (en) Semiconductor device structure with bonding pad and method for forming the same
US10242943B2 (en) Forming a stacked capacitor
CN112582398B (zh) 半导体器件及其形成方法
JP5960549B2 (ja) 半導体装置の製造方法
TWI595671B (zh) 電容元件形成方法
KR102246277B1 (ko) 반도체 소자 및 그 제조 방법
US20130037953A1 (en) Through silicon via structure and manufacturing method thereof
TWI705527B (zh) 形成積體電路結構之方法、積體電路裝置、和積體電路結構

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees