TWI594596B - 降頻器及其控制方法 - Google Patents

降頻器及其控制方法 Download PDF

Info

Publication number
TWI594596B
TWI594596B TW102118989A TW102118989A TWI594596B TW I594596 B TWI594596 B TW I594596B TW 102118989 A TW102118989 A TW 102118989A TW 102118989 A TW102118989 A TW 102118989A TW I594596 B TWI594596 B TW I594596B
Authority
TW
Taiwan
Prior art keywords
signal
frequency
amplifier
power supply
local oscillation
Prior art date
Application number
TW102118989A
Other languages
English (en)
Other versions
TW201412051A (zh
Inventor
中村良明
浦川辰也
鈴木茂彌
王建欽
Original Assignee
瑞薩電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞薩電子股份有限公司 filed Critical 瑞薩電子股份有限公司
Publication of TW201412051A publication Critical patent/TW201412051A/zh
Application granted granted Critical
Publication of TWI594596B publication Critical patent/TWI594596B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/08—Output circuits
    • H03K21/12—Output circuits with parallel read-out

Landscapes

  • Superheterodyne Receivers (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Description

降頻器及其控制方法
本發明係關於降頻器及其控制方法，例如關於使接收之極化波信號降頻之降頻器及其控制方法。
已知一種將接收之衛星廣播電波之頻率轉換為接收裝置(例如調諧器)可接收之中間頻率(以下亦稱IF頻率)之LNB(Low Noise Block，低雜訊阻斷)降頻器。
例如，專利文獻1中揭示一種可接收地面數位廣播及BS、CS廣播之接收裝置。專利文獻1所記載之接收裝置包含地面波用局部振盪電路與BS、CS用局部振盪電路。又，接收裝置選擇BS、CS數位廣播電波時，控制地面波用局部振盪電路之振盪頻率為不與BS、CS廣播電波之頻寬重疊之頻率。藉此，防止接收性能惡化。
【先前技術文獻】
【專利文獻】
【專利文獻1】日本特開2006-253885號公報
然而，考慮到通用雙構成降頻器即知，需對兩個調諧器同時輸出兩個IF信號。為對兩個調諧器分別輸出IF信號，雙方之局部振盪電路需一齊作用。因此，無法如專利文獻1所記載，將使未使用(未選擇)之一方之廣播電波調變之混波器之振盪頻率變更為與另一方廣播電波之頻寬不重疊之任意頻率。因此，無法防止由設於一方信號線之局部振盪電路產生之局部振盪頻率信號耦合另一方信號線，而產生混附發射(spurious emission)。其結果，有設於降頻器輸出側之調諧器錯誤接收產生之混附發射而作為IF信號之問題。
其他課題與新穎特徵將會自本說明書之記述及附圖明白得知。
依一實施形態，一種降頻器包含：放大部，包含：第1放大器，供給第1極化波信號；及第2放大器，供給第2極化波信號；第1降頻器電路，包含：第1基準信號產生部，產生第1基準信號；第1局部振盪部，使用該第1基準信號產生第1局部振盪頻率信號；第1分頻器，產生使該第1局部振盪頻率信號分頻之第1分頻信號；及第1頻率轉換部，使用該第1分頻信號，將由該放大部放大之信號轉換為第1中間頻率信號；及第2降頻器電路，包含：第2基準信號產生部，產生具有第2基準頻率之第2基準信號；第2局部振盪部，使用該第2基準信號產生第2局部振盪頻率信號；第2分頻器，產生使該第2局部振盪頻率信號分頻之第2分頻信號；及第2頻率轉換部，使用該第2分頻信號，將由該放大部放大之信號轉換為第2中間頻率信號；且該第2局部振盪頻率信號之頻率與該第1分頻信號之差值高於接收該 第1中間頻率信號之第1接收裝置之接收頻寬上限。
依一實施形態，一種降頻器之控制方法中該降頻器包含：放大部，包含：第1放大器，供給第1極化波信號；及第2放大器，供給第2極化波信號；第1降頻器電路，包含：第1基準信號產生部，產生具有第1基準頻率之第1基準信號；第1局部振盪部，使用該第1基準信號產生第1局部振盪頻率信號；第1分頻器，產生使該第1局部振盪頻率信號分頻之第1分頻信號；及第1頻率轉換部，使用該第1分頻信號，將由該放大部放大之信號轉換為第1中間頻率信號；及第2降頻器電路，包含：第2基準信號產生部，產生具有第2基準頻率之第2基準信號；第2局部振盪部，使用該第2基準信號產生第2局部振盪頻率信號；第2分頻器，產生使該第2局部振盪頻率信號分頻之第2分頻信號；及第2頻率轉換部，使用該第2分頻信號，將由該放大部放大之信號轉換為第2中間頻率信號；該降頻器之控制方法之特徵在於：控制該第2局部振盪部之振盪頻率，俾該第2局部振盪頻率信號之頻率與該第1分頻信號之差值高於接收該第1中間頻率信號之第1接收裝置之接收頻寬上限。
依本發明可提供一種降頻器及其控制方法，即使為輸出複數IF信號之通用雙構成，亦可降低混附發射之影響。
C11、C12、C21、C22‧‧‧電容元件
D11、D21‧‧‧二極體
R11~R13、R21~R23‧‧‧電阻元件
REG11、REG21‧‧‧3端子調節器
SL11、SL12、SL21、SL22‧‧‧帶線
T11、T21‧‧‧調諧器
RFin1、RFin2‧‧‧輸入信號
1~3‧‧‧降頻器
10、20‧‧‧降頻器電路
11、21‧‧‧混波器
12、22‧‧‧1/2分頻器
13、23‧‧‧PLL
14、24、51‧‧‧晶體振盪器
15、25、52‧‧‧石英晶體諧振器
16、26‧‧‧IF放大器
17、27‧‧‧Tone/Pola控制部
30‧‧‧前段放大部
31~34‧‧‧RF放大器
35‧‧‧偏壓IC
41、42‧‧‧帶通濾波器
53‧‧‧二極體
90‧‧‧號角形饋電器
100‧‧‧降頻器IC
111、112‧‧‧平衡-不平衡轉換器
120‧‧‧放大部
121~126‧‧‧RF放大器
131‧‧‧相位比較器
132‧‧‧低通濾波器
133、233、135、235、951、952‧‧‧VCO
134‧‧‧分頻器
141、142‧‧‧輸出端子
151~153‧‧‧電源端子
161、162‧‧‧輸入端子
171、271‧‧‧控制信號端子
231‧‧‧相位比較器(PFD)
232‧‧‧低通濾波器(LPF)
234‧‧‧分頻器(DIV)
931、932‧‧‧帶通濾波器(BPF)
941、942‧‧‧混波器(MIX)
961、962‧‧‧IF放大器
911~918‧‧‧RF放大器
921~923‧‧‧偏壓IC
圖1係依實施形態1之降頻器之方塊圖。
圖2係用來說明依實施形態1之降頻器之電源供給圖。
圖3係用來說明依實施形態1之降頻器之電源之供給對象圖。
圖4係用來說明依實施形態1之降頻器之電源之供給對象表。
圖5係用來說明依實施形態1之Tone/Pola控制部之動作圖。
圖6係用來說明依實施形態1之降頻器之動作表。
圖7係依比較例之降頻器之方塊圖。
圖8係依比較例之降頻器之方塊圖。
圖9係用來說明依比較例之降頻器之耦合圖。
圖10係用來說明依實施形態1之降頻器之耦合圖。
圖11係依實施形態2之降頻器之方塊圖。
圖12係用來說明依實施形態2之降頻器之電源之供給對象圖。
圖13係用來說明依實施形態2之降頻器之電源之供給對象表。
圖14係用來說明依實施形態2之降頻器之動作表。
圖15係用來說明依實施形態3之降頻器之電源之供給對象圖。
圖16係用來說明依實施形態3之降頻器之電源之供給對象表。
<實施形態1>
以下，參照圖式說明關於依實施形態1之降頻器1。圖1所示之降頻器1係例如依DisEqC(Digital Satellite Equipment Control)之規格，可輸出兩個IF信號之通用雙構成降頻器。亦即，圖1所示之降頻器1中，以一個號角形饋電器(feed horn)90接收垂直極化波信號V(第1極化波信號)及水平極化波信號H(第2極化波信號)，自降頻器電路10及降頻器電路20分別輸出降頻後之IF信號OUT1及OUT2。降頻器1包含前段放大部30、帶通濾波器41、42與降頻器IC100。
前段放大部30包含RF放大器31~34與偏壓IC35。RF放大器31~34係使用HJFET(Hetero-Junction FET，異質接面場效電晶體)之放大器。RF放大器31、32放大由號角形饋電器90接收之垂直極化波信號V，朝帶通濾 波器41輸出之。RF放大器33、34放大由號角形饋電器90接收之水平極化波信號H，朝帶通濾波器42輸出之。偏壓IC35對RF放大器31~34供給電源。
<降頻器IC100之構成>
降頻器IC100包含平衡-不平衡轉換器111、112、放大部120、降頻器電路10與降頻器電路20。降頻器IC100係一個IC晶片，輸入兩個RF信號，輸出兩個IF信號。亦即，平衡-不平衡轉換器111、112、放大部120、降頻器電路10與降頻器電路20搭載於一個IC晶片。
平衡-不平衡轉換器111一方連接輸入端子161，另一方連接放大部120。平衡-不平衡轉換器112一方連接輸入端子162，另一方連接放大部120。平衡-不平衡轉換器111、112包含變壓器，轉換單端信號為差動信號，朝放大部120(具體而言係RF放大器121及RF放大器122)輸出。藉由將輸入信號RFin1、RFin2轉換為差動信號，可提升系統之NF(noise figure，雜訊係數)特性。
放大部120放大自平衡-不平衡轉換器111、112輸入之垂直極化波信號V及水平極化波信號H，朝降頻器電路10及降頻器電路20輸出。放大部120包含RF放大器121~RF放大器126(第1RF放大器~第6RF放大器)。
RF放大器123、124之輸入端子共通連接於RF放大器121之輸出端子。RF放大器123、124之輸出端子共通連接於降頻器電路10(具體而言係混波器11)之輸入端子。RF放大器125、126之輸入端子共通連接於RF放大器122之輸出端子。RF放大器125、126之輸出端子共通連接於降頻器電路20(具體而言係混波器21)之輸入端子。
RF放大器121放大自平衡-不平衡轉換器111輸入之信號，朝RF放大器123、124輸出。RF放大器122放大自平衡-不平衡轉換器112輸入之信號，朝RF放大器125、126輸出。
RF放大器123放大自RF放大器121輸入之信號，朝降頻器電路10之混波器11輸出。RF放大器124放大自RF放大器121輸入之信號，朝降頻器電路20之混波器21輸出。
同樣地，RF放大器125放大自RF放大器122輸入之信號，朝降頻器電路10之混波器11輸出。RF放大器126放大自RF放大器122輸入之信號，朝降頻器電路20之混波器21輸出。
<降頻器電路10之構成>
降頻器電路10(第1降頻器電路)使自RF放大器123輸出之垂直極化波信號V或自RF放大器125輸出之水平極化波信號H降頻，產生IF信號(第1中間頻率信號)。又，降頻器電路10將產生之IF信號自輸出端子141輸出。
降頻器電路10包含混波器11、1/2分頻器12、PLL(Phase-locked Loop，鎖相迴路)13、晶體振盪器(XO：Crystal Oscillator)14、石英晶體諧振器(X'tal)15、IF放大器16與Tone/Pola控制部17。
混波器11(第1頻率轉換部)使用自1/2分頻器12輸出之分頻信號，使自RF放大器123輸出之垂直極化波信號V或自RF放大器125輸出之水平極化波信號H降頻(調變)。混波器11將降頻之信號(IF信號)朝IF放大器16輸出。
1/2分頻器12(第1分頻器)將自PLL13輸出之局部振盪頻率信號(第1局部振盪頻率信號)分頻，產生分頻信號(第1分頻信號)。具體而言，1/2分頻器12產生使自PLL13輸出之局部振盪頻率信號之頻率為1/2(一半)之分頻信號，作為LO信號朝混波器11輸出。
PLL13(第1局部振盪部)包含相位比較器(PFD：Phase Frequency Detector)131、低通濾波器(LPF：Low Pass Filter)132、VCO(Voltage Controlled Oscillator)133與分頻器(DIV：Divider)134。
對相位比較器131輸入由晶體振盪器14產生之基準信號與由分頻器134分頻之信號。相位比較器131產生此等信號之相位差經轉換為電壓之信號，朝低通濾波器132輸出。低通濾波器132將自相位比較器131輸出之信號所包含之不要成分去除。VCO133對應自低通濾波器132輸出之信號電壓，控制輸出信號頻率。作為局部振盪頻率信號，對1/2分頻器12輸出由VCO133產生之輸出信號。
且自VCO133輸出之局部振盪頻率信號由分頻器134分頻，朝相位比較器131輸入。此時，分頻器134可對應自未圖示之控制電路輸出之控制信號而變更分頻比。藉由變更分頻比，可變更局部振盪頻率信號的頻率。本實施形態中，VCO133、233可選擇性輸出19.5GHz或21.2GHz之局部振盪頻率信號。
晶體振盪器14(第1基準信號產生部)產生具有既定基準頻率之基準信號(第1基準信號)，朝PLL13輸出。晶體振盪器14使用石英晶體諧振器15，產生基準信號。又，如上述，PLL13使用基準信號產生局部振盪頻率信號。
IF放大器16放大自混波器11輸出之IF信號，朝降頻器IC100之輸出端子141輸出。
自未圖示之控制信號輸入端子朝Tone/Pola控制部17輸入Tone/Pola信號。Tone/Pola控制部17對應輸入之Tone/Pola信號，控制PLL13或晶體振盪器14、放大部120等。
<降頻器電路20之構成>
降頻器電路20(第2降頻器電路)使自RF放大器124輸出之垂直極化波信號V或自RF放大器126輸出之水平極化波信號H降頻，產生IF信號(第 2中間頻率信號)。又，降頻器電路20將產生之IF信號自輸出端子142輸出。
降頻器電路20包含混波器21、1/2分頻器22、PLL23、晶體振盪器24、石英晶體諧振器25、IF放大器26與Tone/Pola控制部27。
混波器21(第2頻率轉換部)使用自1/2分頻器22輸出之分頻信號，使自RF放大器124輸出之垂直極化波信號V或自RF放大器126輸出之水平極化波信號H降頻(調變)。混波器21將降頻之信號(IF信號)朝IF放大器26輸出。
1/2分頻器22(第2分頻器)將自PLL23輸出之局部振盪頻率信號(第2局部振盪頻率信號)分頻，產生分頻信號(第2分頻信號)。具體而言，1/2分頻器22產生自PLL23輸出之局部振盪頻率信號之頻率為1/2(一半)之分頻信號，作為LO信號朝混波器21輸出。
PLL23(第2局部振盪部)包含相位比較器(PFD)231、低通濾波器(LPF)232、VCO233與分頻器234(DIV)。又，PLL23之構成及動作與上述PLL13之構成及動作相同，故省略說明。
晶體振盪器24(第2基準信號產生部)產生具有既定基準頻率之基準信號(第2基準信號)，朝PLL23輸出。晶體振盪器24使用石英晶體諧振器25，產生基準信號。又，PLL23使用基準信號產生局部振盪頻率信號。
IF放大器26放大自混波器21輸出之IF信號，朝降頻器IC100之輸出端子142輸出。
自未圖示之控制信號輸入端子朝Tone/Pola控制部27輸入Tone/Pola信號。Tone/Pola控制部27對應輸入之Tone/Pola信號，控制PLL23或晶體振盪器24、放大部120等。
<降頻器1之電源構成>
圖2係用來說明供給圖1所示之降頻器1之電源及Tone/Pola信號之情形之圖。自輸出端子141輸出由降頻器電路10降頻之IF信號OUT1，由電容元件C12去除其DC成分，經由纜線對調諧器T11(第1接收裝置)供給之。另一方面，調諧器T11經由與傳送IF信號OUT1之纜線相同之纜線，對降頻器電路10供給電源及Tone/Pola信號。在此，作為電源，對降頻器電路10供給Tone/Pola信號之DC成分(18V之DC電壓信號、13V之DC電壓信號)。
經由帶線SL12對3端子調節器REG11供給Tone/Pola信號之DC成分(13V或18V)。3端子調節器REG11將13V或18V之電壓調整為處於降頻器電路10額定之電壓，對電源端子151(第1電源端子)供給之。
且3端子調節器REG11將13V或18V之電壓調整為處於放大部120(RF放大器121~126)額定之電壓，對電源端子153(第3電源端子)供給電源。又，應對降頻器電路10供給之電壓較應由放大部120放大之電壓低時，亦可如圖2所示，在電源端子151前設置電阻元件R13。
且經由帶線SL11對電阻元件R12與電容元件C11供給Tone/Pola信號。在此，Pola信號之DC成分由電阻元件R11與電阻元件R12分割。亦即，使用電阻元件R11與電阻元件R12降低Pola信號為處於降頻器電路10額定之電壓，經由控制信號端子171對Tone/Pola控制部17供給之。另一方面，Tone信號通過電容C11，偵測於降頻器電路10內部有無脈衝。
同樣地，由降頻器電路20降頻之IF信號OUT2，因電容元件C22被去除其DC成分，經由纜線對調諧器T21(第2接收裝置)供給之。另一方面，調諧器T21經由與傳送IF信號OUT2之纜線相同之纜線，對降頻器電路20供給電源及Tone/Pola信號。在此，作為電源，對降頻器電路20供給Tone/Pola信號之DC成分(18V之DC電壓信號、13V之DC電壓信號)。
經由帶線SL22對3端子調節器REG21供給Tone/Pola信號之DC成分(13V或18V)。3端子調節器REG21將13V或18V之電壓調整為處於降頻器電路20額定之電壓，對電源端子152(第2電源端子)供給之。
且3端子調節器REG21將13V或18V之電壓調整為處於放大部120(RF放大器121~126)額定之電壓，對電源端子153供給電源。又，應對降頻器電路20供給之電壓較應由放大部120放大之電壓低時，如圖2所示，亦可在電源端子152前設置電阻元件R23。
且經由帶線SL21對電阻元件R22與電容元件C21供給Tone/Pola信號。在此，Pola信號之DC成分由電阻元件R21與電阻元件R22分割。亦即，使用電阻元件R21與電阻元件R22降低Pola信號為處於降頻器電路20額定之電壓，經由控制信號端子271對Tone/Pola控制部27供給之。另一方面，Tone信號通過電容C21，偵測於降頻器電路20內部有無脈衝。
又，3端子調節器REG11之輸出端子與3端子調節器REG21之輸出端子共通連接於電源端子153。此時，於3端子調節器REG11之輸出端子與電源端子153之間設有二極體D11。且於3端子調節器REG21之輸出端子與電源端子153之間設有二極體D21。因此，3端子調節器REG11、REG21中任一者之輸出為OFF時，另一方亦不受影響。
其次，使用圖3及圖4說明關於依本實施形態之降頻器1之電源構成與省電功能。圖3係顯示電源端子151~153電源供給對象之方塊圖。相同影線區域所包含之電路區塊自相同電源端子接受電源供給。圖4係顯示電源端子151~153之電源供給對象表。
自調諧器T11經由3端子調節器REG11對電源端子151供給電源。朝作為Tone/Pola信號之接收、降頻處理及IF信號輸出處理所需之區塊之降頻器電路10供給對電源端子151供給之電源。具體而言，朝混波器11、 PLL13、晶體振盪器14、IF放大器16、Tone/Pola控制部17供給對電源端子151供給之電源。
同樣地，經由3端子調節器REG21對電源端子152供給自圖2之調諧器T21供給之電源。朝降頻器電路20供給對電源端子152供給之電源。具體而言，朝混波器21、PLL23、晶體振盪器24、IF放大器26、Tone/Pola控制部27供給對電源端子152供給之電源。
此時，降頻器電路10係用來朝連接輸出端子141之調諧器T11輸出IF信號(OUT1)之電路，降頻器電路20係用來朝連接輸出端子142之調諧器T21輸出IF信號(OUT2)之電路。藉由圖3所示之電源構成，可在降頻IC100之電路區塊中，明確區別降頻器電路10係調諧器T11用電路區塊，降頻器電路20係調諧器T21用電路區塊。
另一方面，RF放大器121將垂直極化波信號V於降頻IC100之入口綁在一起。因此，RF放大器121可用於對調諧器T11方面(降頻器電路10)供給垂直極化波信號V時，亦可用於對調諧器T21方面(降頻器電路20)供給時。
同樣地，RF放大器122將水平極化波信號H於降頻IC100之入口綁在一起。因此，RF放大器122可用於對調諧器T11方面(降頻器電路10)供給水平極化波信號H時，亦可用於對調諧器T21方面(降頻器電路20)供給時。亦即，RF放大器121、122無法明確區分係調諧器T11用或調諧器T21用。
因此，RF放大器121、122除調諧器T11及調諧器T21雙方為OFF時(降頻器IC100完全為OFF時)以外，需經常為ON。因此，降頻器IC100中，在自調諧器T11及調諧器T21單獨供給之電源端子(電源端子151及電源端子152)以外設有電源端子153。電源端子153連接調諧器T11及調諧器T21雙方，自雙方接受電源供給。
藉此，放大部120只要降頻器IC100非OFF狀態(只要調諧器T11及調諧器T21非皆為OFF)，即不受調諧器T11及調諧器T21之ON/OFF左右，經常為ON。亦即，RF放大器121、122亦無關於調諧器T11及調諧器T21之ON/OFF，經常為ON。其結果，RF放大器121、122只要自任一方3端子調節器有電源供給即可動作。
藉由如此之電源構成，可不對降頻器IC100整體，而僅對動作所需之電路區塊供給電源，故可抑制消耗電力。且藉由使降頻器電路10、20與放大部120之電源端子分開，可將RF放大器121~126之電源自其他電路區塊切離。藉此，可防止來自降頻器電路10、20之雜訊成分經由電源端子迴繞，提升系統之NF特性。
<降頻器1之動作>
接著，說明關於依本實施形態之降頻器1之動作。一開始，先說明關於降頻器1之整體動作。
首先，如圖1所示，自衛星送來的RF信號由號角形饋電器90接收。其次，RF信號由前段放大部30放大，經由帶通濾波器41、42對降頻器IC100輸入之。10GHz前後之RF信號輸入降頻器IC100後，即因混波器11、21降頻為約1~2GHz之IF信號。具體而言，混波器11使用分頻信號，產生IF信號。亦即，混波器11以分頻信號為LO信號，使輸入之RF信號降頻。
又，自衛星送來的RF信號雖依通道不同，但選擇哪一信號(極化波、Band)對調諧器輸出之動作皆係根據某規格。其中之一係由降頻器1所採用，稱為DiSEqC(Digital Satellite Equipment Control)之控制規格，關於該規格及來自衛星之RF信號於以下詳述。
參照圖5說明關於DiSEqC控制。首先，自衛星送來的信號中，極化波有水平(H)、垂直(V)2種類，且Band有High Band(11.7~12.75GHz)與Low Band(10.7~11.7GHz)2種類。亦即，降頻器1可接收之信號係上述2種類極 化波×2種類Band計4種類信號。降頻器1依來自調諧器之要求切換此4種類信號。
極化波及Band之選擇係根據自調諧器輸出之Tone/Pola信號進行。具體而言，極化波之選擇係使用Pola(Polarization，極化)信號決定。Band之選擇係使用Tone信號決定。更詳細而言，關於極化波，自調諧器供給之DC電源為18V時，決定極化波為水平(H)。自調諧器供給之DC電源為13V時，決定極化波為垂直(V)。且關於Band，有重疊於DC電源之22kHz脈衝信號時，決定為High Band。無重疊於DC電源之22kHz脈衝信號時，決定為Low Band。
具體說明關於在降頻器1內之選擇動作。關於極化波之選擇，係根據DC電壓之High(18V)/Low(13V)，控制放大部120之RF放大器121~126，藉此進行。關於Band之選擇，係藉由控制輸入混波器11、21之LO信號(分頻信號)之頻率進行。亦即，藉由控制VCO133、233之振盪頻率選擇Band。
具體而言，將High Band降頻為IF信號(1.1GHz~2.15GHz)時，分頻信號之頻率需為10.6GHz。因此，設定VCO之振盪頻率為其2倍之21.2GHz。另一方面，將Low Band降頻為IF信號(0.95GHz~1.95GHz)時，分頻信號之頻率需為9.75GHz。因此，設定VCO之振盪頻率為其2倍之19.6GHz。藉此，降頻器1進行如調諧器之要求之輸出選擇。
參照圖6說明關於動作模式之詳細內容。圖6係顯示降頻器IC100可採取之9個動作模式表。除降頻器IC100整體完全OFF之模式9(OUT1及OUT2雙方OFF)外，動作模式為8模式。
作為僅OUT1(調諧器T11)或OUT2(調諧器T21)之單方為ON狀態之例，說明關於僅OUT1於水平極化波信號H為ON，OUT2為OFF之狀態(圖6模式1)。模式1中，降頻器電路20無需動作，故混波器21、PLL23、晶體振盪器24、IF放大器26為OFF。亦即，OUT2為OFF，故對3端子調節 器REG21之電源供給亦停止，3端子調節器REG21亦為OFF。因此，電源端子152中無電源供給。因此，OUT2為OFF後，混波器21、PLL23、晶體振盪器24、IF放大器26即自動為OFF。又，自3端子調節器REG11對電源端子153供給電源。
此時，放大部120之電源控制由Tone/Pola控制部17、27進行。如上述例僅OUT1於水平極化波信號H為ON，OUT2為OFF時，朝OUT2輸出垂直極化波信號V之RF放大器124，與輸出水平極化波信號H之RF放大器126雙方為OFF。且朝OUT1輸出垂直極化波信號V之RF放大器123亦為OFF。於以下說明關於如此之選擇動作之詳細內容。
如圖3所示，自電源端子153供給RF放大器123~126之電源時，若對電源端子3供給電源，所有RF放大器123~126即為ON。因此，OUT1為OFF時，需對RF放大器123、125發送用來使其為OFF之功率控制信號。同樣地，OUT2為OFF時，需對RF放大器124、126發送用來使其為OFF之功率控制信號。又，所謂功率控制信號係用來切換RF放大器ON/OFF狀態之信號。
Tone/Pola控制部17使用功率控制信號，控制RF放大器123、125之ON/OFF狀態。Tone/Pola控制部27使用功率控制信號，控制RF放大器124、126之ON/OFF狀態。
具體而言，經要求朝OUT1側輸出水平極化波信號H時，自OUT1之調諧器朝Tone/Pola控制部17輸入18V之Pola信號。藉此，Tone/Pola控制部17使用功率控制信號使RF放大器123為OFF，RF放大器125為ON。例如，RF放大器為ON時，功率控制信號為High位準之DC電位，RF放大器為OFF時，功率控制信號為Low位準之DC電位。又，OUT1為OFF時，設定自未接受電源供給之Tone/Pola控制部17輸出之其控制信號為Low電位。藉此，包含Tone/Pola控制部17之降頻器電路10為OFF(OUT1為OFF)，且對降頻器電路10輸出垂直極化波信號V之RF放大器123及輸出 水平極化波信號H之RF放大器125為OFF。
同樣地，經要求對OUT1側輸出垂直極化波信號V時，自調諧器T11對Tone/Pola控制部17輸入13V之Pola信號。藉此，Tone/Pola控制部17使用功率控制信號使RF放大器123為ON，RF放大器125為OFF。
且經要求朝OUT2側輸出水平極化波信號H時，自調諧器T21對Tone/Pola控制部27輸入18V之Pola信號。藉此，Tone/Pola控制部27使用功率控制信號使RF放大器124為OFF，RF放大器126為ON。同樣地，經要求朝OUT2側輸出垂直極化波信號V時，自OUT2之調諧器朝Tone/Pola控制部27輸入13V之Pola信號。藉此，Tone/Pola控制部27使用功率控制信號使RF放大器124為ON，RF放大器126為OFF。藉由如此之控制，進行圖6所示之控制。
其次，說明關於OUT1、OUT2雙方皆為ON之情形。作為一例，顯示朝OUT1輸出垂直極化波信號V，朝OUT2輸出水平極化波信號H之情形(圖6模式8)。OUT1及OUT2雙方皆為ON時，3端子調節器REG11、REG21雙方皆為ON。因此，對所有電源端子151~153供給電源。因此，降頻器電路10、20皆為ON。且RF放大器121~126亦皆為ON。又，Tone/Pola控制部17、27如上述，根據自OUT1及OUT2輸入之Pola信號，使用功率控制信號控制RF放大器123~126。上述例中，Tone/Pola控制部17、27使朝OUT1輸出水平極化波信號H之RF放大器125，與朝OUT2輸出垂直極化波信號V之RF放大器124為OFF。
<降頻器IC100中之耦合>
在此，說明關於降頻器IC100中之耦合。首先，顯示作為依本實施形態之降頻器1之比較例之降頻器於圖7。圖7所示之降頻器為離散構成，係輸出兩個IF信號之通用雙構成之LNB降頻器。
圖7所示之降頻器包含RF放大器911~918、偏壓IC921~923、帶通濾 波器(BPF)931、932、混波器(MIX)941、942、VCO951、952與IF放大器961、962。
RF放大器911~914放大由號角形饋電器90接收之垂直極化波信號V。RF放大器913經由帶通濾波器931，將放大之垂直極化波信號V朝混波器941輸出之。RF放大器914經由帶通濾波器932，將放大之垂直極化波信號V朝混波器942輸出之。RF放大器915~918放大由號角形饋電器90接收之水平極化波信號H。RF放大器917經由帶通濾波器931，將放大之垂直極化波信號V朝混波器941輸出之。RF放大器918經由帶通濾波器932，將放大之垂直極化波信號V朝混波器942輸出之。
偏壓IC921對RF放大器911、912、915、916供給電源。偏壓IC922對RF放大器913、917供給電源。偏壓IC923對RF放大器914、918供給電源。
VCO951、952典型的有DRO(Dielectric Resonator Oscillator，介質共振腔振盪器)，以預先設定之振盪頻率進行振盪，產生局部振盪頻率信號。VCO951將產生之局部振盪頻率信號朝混波器941輸出之。VCO952將產生之局部振盪頻率信號朝混波器942輸出之。
混波器941使用自VCO951輸入之局部振盪頻率信號，使自帶通濾波器931輸入之垂直極化波信號V或水平極化波信號H降頻。藉此，自混波器941輸出IF信號。IF放大器961放大自混波器941輸入之IF信號，朝未圖示之調諧器輸出之。
同樣地，混波器942使用自VCO952輸入之振盪頻率信號，使自帶通濾波器932輸入之垂直極化波信號V或水平極化波信號H降頻。藉此，自混波器942輸出IF信號。IF放大器962放大自混波器942輸入之IF信號，朝未圖示之調諧器輸出之。
且顯示提高圖7所示之降頻器之密集度，呈具有Dual用IC之構成之比較例方塊圖於圖8。且顯示圖8所示之降頻器中輸入信號RFin之頻率與IF信號之頻率及VCO之振盪頻率之關係於圖9。又，圖8所示之降頻器與圖1所示之降頻器中，1/2分頻器12、22之有無，與VCO之振盪頻率雖不同，但其以外之構成相同，故省略詳細說明。
首先，Low Band之輸入信號RFin之頻寬為10.7GHz~11.7GHz。High Band之輸入信號RFin之頻寬為11.7GHz~12.75GHz。且Low Band之VCO135、235之振盪頻率(局部振盪頻率信號之頻率)為9.75GHz。High Band之VCO135、235之振盪頻率為10.6GHz。亦即，VCO135、235可選擇性地輸出9.75GHz或10.6GHz之局部振盪頻率信號。且Low Band之輸入信號RFin經使用Low Band之局部振盪頻率信號由混波器降頻之IF信號為0.95GHz~1.95GHz。High Band之輸入信號RFin經使用High Band之局部振盪頻率信號由混波器降頻之IF信號為1.1GHz~2.15GHz。
圖8所示依比較例之降頻器之問題點在於存在兩個具有相同內建電感器之VCO(可選擇9.75GHz或10.6GHz)(VCO135、235)，且存在兩個將RF信號之單相輸入轉換為雙相之內建平衡-不平衡轉換器(平衡-不平衡轉換器111、112)。亦即，具有相互感應性之元件於一個IC內設有計4個，故會引起耦合。
具體說明關於耦合。例如，圖8中，輸入輸入端子161之輸入信號RFin1之頻率為11.7GHz，選擇VCO135之振盪頻率為9.75GHz，輸入輸入端子162之輸入信號RFin2之頻率為11.7GHz，選擇VCO235之振盪頻率為10.6GHz。
此時，經輸入輸入信號RFin1(11.7GHz)之平衡-不平衡轉換器111會與VCO235之電感器(10.6GHz)耦合。因此，會發送11.7GHz之信號(自輸入端子161輸入之信號)，與10.6GHz之不要信號(因耦合產生之信號)之2波至降頻器電路10中之混波器11。
混波器11中，上述兩個信號分別與9.75GHz之LO信號(自PLL13輸出之局部振盪頻率信號)混波。因此，除本來應產生之1.95GHz之IF信號外，更產生0.85GHz之不要IF信號。不要信號降頻後(調變後)之頻率(0.85GHz)雖在IF帶域外，但係振幅大的，自VCO235朝平衡-不平衡轉換器耦合造成的成分，故不能忽略其2倍波(1.7GHz)之影響。如圖9所示，此2倍波(1.7GHz)係IF帶域內所包含之頻率。亦即，2倍波之頻率係調諧器之接收頻寬所包含之頻率。因此，朝OUT1輸出此IF帶域內之不要信號時，調諧器T11可能判斷不要信號為應接收之信號。又，所謂調諧器之接收頻寬意指調諧器可接收(認知)之頻寬，本實施形態中，IF帶域(0.95GHz~2.15GHz)係接收頻寬。
且若為如圖7所示之離散構成，藉由於個別電路區塊設置屏蔽等等之基板設計，雖耗費成本但可抑制上述耦合。然而，如圖8所示之降頻器，IC化為1晶片構成時，雖有省空間化等好處，但現實上於每一個別電路區塊設置屏蔽等有其困難，成本亦會增加。因此，若作為1晶片IC化輸出複數IF信號之通用雙構成，有無法防止耦合影響之問題。
又，圖7及圖8所示之降頻器係本申請案發明人為說明上述問題點獨自思考者，僅為參考例。因此，包含圖7及圖8之上述說明不構成任何先前技術。
相對於此，依本實施形態之降頻器IC100中，VCO133之振盪頻率預先設定為作為混波器11之LO信號欲輸入之頻率的2倍頻率。又，在VCO133與混波器11之間設有1/2分頻器12。同樣地，VCO233之振盪頻率預先設定為作為混波器21之LO信號欲輸入之頻率的2倍頻率。又，在VCO233與混波器21之間設有1/2分頻器22。如此，因VCO之振盪頻率為所希望之LO信號之頻率的2倍，耦合平衡-不平衡轉換器之信號之頻率亦為其2倍。
使用具體例說明關於降頻器IC100之耦合。例如，輸入輸入端子161之輸入信號RFin1為Low Band，輸入信號RFin1之頻率為11.7GHz。且VCO133之振盪頻率為19.5GHz。且輸入輸入端子162之輸入信號RFin2為High Band，輸入信號RFin2之頻率為11.7GHz。且VCO233之振盪頻率為21.2GHz。
在此，平衡-不平衡轉換器111耦合由VCO233產生之21.2GHz之局部振盪頻率信號。亦即，原來的輸入信號RFin1(11.7GHz)及來自耦合之不要信號(21.2GHz)之2波輸入混波器11。
此時，因混波器11前段之RF放大器121、123本身具有之帶域，如21.2GHz(不要信號)之高頻成分衰減。又，輸入衰減之不要信號至混波器11。
原來的輸入信號RFin1之頻率自11.7GHz降頻至1.95GHz，不要信號之頻率自21.2GHz降頻至11.45GHz(參照圖10)。亦即，不要信號降頻後之頻率為遠離輸入信號RFin1降頻後之頻率之帶域。因此，即使輸入不要信號至混波器11，亦可於未圖示之調諧器T11使用濾波器等輕易去除調變後之不要信號。亦即，控制VCO之振盪頻率，俾由混波器降頻後之不要信號(IF信號)之頻率在調諧器接收頻寬外。惟如圖9所示，即使降頻後不要信號之頻率在調諧器之接收頻寬外，有時2倍波或3倍波等亦會造成影響。因此，控制VCO之振盪頻率，俾降頻後不要信號之頻率為高於調諧器接收頻寬之頻率。
更詳細而言，由混波器11降頻後之不要信號(IF信號)之頻率係VCO233之振盪頻率與輸入混波器11之分頻信號之差值。因此，設定VCO133之振盪頻率，俾VCO233之局部振盪頻率信號之頻率，與1/2分頻器12分頻信號之差值為高於調諧器T11接收頻寬(IF帶域)之頻率。同樣地，設定VCO233之振盪頻率，俾VCO133之局部振盪頻率信號之頻率，與1/2分頻器22分頻信號之差值為高於調諧器T21接收頻寬(IF帶域)之頻率。
又，輸入信號RFin1為High Band，輸入信號RFin2為Low Band時，想像上述之相反情形即可。且輸入信號RFin1、2兩者為High Band或兩者為Low Band時亦可以相同原理去除不要信號。
如以上，按照依本實施形態之降頻器1之構成，在混波器11與VCO133之間設有1/2分頻器12。又，VCO133產生局部振盪頻率信號，俾為VCO133產生之局部振盪頻率信號之頻率，與輸入混波器21之分頻信號之差值高於調諧器T11接收頻寬之頻率。同樣地，在混波器21與VCO233之間設有1/2分頻器22。又，VCO233產生局部振盪頻率信號，俾為VCO233產生之局部振盪頻率信號之頻率與輸入混波器11之分頻信號之差值高於調諧器T11接收頻寬之頻率。
藉此，即使發生耦合，降頻後不要信號之頻率亦為調諧器接收頻寬外之頻率。因此，即使發生耦合，除輸入信號RFin外不要信號亦輸入至混波器，亦可輕易由調諧器去除降頻後之不要信號。
且1/2分頻器12、22使局部振盪頻率信號之頻率分頻。藉此，轉換局部振盪頻率信號為作為LO信號應輸入混波器11、21之頻率信號(分頻信號)。因此，作為LO信號可將為使去除不要信號成為可能令振盪頻率為2倍之局部振盪頻率信號用於降頻。其結果，降頻器1可為降頻使用兩個混波器11、21雙方，輸出兩個IF信號，實現通用雙構成。
<實施形態2>
說明關於依實施形態2之降頻器2。顯示依本實施形態之降頻器2之方塊圖於圖11。降頻器2具有共通之晶體振盪器51及石英晶體諧振器52，此點與依實施形態1之降頻器1不同。又，關於其他之構成與降頻器1相同，故適當省略說明。
亦即，作為OUT1及OUT2用共用之區塊除RF放大器121~126外，亦包含共通化之晶體振盪器51。此晶體振盪器51經由二極體53連接電源端子151、 152。因此，若對電源端子151與電源端子152中至少一者供給電源，晶體振盪器51即可動作。
圖12係顯示降頻器2中電源端子151~153之電源供給對象之方塊圖。圖13係顯示降頻器2中電源端子151~153之電源供給對象表。且顯示降頻器2之控制動作於圖14。與實施形態1之相異點在於如上述晶體振盪器51為一個，係經常ON之區塊。圖12所示之例中，晶體振盪器51經由二極體53連接電源端子151、152，若自電源端子151、152之一方有電源供給，晶體振盪器51即呈可動作之狀態(參照圖13)。
實施形態1中，晶體振盪器14、24對應OUT1、OUT2之輸出狀況為ON/OFF(參照圖6)。相對於此，如由圖14之動作模式表明白可知，晶體振盪器51由降頻器電路10、20共用，故除OUT1及OUT2雙方OFF時以外，晶體振盪器51無關於OUT1、OUT2之輸出狀況經常為ON。
又，降頻器2中，具有兩個相同構成及功能之PLL。亦即，PLL13與PLL23係具有同一電路構成及功能之PLL。因此，輸入PLL13與PLL23之兩個基準信號(第1及第2基準信號)之頻率亦相同。因此，創出基準信號之晶體振盪器51使用之石英晶體諧振器52亦可共用。
如以上，按照依本實施形態之降頻器2之構成，降頻器電路10與降頻器電路20共用晶體振盪器51及石英晶體諧振器52。藉此，可實現零件成本之降低及降頻器2電路規模之降低。
<實施形態3>
說明關於依實施形態3之降頻器3。圖15顯示依本實施形態之降頻器3中電源端子151~153電源供給對象之方塊圖。且圖16顯示降頻器3中電源端子151~153之電源供給對象表。降頻器3與依實施形態2之降頻器2在電源構成上不同。又，關於其他之構成與降頻器2相同，故適當省略說明。
具體而言，如圖15及圖16所示，RF放大器123、125連接電源端子151，自電源端子151接受電源供給。RF放大器124、126連接電源端子152，自電源端子152接受電源供給。
藉此，可實現與圖13所示之控制相同之控制。亦即，降頻器電路10為OFF時，RF放大器123、125為OFF。且降頻器電路20為OFF時，RF放大器124、126為OFF。惟上述實施形態1、2中，RF放大器123~126接受來自Tone/Pola控制部17、27之功率控制信號切換ON/OFF。相對於此，本實施形態中，OUT1若為OFF即無來自電源端子151之電源供給，故RF放大器123、125自動為OFF。同樣地，OUT2若為OFF即無來自電源端子152之電源供給，故RF放大器124、126自動為OFF。
另一方面，OUT1為ON之狀態下，水平極化波信號H或垂直極化波信號V之選擇動作與實施形態1、2相同，可藉由Tone/Pola控制部17控制RF放大器123、125實現。同樣地，OUT2為ON之狀態下，水平極化波信號H或垂直極化波信號V之選擇動作可藉由Tone/Pola控制部27控制RF放大器124、126實現。
如以上，按照依本實施形態之降頻器3之構成，RF放大器123、125連接降頻器電路10接受電源供給之電源端子151。且RF放大器124、126連接降頻器電路20接受電源供給之電源端子152。
藉此，降頻器電路10為OFF時，RF放大器124、126自動為OFF。且降頻器電路20為OFF時，RF放大器123、125自動為OFF。因此，Tone/Pola控制部17、27為OFF時，不需進行RF放大器123~126之電源控制。其結果，可簡化Tone/Pola控制部17、27之處理。
以上，雖已根據實施形態具體說明由本案發明人完成之發明，但本發明不由已述之實施形態限定，當然可在不逸脫其要旨之範圍內進行各種變更。
例如，上述實施形態中，雖在混波器與VCO之間設置1/2分頻器，但不限於此。亦可不使用1/2分頻器，代之以1/3分頻器或1/1.5分頻器。使用1/3分頻器時，設定VCO之振盪頻率為9.75GHz×3=29.25GHz或10.6GHz×3=31.8GHz即可。同樣地，使用1/1.5分頻器時，設定VCO之振盪頻率為9.75GHz×1.5=14.625GHz或10.6GHz×3=15.9GHz即可。即使此等者之局部振盪頻率信號耦合而被輸入混波器，不要信號降頻後之頻率亦為例如29.25GHz-10.6GHz=18.6GHz或14.625GHz-10.6GHz=4.025GHz。亦即，在任一情形下，皆為高於作為IF帶域(調諧器接收頻寬)之0.95GHz~2.15GHz之頻率。其結果，可輕易去除不要信號。
惟其他分頻器(例如1/3分頻器或1/1.5分頻器等)相較於1/2分頻器電路設計較困難，成本亦較高。且若為小於1/2之分頻器(例如1/3分頻器或1/4分頻器等)，即需相當程度地提高VCO中之振盪頻率。其結果，會產生高頻之局部振盪頻率信號。此時，雖可在VCO與分頻器之間設置緩衝放大器等，但局部振盪頻率愈高頻愈需功率。其結果，會增加消耗電力。因此，設於VCO與混波器之間之分頻器(第1及第2分頻器)宜為1/2分頻器。
又，上述實施形態中，降頻器1雖具有降頻器電路10、20之兩個降頻器電路，但降頻器電路個數不限於兩個。降頻器當然亦可具有三個以上降頻器電路。
C11、C12、C21、C22‧‧‧電容元件
D11、D21‧‧‧二極體
R11~R13、R21~R23‧‧‧電阻元件
REG11、REG21‧‧‧3端子調節器
SL11、SL12、SL21、SL22‧‧‧帶線
T11、T21‧‧‧調諧器
10、20‧‧‧降頻器電路
17、27‧‧‧Tone/Pola控制部
90‧‧‧號角形饋電器
100‧‧‧降頻器IC
120‧‧‧放大部
121~126‧‧‧RF放大器
141、142‧‧‧輸出端子
151~153‧‧‧電源端子
161、162‧‧‧輸入端子
171、271‧‧‧控制信號端子

Claims (12)

  1. 一種降頻器，包含：放大部，包含：第1放大器，供給第1極化波信號；及第2放大器，供給第2極化波信號；第1降頻器電路，包含：第1基準信號產生部，產生第1基準信號；第1局部振盪部，使用該第1基準信號產生第1局部振盪頻率信號；第1分頻器，產生使該第1局部振盪頻率信號分頻之第1分頻信號；及第1頻率轉換部，使用該第1分頻信號，將由該放大部放大之信號轉換為第1中間頻率信號；及第2降頻器電路，包含：第2基準信號產生部，產生具有第2基準頻率之第2基準信號；第2局部振盪部，使用該第2基準信號產生第2局部振盪頻率信號；第2分頻器，產生使該第2局部振盪頻率信號分頻之第2分頻信號；及第2頻率轉換部，使用該第2分頻信號，將由該放大部放大之信號轉換為第2中間頻率信號；且該第2局部振盪頻率信號之頻率與該第1分頻信號之差值高於接收該第1中間頻率信號之第1接收裝置之接收頻寬上限。
  2. 如申請專利範圍第1項之降頻器，其中該第1局部振盪頻率信號之頻率與該第2分頻信號之差值高於接收該第2中間頻率信號之第2接收裝置之接收頻寬上限。
  3. 如申請專利範圍第1或2項之降頻器，其中該第1分頻器係1/2分頻器。
  4. 如申請專利範圍第1或2項之降頻器，其中該第2分頻器係1/2分頻器。
  5. 如申請專利範圍第1或2項之降頻器，其中該第1及第2局部振盪部分別可選擇振盪頻率，以19.5GHz或21.2GHz之頻率振盪。
  6. 如申請專利範圍第1或2項之降頻器，其中該第1局部振盪部與該第2局部振盪部電路構成大致相同。
  7. 如申請專利範圍第6項之降頻器，其中該第1及第2基準信號產生部包含共通之晶體振盪電路，該晶體振盪電路使用一個石英晶體諧振器產生該第1及第2基準信號。
  8. 如申請專利範圍第1或2項之降頻器，其中該放大部之輸入側連接變壓器。
  9. 如申請專利範圍第1或2項之降頻器，其中更包含第1~第3電源端子，該第1降頻器電路經由該第1電源端子接受電源供給，該第2降頻器電路經由該第2電源端子接受電源供給，該放大部經由該第3電源端子接受電源供給。
  10. 如申請專利範圍第1或2項之降頻器，其中更包含第1~第3電源端子，該放大部更包含：第3放大器，輸入自該第1放大器輸出之信號，放大該信號並朝該第1降頻器電路輸出之；第4放大器，輸入自該第1放大器輸出之信號，放大該信號並朝該第2降頻器電路輸出之；第5放大器，輸入自該第2放大器輸出之信號，放大該信號並朝該第1降頻器電路輸出之；及第6放大器，輸入自該第2放大器輸出之信號，放大該信號並朝該第2降 頻器電路輸出之；且該第1降頻器電路、該第3放大器及該第5放大器經由該第1電源端子接受電源供給，該第2降頻器電路、該第4放大器及該第6放大器經由該第2電源端子接受電源供給，該第1放大器及第2放大器經由該第3電源端子接受電源供給。
  11. 如申請專利範圍第1或2項之降頻器，其中該放大部、該第1降頻器電路及該第2降頻器電路形成在一個IC晶片上。
  12. 一種降頻器之控制方法，該降頻器包含：放大部，包含：第1放大器，供給第1極化波信號；及第2放大器，供給第2極化波信號；第1降頻器電路，包含：第1基準信號產生部，產生具有第1基準頻率之第1基準信號；第1局部振盪部，使用該第1基準信號產生第1局部振盪頻率信號；第1分頻器，產生使該第1局部振盪頻率信號分頻之第1分頻信號；及第1頻率轉換部，使用該第1分頻信號，將由該放大部放大之信號轉換為第1中間頻率信號；及第2降頻器電路，包含：第2基準信號產生部，產生具有第2基準頻率之第2基準信號；第2局部振盪部，使用該第2基準信號產生第2局部振盪頻率信號；第2分頻器，產生使該第2局部振盪頻率信號分頻之第2分頻信號；及第2頻率轉換部，使用該第2分頻信號，將由該放大部放大之信號轉換為第2中間頻率信號；該降頻器之控制方法之特徵在於：控制該第2局部振盪部之振盪頻率，俾該第2局部振盪頻率信號之頻率與該第1分頻信號之差值高於接收該第1中間頻率信號之第1接收裝置之接收頻寬上限。
TW102118989A 2012-06-14 2013-05-29 降頻器及其控制方法 TWI594596B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012134529A JP2013258622A (ja) 2012-06-14 2012-06-14 ダウンコンバータ及びその制御方法

Publications (2)

Publication Number Publication Date
TW201412051A TW201412051A (zh) 2014-03-16
TWI594596B true TWI594596B (zh) 2017-08-01

Family

ID=49755320

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102118989A TWI594596B (zh) 2012-06-14 2013-05-29 降頻器及其控制方法

Country Status (4)

Country Link
US (1) US8766676B2 (zh)
JP (1) JP2013258622A (zh)
CN (1) CN103516374A (zh)
TW (1) TWI594596B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104393886B (zh) * 2014-11-26 2016-11-30 厦门科塔电子有限公司 双路下变频转换控制电路
US9362966B1 (en) * 2015-03-31 2016-06-07 Qualcomm Technologies International, Ltd. Bidirectional ports for multi-tuner background radios
JP6491059B2 (ja) * 2015-08-05 2019-03-27 マスプロ電工株式会社 周波数変換装置及びアンテナ装置
US10158387B1 (en) * 2018-05-29 2018-12-18 Realtek Semiconductor Corp. Frequency down-converter with high immunity to blocker and method thereof
CN113890487A (zh) * 2021-08-26 2022-01-04 北京遥测技术研究所 一种瓦片式宽带多通道下变频模块

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5859570A (en) * 1994-09-29 1999-01-12 Mitsubishi Denki Kabushiki Kaisha Frequency synthesizer using divided and frequency converted DDS signal as reference for PLL
US6570948B1 (en) * 1999-09-24 2003-05-27 Koninklijke Phillips Electronics N.V. Phase locked loop frequency generating circuit and a receiver using the circuit
US20070111697A1 (en) * 2005-11-15 2007-05-17 Bellantoni John V Configurable homodyne/heterodyne radio receiver and RFID reader employing same
US20070201565A1 (en) * 2002-01-18 2007-08-30 Broadcom Corporation Direct conversion rf transceiver for wireless communications
US7680227B2 (en) * 2006-03-02 2010-03-16 Broadcom Corporation Method and system for filter calibration using fractional-N frequency synthesized signals

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253885A (ja) 2005-03-09 2006-09-21 Matsushita Electric Ind Co Ltd 受信装置
JP5609585B2 (ja) * 2010-11-25 2014-10-22 ソニー株式会社 Ｐｌｌ回路、ｐｌｌ回路の誤差補償方法及び通信装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5859570A (en) * 1994-09-29 1999-01-12 Mitsubishi Denki Kabushiki Kaisha Frequency synthesizer using divided and frequency converted DDS signal as reference for PLL
US6570948B1 (en) * 1999-09-24 2003-05-27 Koninklijke Phillips Electronics N.V. Phase locked loop frequency generating circuit and a receiver using the circuit
US20070201565A1 (en) * 2002-01-18 2007-08-30 Broadcom Corporation Direct conversion rf transceiver for wireless communications
US20070111697A1 (en) * 2005-11-15 2007-05-17 Bellantoni John V Configurable homodyne/heterodyne radio receiver and RFID reader employing same
US7529533B2 (en) * 2005-11-15 2009-05-05 Triquint Semiconductor, Inc. Configurable homodyne/heterodyne radio receiver and RFID reader employing same
US7680227B2 (en) * 2006-03-02 2010-03-16 Broadcom Corporation Method and system for filter calibration using fractional-N frequency synthesized signals

Also Published As

Publication number Publication date
TW201412051A (zh) 2014-03-16
JP2013258622A (ja) 2013-12-26
US8766676B2 (en) 2014-07-01
US20130335124A1 (en) 2013-12-19
CN103516374A (zh) 2014-01-15

Similar Documents

Publication Publication Date Title
TWI594596B (zh) 降頻器及其控制方法
KR101738979B1 (ko) 저잡음블록 다운 전환 칩 회로 및 칩, 저잡음블록 다운 전환 회로 및 방법
US8614594B2 (en) Downconverter, downconverter IC, and method for controlling the downconverter
US7274919B2 (en) Radiofrequency transmitter and/or receiver
US20060089115A1 (en) Dual band superheterodyne receiver
JP2005123690A (ja) 高周波受信装置とそれに用いる集積回路
JPS63242030A (ja) 広帯域周波数シンセサイザ受信機
US8948714B2 (en) Low noise converter of satellite broadcasting receiver
US20190372576A1 (en) Dual voltage controlled oscillator circuits for a broadband phase locked loop for multi-band millimeter-wave 5g communication
US20040253935A1 (en) Ultra-wideband fully synthesized high-resolution receiver and method
EP2887569A1 (en) Signal switch device and satellite signal receiver
JP2001044872A (ja) 受信信号処理用半導体集積回路
US20050079849A1 (en) Receiver for down-conversion of dual band for digital multimedia broadcasting or digital audio broadcasting
US8428191B2 (en) DC offset suppression circuit for a complex filter
JP3680927B2 (ja) 衛星放送受信用コンバータ
CN110995255A (zh) 一种具有快锁功能的宽带低相噪锁相环
KR100461722B1 (ko) 주파수 시프트기능을 갖는 저잡음 주파수 변환기
TWI513194B (zh) 半導體積體電路
de Jong et al. A fully integrated down-converter for Ka-band VSAT satellite reception
KR20010064309A (ko) 더블 컨버젼 방식 튜너의 일차 밴드 패스 필터
JP5821107B2 (ja) 周波数変換回路およびそれを用いた送信機
TWI488428B (zh) Ｌｎｂ降頻晶片電路及晶片、ｌｎｂ降頻電路及方法
KR20030094596A (ko) 지상파 및 위성파 공용튜너
JP2006094274A (ja) チューナ回路
US20090124222A1 (en) Radio Receiver

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees