TWI587493B - 具有具交錯式光電二極體之像素單元之影像感測器 - Google Patents

具有具交錯式光電二極體之像素單元之影像感測器 Download PDF

Info

Publication number
TWI587493B
TWI587493B TW104134983A TW104134983A TWI587493B TW I587493 B TWI587493 B TW I587493B TW 104134983 A TW104134983 A TW 104134983A TW 104134983 A TW104134983 A TW 104134983A TW I587493 B TWI587493 B TW I587493B
Authority
TW
Taiwan
Prior art keywords
pixel unit
pixel
photodiode
row
photodiodes
Prior art date
Application number
TW104134983A
Other languages
English (en)
Other versions
TW201631750A (zh
Inventor
賢敏 伊
Original Assignee
豪威科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 豪威科技股份有限公司 filed Critical 豪威科技股份有限公司
Publication of TW201631750A publication Critical patent/TW201631750A/zh
Application granted granted Critical
Publication of TWI587493B publication Critical patent/TWI587493B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

具有具交錯式光電二極體之像素單元之影像感測器
本發明一般而言係關於影像感測器，且特定而言但非排他地係關於互補金屬氧化物半導體(CMOS)影像感測器之佈局。
影像感測器已變得無所不在。其廣泛用於數位靜態相機、蜂巢式電話、安全相機以及醫學、汽車及其他應用中。用以製造影像感測器且特定而言互補金屬氧化物半導體(「CMOS」)影像感測器之技術已不斷快速地發展。舉例而言，對較高解析度及較低電力消耗之需求已促進此等影像感測器之進一步小型化及整合。
習用CMOS影像感測器通常具有其中複數個像素配置成一個二維陣列之一組態，其中每一像素包含一光電二極體及相關聯像素電晶體。最近，隨著影像感測器之繼續小型化，為減小每一像素所佔據之面積，已實施共用結構之像素，其中在數個光電二極體當中共用像素電晶體。然而，共用結構之一像素之典型佈局通常由於像素電晶體之各種部分緊鄰近於彼此而遭受其之間的洩漏問題。
100‧‧‧影像感測器
105‧‧‧像素陣列/陣列
110‧‧‧讀出電路
112‧‧‧選用行切換電路/行切換電路
115‧‧‧功能邏輯
120‧‧‧控制電路
200‧‧‧陣列/實例性陣列/影像感測器陣列
202‧‧‧二光電二極體像素單元/像素單元/像素單元
204‧‧‧像素單元/第二像素單元
206‧‧‧第三二光電二極體像素單元/第三像素單元/像素單元
208‧‧‧第五像素單元/像素單元
300‧‧‧陣列影像感測器陣列/像素陣列
302‧‧‧四光電二極體像素單元/像素單元/像素單元
304‧‧‧像素寬度
306‧‧‧像素高度
308‧‧‧第二四光電二極體像素單元/四光電二極體像素單元/像素單元/第二像素單元
310‧‧‧第三四光電二極體像素單元/四光電二極體像素單元/像素單元/第三像素單元
312‧‧‧第四四光電二極體像素單元/像素單元
314‧‧‧第五四光電二極體像素單元/四光電二極體像素單元/像素單元/第五像素單元
316‧‧‧第六像素單元
400‧‧‧陣列/影像感測器陣列
402‧‧‧八光電二極體像素單元/像素單元
404‧‧‧第二八光電二極體像素單元/八光電二極體像素單元/ 像素單元/第二像素單元
500‧‧‧陣列/像素陣列
502‧‧‧單個水平通道/水平通道
504‧‧‧單個水平通道/水平通道
506‧‧‧光電二極體間隔
508‧‧‧光電二極體間隔
510‧‧‧光電二極體間隔
512‧‧‧光電二極體間隔
702‧‧‧行切換電路
704‧‧‧行切換邏輯/行邏輯
706‧‧‧列信號
708‧‧‧實例性邏輯表/邏輯表
C0‧‧‧行/行位元線/位元線
C1‧‧‧行/毗鄰行/行位元線/位元線
C2‧‧‧行/位元線/行位元線
Cx‧‧‧行
C0’‧‧‧位元線
C1’‧‧‧毗鄰位元線/位元線/行位元線
C2’‧‧‧位元線/行位元線
C3’‧‧‧行位元線
FD1‧‧‧共用浮動擴散區/浮動擴散區
FD2‧‧‧共用浮動擴散區/浮動擴散區
FD3‧‧‧共用浮動擴散區
FD4‧‧‧共用浮動擴散區
PD1...PDn‧‧‧像素/光電二極體區/光電二極體
R0‧‧‧列
R1‧‧‧列/單獨列/插置列
R2‧‧‧列/單獨列/插置列
R3‧‧‧列
R4‧‧‧列
R5‧‧‧列
R6‧‧‧列
R7‧‧‧列
R8‧‧‧列
R9‧‧‧列
Ry‧‧‧列
RST‧‧‧共用重設電晶體
RST1‧‧‧共用重設電晶體
RST2‧‧‧共用重設電晶體
RSTVDD‧‧‧重設電壓供應器
SF‧‧‧共用源極隨耦器電晶體/源極隨耦器電晶體
SF1‧‧‧共用源極隨耦器電晶體/源極隨耦器電晶體
SF2‧‧‧共用源極隨耦器電晶體/源極隨耦器電晶體
SFVDD‧‧‧源極隨耦器電壓供應器
SW0...SWx‧‧‧開關
U1‧‧‧二光電二極體像素單元/像素單元
U2‧‧‧像素單元/二光電二極體像素單元/第二四光電二極體像素單元/第二八光電二極體像素單元
U3‧‧‧第三二光電二極體像素單元/二光電二極體像素單元/像素單元
U4‧‧‧二光電二極體像素單元/第二四光電二極體像素單元/像素單元
U5‧‧‧二光電二極體像素單元/第五像素單元/像素單元
U6‧‧‧第六像素單元
U7‧‧‧第八像素單元
參考以下各圖闡述本發明之非限制性及非窮盡性實施例，其中除非另有規定，否則貫穿各種視圖之相似元件符號係指相似部件。
圖1係圖解說明根據本發明之一實施例之一影像感測器之一方塊 圖。
圖2A係根據本發明之一實施例之具有一影像感測器之一單個經突出顯示二光電二極體像素單元之一陣列之一圖式。
圖2B係突出顯示圖2A之影像感測器陣列之兩個二光電二極體像素單元之一圖式。
圖2C係突出顯示圖2A之影像感測器陣列之三個二光電二極體像素單元之一圖式。
圖2D係突出顯示圖2A之影像感測器陣列之五個二光電二極體像素單元之一圖式。
圖3A係根據本發明之一實施例之具有一影像感測器之一單個經突出顯示四光電二極體像素單元之一陣列之一圖式。
圖3B係突出顯示圖3A之影像感測器陣列之兩個四光電二極體像素單元之一圖式。
圖3C係突出顯示圖3A之影像感測器陣列之三個四光電二極體像素單元之一圖式。
圖3D係突出顯示圖3A之影像感測器陣列之四個四光電二極體像素單元之一圖式。
圖3E係突出顯示圖3A之影像感測器陣列之五個四光電二極體像素單元之一圖式。
圖3F係突出顯示圖3A之影像感測器陣列之一第七及第八像素單元之一圖式。
圖4A係根據本發明之一實施例之具有一影像感測器之一單個經突出顯示八光電二極體像素單元之一陣列之一圖式。
圖4B係突出顯示圖4A之影像感測器陣列之兩個八光電二極體像素單元之一圖式。
圖5係根據本發明之一實施例之具有除所共用像素單元電路之外 的兩個經突出顯示四光電二極體像素單元之一陣列之一圖式。
圖6係圖解說明根據本發明之一實施例之一影像感測器內之一個四光電二極體像素單元之像素電路之一電路圖。
圖7係圖解說明根據本發明之一實施例之一行切換電路之一功能性方塊圖。
本文中闡述具有具一鏡像電晶體佈局之像素單元之一影像感測器之實施例。在以下說明中，陳述眾多特定細節以便提供對該等實施例之一透徹理解。然而，熟習相關技術者將認識到，本文中所闡述之技術可在不具有特定細節中之一或多者之情況下或藉助其他方法、組件、材料等來實踐。在其他例項中，未詳細展示或闡述眾所周知之結構、材料或操作以避免使特定態樣模糊。
貫穿本說明書所提及之「一項實施例」或「一實施例」意指結合該實施例所闡述之一特定特徵、結構或特性包含於本發明之至少一項實施例中。因此，貫穿本說明書之各處中出現之片語「在一項實施例中」或「在一實施例中」未必全部係指同一實施例。此外，在一或多項實施例中，可以任何適合方式組合該特定特徵、結構或特性。
圖1係圖解說明根據本發明之一實施例之一影像感測器100之一方塊圖。所圖解說明之影像感測器100之實施例包含一主動區域(亦即，像素陣列105)、讀出電路110、功能邏輯115及控制電路120。
舉例而言，像素陣列105可係背側或前側照射成像像素(例如，像素PD1、...、Pn)之一個二維陣列。在一項實施例中，每一像素為一主動像素感測器(「APS」)，例如一互補金屬氧化物半導體(「CMOS」)成像像素。如所圖解說明，每一像素配置成一列(例如，列R1到列Ry)及一行(例如，行C1到行Cx)以獲取一人、地方或物件之影像資料，然後可使用該影像資料來再現該人、地方或物件之一影像。
在每一像素已獲取其影像資料或影像電荷之後，該影像資料由讀出電路110讀出並被傳送至功能邏輯115。讀出電路110可包含放大電路、類比轉數位轉換電路或其他。如將在下文進行論述，陣列105之像素可被分組成數個像素單元，該數個像素單元共用共同所共用像素單元電路。該等像素可被分組成若干像素單元使得每一像素單元包含來自不同列及來自不同行之像素。在一項實施例中，每一像素單元耦合至不超過一個行位元線。因此，讀出電路110可包含選用行切換電路112以在讀出期間當需要時將影像信號自一個行移位至一毗鄰行。
功能邏輯115可僅儲存該影像資料或甚至通過應用後影像效應(例如，剪裁、旋轉、移除紅眼、調整亮度、調整對比度或其他)來操縱該影像資料。在一項實施例中，讀出電路110可沿著行位元線一次讀出一列影像資料或可使用諸如一串行讀出或同時對所有像素之一全並行讀出之多種其他技術讀出該影像資料。
控制電路120耦合至像素陣列105以控制像素陣列105之操作特性。舉例而言，控制電路120可產生一全域快門信號以用於控制影像獲取。
圖2A係根據本發明之一實施例之具有一影像感測器之一第一經突出顯示二光電二極體像素單元(U1)202之一陣列200之一圖式。在一項態樣中，一「像素單元」係一或多個成像像素(諸如圖1中之影像感測器100中之像素陣列105之成像像素)之一分組。一像素單元可包含各自與像素單元之一單獨像素對應之數個光電二極體，且亦可包含在像素單元之光電二極體當中共用之至少一個像素電晶體。
如所圖解說明，陣列200之像素配置成一行(例如，行C0到行Cx)及一列(例如，列R0到列R9)。本文中出於論述之目的，每一像素可由包含一行編號及一列編號兩者(例如，[Cx,Ry])之一唯一座標參考來 指代。因此，像素單元202包含兩個像素(像素[0,0]及像素[0,3])。在一項實施例中，像素單元202恰好包含兩個像素且因此包含兩個光電二極體。如將在下文進行論述，像素單元202可包含耦合至像素單元202之兩個像素之共用像素電路。該共用像素電路可包含一共用放大電路(例如，共用源極隨耦器電晶體)，及/或可包含一共用重設電路(例如，共用重設電晶體)。在一項實施例中，像素單元202亦包含一共用電荷轉電壓轉換區(例如，一浮動擴散區)。
如圖2A中所展示，像素單元202之光電二極體皆在同一行C0中，但卻在不同列(例如，R0及R3)中。因此，在實例性陣列200中，像素單元202包含在同一行中之兩個光電二極體，其中兩個單獨列(例如，R1及R2)插置於該兩個光電二極體之間。此等經插置列R1及R2可包含一單獨像素單元之像素。
在以下圖2B至圖2D中闡述同一陣列200之數個額外像素單元之佈局。舉例而言，圖2B係突出顯示影像感測器陣列200之兩個二光電二極體像素單元(例如，像素單元U1及像素單元(U2)204)之一圖式。如所展示，第二像素單元204安置得緊鄰於像素單元U1。像素單元204包含兩個像素且因此包含兩個光電二極體(例如，像素[1,0]及像素[1,3])。像素單元204亦包含耦合至像素單元204之兩個像素之共用像素電路(圖2B中未展示)。像素單元204之該共用像素電路係單獨的且與像素單元U1 202之共用像素電路相異。
圖2C係突出顯示影像感測器陣列200之一第三二光電二極體像素單元(U3)206之一圖式。如所展示，第三像素單元206包含與像素單元U1之像素交錯之兩個像素(亦即，像素[0,1]及像素[0,4])。亦即，像素單元206之兩個像素處於與像素單元U1之兩個像素相同之行C0中且像素單元206之像素中之至少一者處於插置於像素單元U1之列之間的一列中。以實例方式，像素[0,1]處於列R1中，該列插置於像素[0, 0]之列R0與像素[0,3]之列R3之間。像素單元206亦包含耦合至像素單元206之兩個像素之共用像素電路(圖2C中未展示)。像素單元206之該共用像素電路係單獨的且與陣列200之任何其他共用像素電路相異。
圖2D係突出顯示影像感測器陣列200之五個二光電二極體像素單元(例如，U1至U5)之一圖式。如所展示，第五像素單元(U5)208包含與像素單元U1之像素交錯之兩個像素(例如，像素[0,2]及像素[0,5])。像素單元208之兩個像素亦與像素單元U3之像素交錯。亦即，像素單元U1、U3及U5之所有像素皆處於同一行C0中並且像素單元208之像素中之至少一者處於插置於像素單元U1之列之間且插置於像素單元U3之列之間的一列中。如同先前所論述之像素單元，像素單元208包含耦合至像素單元208之兩個像素之共用像素電路(圖2C中未展示)，該共用像素電路係單獨的且與陣列200之任何其他共用像素電路相異。
圖3A係根據本發明之一實施例之具有一影像感測器之一經突出顯示四光電二極體像素單元302之一陣列300之一圖式。在圖3A至圖3F中闡述同一陣列300之數個像素單元之佈局。圖3A至圖3F中所闡述之佈局係光電二極體成若干像素單元之一個可能分組，如可適用於圖1之像素陣列105。
如圖3A中所展示，像素單元302包含四個像素(像素[0,0]、[0,3]、[1,2]及[1,5])。像素單元(U1)302中所包含的像素之配置可表示可適用於陣列300中所包含的像素單元中之每一者之一像素單元圖案。在一項實施例中，像素單元302恰好包含四個像素且因此包含四個光電二極體。像素單元302可包含耦合至像素單元302之所有四個像素之共用像素電路(例如，共用源極隨耦器電晶體及/或共用重設電晶體)。在一項實施例中，像素單元302亦包含一或多個共用電荷轉電壓轉換區(例如，一浮動擴散區)。以實例方式，像素單元302可包含經 耦合以接收在像素[0,0]及[0,3]之光電二極體中所累積之電荷之一第一共用浮動擴散區，及經耦合以接收在像素[1,2]及[1,5]之光電二極體中所累積之電荷之一第二共用浮動擴散區。在一項實施例中，該第一共用浮動擴散區及該第二共用浮動擴散區兩者彼此電連接。
如圖3A中所展示，像素單元302包含不超過四個像素(例如，光電二極體)且具有橫跨陣列300之六個列(亦即，列R0至列R5)之一像素高度306及橫跨兩個行(亦即，行C0至行C1)之一像素寬度304。如圖3A之實例中所展示，像素單元302之光電二極體中之兩者處於同一行C0中且另外兩個光電二極體處於一毗鄰行C1中。像素單元302之所圖解說明像素中之每一者處於彼此不同之一列中。亦即，像素單元302包含處於列R0中之一個像素、處於列R2中之一個像素、處於列R3中之一個像素及處於列R5中之一個像素。如進一步所展示，像素[1,2]處於介於像素[0,0]及像素[0,3]之列之間的一列中。此外，像素單元302可具有包含兩個列(亦即，列R1及列R2)之一圖案，該兩個列插置於同一行C0內之像素[0,0]及[0,3]之列之間。如將在下文進一步詳細地圖解說明，此等插置列R1及R2可包含一單獨像素單元之像素。
圖3B係突出顯示影像感測器陣列300之一第二四光電二極體像素單元(U2)308之一圖式。四光電二極體像素單元308安置得緊鄰於像素單元U1。像素單元308具有與像素單元U1相同之圖案且因此亦包含四個像素(例如，像素[1,0]、[1,3]、[2,2]及[2,5])。像素單元308亦包含耦合至像素單元308之所有四個像素之共用像素電路(圖3B中未展示)。像素單元308之該共用像素電路係單獨的且與像素單元U1 302之共用像素電路相異。
如圖3B中所展示，第二像素單元308包含與像素單元U1之像素交錯之像素。亦即，像素單元308之像素中之兩者處於與像素單元U1之像素中之兩者相同之行C1中且像素單元308之像素中之至少一者處於 插置於像素單元U1之列之間的一列中。以實例方式，像素[1,3]處於列R3中，該列插置於像素[1,2]之列R2與像素[1,5]之列R5之間。此外，像素單元308之像素中之每一者分別處於與像素單元U1 302之像素相同之列中。亦即，兩個像素單元包含處於列R0、R2、R3及R5中之一各別像素。
類似於像素單元U1，像素單元308亦可包含一或多個共用電荷轉電壓轉換區(例如，一浮動擴散區)。以實例方式，像素單元308可包含經耦合以接收在像素[1,0]及[1,3]之光電二極體中所累積之電荷之一第一共用浮動擴散區，及經耦合以接收在像素[2,2]及[2,5]之光電二極體中所累積之電荷之一第二共用浮動擴散區。像素單元308之浮動擴散區係單獨的且與像素單元U1之浮動擴散區相異。
圖3C係突出顯示影像感測器陣列300之一第三四光電二極體像素單元310之一圖式。四光電二極體像素單元310安置得緊鄰於像素單元U2。像素單元310具有與像素單元U1及U2相同之圖案，且因此亦包含四個像素(例如，像素[2,0]、[2,3]、[3,2]及[3,5])。像素單元310亦包含耦合至像素單元310之所有四個像素之共用像素電路(圖3C中未展示)。像素單元310之該共用像素電路係單獨的且與陣列300之任何其他共用像素電路相異。
如圖3C中所展示，第三像素單元310包含與像素單元U2之像素交錯之像素。亦即，像素單元310之像素中之兩者處於與像素單元U2之像素中之兩者相同之行C2中且像素單元310之像素中之至少一者處於插置於像素單元U2之列之間的一列中。以實例方式，像素[2,3]處於列R3中，該列插置於像素[2,2]之列R2與像素[2,5]之列R5之間。此外，像素單元310之像素中之每一者分別處於與像素單元U2之像素相同之列中。亦即，兩個像素單元包含處於列R0、R2、R3及R5中之一各別像素。
圖3D係突出顯示影像感測器陣列300之一第四四光電二極體像素單元(U4)312之一圖式。如圖3D中所展示，像素單元312具有與像素單元U1至U3相同之圖案，且因此亦包含四個像素(例如，像素[0,4]、[0,7]、[1,6]及[1,9])。然而，像素單元312相對於像素單元U1向下移位四個列以便將列R4、R6、R7及R9之像素分組。
圖3E係突出顯示影像感測器陣列300之一第五四光電二極體像素單元314之一圖式。四光電二極體像素單元314安置得緊鄰於像素單元U4。像素單元314具有與像素單元U1至U4相同之圖案且因此亦包含四個像素(例如，像素[1,4]、[1,7]、[2,6]及[2,7])。
如圖3E中所展示，第五像素單元314包含與像素單元U4之像素交錯之像素。亦即，像素單元314之像素中之兩者處於與像素單元U4之像素中之兩者相同之行C1中且像素單元314之像素中之至少一者處於插置於像素單元U4之列之間的一列中。以實例方式，像素[1,7]處於列R7中，該列插置於像素[1,6]之列R6與像素[1,9]之列R9之間。此外，像素單元314之像素中之每一者分別處於與像素單元U4之像素相同之列中。亦即，兩個像素單元包含處於列R4、R6、R7及R9中之一各別像素。
儘管圖3A至圖3F將陣列300圖解說明為包含九個列，但實務上一陣列可包含數百個(若非數千個)列及/或行。因此，像素單元U1至U5之圖案亦可適用於像素陣列300之剩餘像素之分組。圖3A至圖3E之佈局圖解說明像素沿著列R0、R2至R7及R9之分組。關於像素在於陣列之一邊緣處或接近陣列之一邊緣之列或行中之分組，可在陣列上方投射相同圖案，使得陣列之每一像素經分組至一各別像素單元中。舉例而言，圖3F係突出顯示影像感測器陣列300之一第六像素單元(U6)316及一第八像素單元(U7)之一圖式。在一項實施例中，在於陣列之邊緣處或接近陣列之邊緣之列或行中之像素可係並非用於影像獲取程 序中之虛設列。舉例而言，在圖3F之實施例中，列R1及列R8可係陣列400之虛設列。
圖4A係根據本發明之一實施例之具有一影像感測器之一經突出顯示八光電二極體像素單元402之一陣列400之一圖式。圖4A及圖4B中所闡述之佈局係光電二極體成若干像素單元之一個可能分組，如可適用於圖1之像素陣列105。
如圖4A中所展示，像素單元402包含八個像素(像素[0,0]、[0,3]、[0,4]、[0,7]、[1,2]、[1,5]、[1,6]及[1,9])。像素單元(U1)402中所包含之像素之配置可表示可適用於陣列400中所包含的像素單元中之每一者之一像素單元圖案。在一項實施例中，像素單元402恰好包含八個像素且因此包含八個光電二極體。像素單元402可包含耦合至像素單元402之所有八個像素之共用像素電路(例如，共用源極隨耦器電晶體及/或共用重設電晶體)。在一項實施例中，像素單元402亦包含一或多個共用電荷轉電壓轉換區(例如，一浮動擴散區)。在一項實施例中，像素單元402中所包含之共用浮動擴散區中之每一者彼此電連接。
如圖4A中所展示，像素單元402包含不超過八個像素(例如，光電二極體)且具有橫跨陣列400之十個列(亦即，列R0至列R9)之一像素高度及橫跨兩個行(亦即，行C0至行C1)之一像素寬度。如圖4A之實例中所展示，像素單元402之光電二極體中之四者處於同一行C0中且另外四個光電二極體處於毗鄰行C1中。像素單元402之所圖解說明像素中之每一者處於彼此不同之一列中。亦即，像素單元402包含處於列R0中之一個像素、處於列R2中之一個像素、處於列R3中之一個像素、處於列R4中之一個像素、處於列R5中之一個像素、處於列R6中之一個像素、處於列R7中之一個像素及處於列R9中之一個像素。如進一步所展示，像素[1,2]處於介於像素[0,0]及像素[0,3]之列之間的 一列中。此外，像素單元402可具有包含兩個列(亦即，列R1及列R2)之一圖案，該兩個列插置於同一行C0內之像素[0,0]及[0,3]之列之間。類似地，列R3及列R4插置於像素[1,2]與[1,5]之間。如將在下文進一步詳細地圖解說明，此等插置列可包含一單獨像素單元之像素。
圖4B係突出顯示影像感測器陣列400之一第二八光電二極體像素單元(U2)404之一圖式。八光電二極體像素單元404安置得緊鄰於像素單元U1。像素單元404具有與像素單元U1相同之圖案且因此亦包含八個像素(例如，像素[1,0]、[1,3]、[1,4]、[1,7]、[2,2]、[2,5]、[2,6]及[2,9])。像素單元404亦包含耦合至像素單元404之所有八個像素之共用像素電路(圖4B中未展示)。像素單元404之該共用像素電路係單獨的且與像素單元U1之共用像素電路相異。
如圖4B中所展示，第二像素單元404包含與像素單元U1之像素交錯之像素。亦即，像素單元404之像素中之四者處於與像素單元U1之像素中之四者相同之行C1中且像素單元404之像素中之至少一者處於插置於像素單元U1之列之間的一列中。以實例方式，像素[1,3]及[1,4]分別處於列R3及R4中，該等列插置於像素[1,2]之列R2與像素[1,5]之列R5之間。此外，像素單元404之像素中之每一者分別處於與像素單元U1 302之像素相同之列中。亦即，兩個像素單元包含處於列R0、R2、R3、R4、R5、R6、R7及R9中之一各別像素。類似於像素單元U1，像素單元404亦可包含一或多個共用電荷轉電壓轉換區(例如，一浮動擴散區)，該共用電荷轉電壓轉換區係單獨的且與像素單元U1之浮動擴散區相異。
圖5係圖解說明根據本發明之一實施例之各自具有共用像素單元電路之兩個四光電二極體像素單元之一陣列500之一圖式。陣列500之一第一像素單元經展示為包含光電二極體區PD[0,0]、PD[0,3]、PD[1,2]及PD[1,5]，以及共用重設電晶體RST1、共用源極隨耦器電 晶體SF1及共用浮動擴散區FD1及FD2。陣列500之一第二毗鄰像素單元經展示為包含光電二極體區PD[1,0]、PD[1,3]、PD[2,2]及PD[2,5]，以及共用重設電晶體RST2、共用源極隨耦器電晶體SF2及共用浮動擴散區FD3及FD4。如圖5中所展示，陣列500之每一像素單元耦合至不超過一個行位元線。亦即，第一像素單元經由源極隨耦器電晶體SF1耦合至行位元線C0，而第二像素單元經由源極隨耦器電晶體SF2耦合至行位元線C1。陣列500之像素單元具有與上文參考圖3A至圖3F所闡述相同之像素單元圖案。
如圖5中所展示，共用像素單元電路可沿著介於光電二極體之列之間的一單個水平通道安置於陣列中。舉例而言，第一像素單元之共用重設電晶體RST1及第二像素單元之共用重設電晶體RST2，以及其他像素單元之共用重設電晶體係沿著插置於列R1與列R2之間的單個水平通道502而安置。類似地，共用源極隨耦器電晶體SF1、SF2以及其他共用源極隨耦器電晶體係沿著插置於列R3與R4之間的單個水平通道504而安置。在一項實施例中，像素陣列500在列R0與R1之間不包含共用像素電路，其在列R2與R3之間亦不包含共用像素電路。因此，共用重設電晶體沿著水平通道502之分組可允許光電二極體間隔(亦即，介於光電二極體區之毗鄰列之間的距離)變得較緊湊。舉例而言，所圖解說明之介於列R0與R1之間的光電二極體間隔506小於介於列R1與R2之間的光電二極體間隔508。類似地，介於列R2與R3之間的光電二極體間隔510小於介於列R3與R4之間的光電二極體間隔512。
如圖5中所展示，共用浮動擴散區亦可安置於介於陣列500之毗鄰列之間的水平通道中。舉例而言，共用浮動擴散區FD1及FD3安置於水平通道502中，而共用浮動擴散區FD2及FD4安置於水平通道504中。此外，儘管圖5中未展示，但額外像素電路(例如快門閘極、轉移閘極及儲存閘極)亦可包含於所圖解說明水平通道中之一或多者中。 具有共用像素電路及/或佈線可在像素單元之組件之間提供較多空間及較佳隔離以便減少洩漏。此外，具有一共用金屬佈線減少互連耦合，簡化製作且減少成本。
圖6係圖解說明根據本發明之一實施例之一影像感測器內之一個四光電二極體像素單元之像素電路600之一電路圖。像素電路600係用於實施陣列300及/或500內之每一像素單元之一個可能的像素電路架構。亦即，圖6之光電二極體PD1至PD4可包含於使該等光電二極體配置成兩個行之一像素單元圖案中，其中每一光電二極體處於彼此不同之一列中。然而，應瞭解，本發明之實施例並不限於所圖解說明之像素架構；而是受益於本發明之熟習此項技術者將理解本發明教示亦可適用於各種其他像素架構。
在圖6中，像素單元600電路包含四個光電二極體(PD1至PD4)、四個快門閘極(SG1至SG4)、四個轉移電晶體(TX1至TX4)、四個儲存閘極(SG1至SG4)、一共用重設電晶體RST、一共用源極隨耦器電晶體SF及共用浮動擴散區FD1及FD2。在一項實施例中，快門閘極係全域快門閘極，使得陣列中之每一快門閘極彼此連接以允許所有光電二極體同時進行一全域重設。對快門閘極之全域控制可允許減少可在與光電二極體之逐列重設相比時所見之運動效應。類似地，轉移閘極亦可係全域閘極，使得陣列中之每一轉移閘極彼此連接以允許自光電二極體至其各別儲存閘極同時進行之電荷之一全域轉移。對轉移閘極之全域控制可允許影像資料同時轉移出光電二極體，以便在與逐列實施方案相比時減少影像模糊。
在一讀出操作期間，所有轉移電晶體TX1至TX4可同時接收一轉移信號，此致使轉移電晶體將其各別光電二極體中所累積之電荷轉移至其各別儲存閘極(SG1至SG4)。然後可藉由啟動儲存閘極信號SG1來達成逐列讀出以將所儲存電荷轉移至浮動擴散區FD1及FD2。該等浮 動擴散區耦合至共用源極隨耦器電晶體SF之閘極。源極隨耦器電晶體SF耦合於一源極隨耦器電壓供應器SFVDD與一行位元線之間。源極隨耦器電晶體SF操作為將一高阻抗輸出自浮動擴散區FD1及FD2提供至行位元線之一源極隨耦器。
共用重設電晶體RST耦合於一重設電壓供應器RSTVDD與浮動擴散區FD1及FD2之間以在一重設信號之控制下重設(例如，將FD放電或充電至一預設定電壓)。在一項實施例中，由控制電路120產生快門信號、轉移信號、儲存閘極信號及重設信號。
由於本文中所論述之一些實施例包含不同像素單元之光電二極體之交錯，因此影像感測器之讀出電路可經組態以在一讀出操作期間補償經擾碼像素定址。在一項實施例中，實施對陣列之一讀出，其中讀出電路(例如，讀出電路110)包含用於暫時儲存數個列之像素輸出信號之一緩衝記憶體，該等像素輸出信號然後重新配置成其正確列。
在另一實施例中，行切換電路可包含於讀出電路中以在讀出期間將像素輸出自一個行移位至另一行。舉例而言，圖7係圖解說明根據本發明之一實施例之一行切換電路702之一功能性方塊圖。行切換電路702係圖1之行切換電路112之一個可能的實施方案。如圖7中所展示，行切換電路702包含複數個開關(亦即，SW0至SWx)，其中每一開關連接至陣列之一各別行(C0至Cx)。行切換電路702亦包含行切換邏輯704，以用於回應於當前正讀出哪一列而控制開關SW0至SWx之操作。在一項實施例中，行切換邏輯704經耦合以接收一列信號U_ROW 706，該列信號指示當前正讀出陣列之哪一列。在操作中，行切換電路開關中之一者之啟動致使彼開關將一個行位元線連接至一毗鄰行位元線。舉例而言，開關SW0之啟動致使開關SW0將位元線C0與C0’斷開連接且改為將位元線C0連接至毗鄰位元線C1’。類似地，開關SW1之啟動致使開關SW1將位元線C1與C1’斷開連接且將位元線C1連接至 位元線C2’。
圖7亦圖解說明一實例性邏輯表708。邏輯表708係行邏輯704中所包含之邏輯之一個可能的實施方案。邏輯表708可對應於在圖5之陣列500中實施之像素單元圖案。現在將參考圖5及圖7闡述邏輯表708之實施方案。如圖5中所展示，光電二極體[0,0]實體定位於行C0中且亦經耦合以使其像素信號在行位元線C0上讀出。因此，在列R0之一讀出操作期間，由行切換邏輯704來控制開關SW0至SWx中之每一者以允許像素信號筆直地通過(亦即，位元線C0至C0’、C1至C1’以及C2至C2’等)。然而，光電二極體[1,2]實體定位於行C1中，但亦經耦合以使其像素信號在行位元線C0上讀出。因此，在列R2之一讀出操作期間，開關SW1至SWx中之每一者經啟動以將像素信號向右移位一個行。亦即，在列R2之讀出期間，行切換邏輯704啟動SW0以將行位元線C0連接至行位元線C1’，啟動SW1以將行位元線C1連接至行位元線C2’，且啟動SW2以將行位元線C2連接至行位元線C3’。因此，遵循類似邏輯，其中允許來自實體定位於與像素連接至之行位元線相同之行中之該等像素之像素信號筆直地通過，而來自連接至不同於其實體位置之行之一行位元線之像素之像素信號經移位。
包含發明摘要中所闡述內容之對本發明之所圖解說明實施例之以上說明並不意欲為窮盡性或將本發明限制於所揭示之精確形式。雖然出於說明性目的而在本文中闡述本發明之特定實施例及實例，但如熟習此項技術者將認識到，可在本發明之範疇內做出各種修改。
可根據以上詳細說明對本發明做出此等修改。隨附申請專利範圍中所使用之術語不應被理解為將本發明限制於說明書中所揭示之特定實施例。而是，本發明之範疇將完全由隨附申請專利範圍來判定，申請專利範圍將根據所創建之請求項闡釋原則來加以理解。
500‧‧‧陣列/像素陣列
502‧‧‧單個水平通道/水平通道
504‧‧‧單個水平通道/水平通道
506‧‧‧光電二極體間隔
508‧‧‧光電二極體間隔
510‧‧‧光電二極體間隔
512‧‧‧光電二極體間隔
C0‧‧‧行/行位元線/位元線
C1‧‧‧行/毗鄰行/行位元線/位元線
C2‧‧‧行/位元線/行位元線
FD1‧‧‧共用浮動擴散區/浮動擴散區
FD2‧‧‧共用浮動擴散區/浮動擴散區
FD3‧‧‧共用浮動擴散區
FD4‧‧‧共用浮動擴散區
R0‧‧‧列
R1‧‧‧列/單獨列/插置列
R2‧‧‧列/單獨列/插置列
R3‧‧‧列
R4‧‧‧列
R5‧‧‧列

Claims (23)

  1. 一種影像感測器，其包括配置成若干列及若干行之一陣列之複數個光電二極體，其中該複數個光電二極體被分組成若干像素單元，每一像素單元包含一第一、一第二、一第三及一第四光電二極體以及耦合至該等第一、第二、第三及第四光電二極體中之每一者之共用(shared)像素單元電路，其中該等像素單元中之每一者之該共用像素單元電路包括一單個共用源極隨耦器(follower)電晶體，其中該等第一及第二光電二極體處於該陣列之一第一行(column)中且該等第三及第四光電二極體處於該陣列之一第二行中，且其中該第三光電二極體處於介於該第一光電二極體之一列(row)與該第二光電二極體之一列之間的一列中。
  2. 如請求項1之影像感測器，其中該第三光電二極體處於介於該第一光電二極體之該列與該第二光電二極體之該列之間的兩個列中之一者中。
  3. 如請求項1之影像感測器，其中該第二光電二極體之該列介於該第三光電二極體之該列與該第四光電二極體之一列之間。
  4. 如請求項3之影像感測器，其中該第二光電二極體處於介於該第三光電二極體之該列與該第四光電二極體之該列之間的兩個列中之一者中。
  5. 如請求項1之影像感測器，其中該第一行緊鄰於該第二行，且其中該等第一、第二、第三及第四光電二極體經配置使得在該第一光電二極體之該列與該第三光電二極體之該列之間恰好存在一個列，該第二光電二極體處於緊鄰於該第三光電二極體之該列之一列中，且在該第四光電二極體之該列與該第二光電二極體之間恰好存在一個列。
  6. 如請求項1之影像感測器，其中每一像素單元包含不超過四個光電二極體且具有橫跨該陣列之六個列之一高度及橫跨該陣列之兩個行之一寬度。
  7. 如請求項1之影像感測器，其中每一像素單元進一步包含各自耦合至該共用像素單元電路之一第五、一第六、一第七及一第八光電二極體，其中該等第五及第六光電二極體處於該第一行中且該等第七及第八光電二極體處於該第二行中，且其中該等第一、第二、第三、第四、第五、第六、第七及第八光電二極體中之每一者處於彼此不同之一列中。
  8. 如請求項1之影像感測器，其中每一像素單元進一步包括：一第一共用浮動擴散區，其經耦合以接收在該第一及該第二光電二極體中所累積之電荷；及一第二共用浮動擴散區，其經耦合以接收在該等第三及第四光電二極體中所累積之電荷。
  9. 如請求項8之影像感測器，其中該共用像素單元電路包含經耦合以重設第一及第二共用浮動擴散部兩者之一共用重設電晶體。
  10. 如請求項9之影像感測器，其進一步包括各自對應於一各別像素單元之複數個該等共用重設電晶體，且其中該複數個共用重設電晶體係沿著介於光電二極體之兩個列之間的一單個水平通道而安置。
  11. 如請求項8之影像感測器，其中該等像素單元中之每一者之該共用像素單元電路之該單個共用源極隨耦器電晶體經耦合以用於自該等第一及第二共用浮動擴散部讀出一影像信號。
  12. 如請求項11之影像感測器，其中該等像素單元中之每一者之該共用像素單元電路沿著介於光電二極體之兩個列之間的一水平通道而安置。
  13. 如請求項1之影像感測器，其進一步包括複數個行位元線，每一 行位元線對應於該陣列之一各別行，其中每一像素單元耦合至不超過一個行位元線。
  14. 如請求項13之影像感測器，其進一步包括一行切換電路，該行切換電路經耦合以將一像素信號自一個行位元線選擇性地移位至另一行位元線。
  15. 如請求項14之影像感測器，其中該行切換電路進一步包括：複數個開關，其耦合至該等行位元線，每一開關經組態以將一個行位元線選擇性地連接至一毗鄰行位元線；及一邏輯電路，其經耦合以基於正讀出該陣列之哪一列而控制該複數個開關。
  16. 一種互補金屬氧化物半導體(CMOS)影像感測器，其包括配置成若干列及若干行之一陣列之複數個光電二極體，其中該複數個光電二極體被分組成若干像素單元，該等像素單元包含：一第一、一第二、一第三及一第四光電二極體以及耦合至該等第一、第二、第三及第四光電二極體中之每一者之一第一共用像素單元電路之一第一像素單元，其中該等第一及第二光電二極體處於該陣列之一第一行中且該等第三及第四光電二極體處於該陣列之一第二行中；及毗鄰於該第一像素單元之一第二像素單元，其中該第二像素單元包含一第五、一第六、一第七及一第八光電二極體以及耦合至該等第五、第六、第七及第八光電二極體中之每一者之第二共用像素單元電路，其中該等第五及第六光電二極體處於該陣列之該第二行中且該等第七及第八光電二極體處於該陣列之一第三行中，且其中該第六光電二極體處於插置於該第三光電二極體之一列與該第四光電二極體之一列之間的一列中。
  17. 如請求項16之影像感測器，其中該等第五、第六、第七及第八 光電二極體分別處於與該等第一、第二、第三及第四光電二極體相同之列中。
  18. 如請求項16之影像感測器，其進一步包括：包含於該第一像素單元中之一第一及一第二共用浮動擴散區，該等第一及第二共用浮動擴散區經耦合以接收在該等第一、第二、第三及第四光電二極體中所累積之電荷；及包含於該第二像素單元中之一第三及一第四共用浮動擴散區，該等第三及第四共用浮動擴散區經耦合以接收在該等第五、第六、第七及第八光電二極體中所累積之電荷，其中該第一共用像素單元電路包含經耦合以重設第一及第二共用浮動擴散部兩者之一第一共用重設電晶體，且其中該第二共用像素單元電路包含經耦合以重設第三及第四共用浮動擴散部兩者之一第二共用重設電晶體。
  19. 如請求項18之影像感測器，其中該等第一及第二共用重設電晶體係沿著介於光電二極體之兩個列之間的一單個水平通道而安置。
  20. 如請求項18之影像感測器，其中該第一共用像素單元電路進一步包含用於自該等第一及第二共用浮動擴散部讀出一影像信號之一第一共用源極隨耦器電晶體，且其中該第二共用像素單元電路進一步包含用於自該等第三及第四共用浮動擴散部讀出一影像信號之一第二共用源極隨耦器電晶體。
  21. 如請求項20之影像感測器，其中該等第一及第二共用源極隨耦器電晶體係沿著介於光電二極體之兩個列之間的一水平通道而安置。
  22. 如請求項18之影像感測器，其進一步包括：複數個行位元線，每一行位元線對應於該陣列之一各別行， 其中每一像素單元耦合至不超過一個行位元線；及一行切換電路，其耦合至該等行位元線以將一像素信號自一個行位元線選擇性地移位至另一行位元線。
  23. 如請求項22之影像感測器，其中該行切換電路進一步包括：複數個開關，其耦合至該等行位元線，每一開關經組態以將一個行位元線選擇性地連接至一毗鄰行位元線；及一邏輯電路，其經耦合以基於正讀出該陣列之哪一列而控制該複數個開關。
TW104134983A 2014-10-24 2015-10-23 具有具交錯式光電二極體之像素單元之影像感測器 TWI587493B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/523,377 US9294693B1 (en) 2014-10-24 2014-10-24 Image sensor with pixel units having interleaved photodiodes

Publications (2)

Publication Number Publication Date
TW201631750A TW201631750A (zh) 2016-09-01
TWI587493B true TWI587493B (zh) 2017-06-11

Family

ID=55487553

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104134983A TWI587493B (zh) 2014-10-24 2015-10-23 具有具交錯式光電二極體之像素單元之影像感測器

Country Status (4)

Country Link
US (1) US9294693B1 (zh)
CN (1) CN105554420B (zh)
HK (1) HK1219597A1 (zh)
TW (1) TWI587493B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5999750B2 (ja) * 2011-08-25 2016-09-28 ソニー株式会社 撮像素子、撮像装置及び生体撮像装置
KR102551862B1 (ko) 2018-01-29 2023-07-06 에스케이하이닉스 주식회사 이미지 센서
US10827143B2 (en) * 2018-02-23 2020-11-03 Omnivision Technologies, Inc. CMOS image sensor clamping method with divided bit lines
CN110085610B (zh) * 2019-04-23 2021-05-04 Oppo广东移动通信有限公司 图像传感器、图像处理方法以及计算机存储介质
US11652131B2 (en) * 2020-05-15 2023-05-16 Omnivision Technologies, Inc. Layout design of dual row select structure
CN112738433B (zh) * 2020-12-29 2023-04-07 上海集成电路装备材料产业创新中心有限公司 Cis像素阵列任意像元完全耗尽电压的测试电路
WO2023056585A1 (zh) * 2021-10-08 2023-04-13 华为技术有限公司 一种探测系统、终端设备、控制探测方法及控制装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130112753A1 (en) * 2011-11-04 2013-05-09 Honeywell International Inc. doing business as (d.b.a) Honeywell Scanning & Mobility Imaging apparatus comprising image sensor array having shared global shutter circuitry

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4224036B2 (ja) * 2005-03-17 2009-02-12 富士通マイクロエレクトロニクス株式会社 フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法
US7764315B2 (en) * 2006-08-24 2010-07-27 Dalsa Corporation CMOS imaging facility and a modular array for use in such a facility
JP4661912B2 (ja) * 2008-07-18 2011-03-30 ソニー株式会社 固体撮像素子およびカメラシステム
JP5537172B2 (ja) * 2010-01-28 2014-07-02 ソニー株式会社 固体撮像装置及び電子機器
KR101900273B1 (ko) * 2011-07-15 2018-09-21 삼성전자 주식회사 시모스 이미지 센서
JP6003291B2 (ja) * 2011-08-22 2016-10-05 ソニー株式会社 固体撮像装置及び電子機器
KR102033610B1 (ko) 2012-07-13 2019-10-17 삼성전자주식회사 이미지 센서 및 이의 형성 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130112753A1 (en) * 2011-11-04 2013-05-09 Honeywell International Inc. doing business as (d.b.a) Honeywell Scanning & Mobility Imaging apparatus comprising image sensor array having shared global shutter circuitry

Also Published As

Publication number Publication date
CN105554420A (zh) 2016-05-04
CN105554420B (zh) 2018-12-25
HK1219597A1 (zh) 2017-04-07
US9294693B1 (en) 2016-03-22
TW201631750A (zh) 2016-09-01

Similar Documents

Publication Publication Date Title
TWI587493B (zh) 具有具交錯式光電二極體之像素單元之影像感測器
TWI523213B (zh) 包含具有鏡像電晶體佈局像素單元之影像感測器
US11394914B2 (en) Solid-state imaging device and electronic apparatus including transistors with differently sized gate terminals
CN209134528U (zh) 成像像素
US7087883B2 (en) CMOS image sensor using shared transistors between pixels with dual pinned photodiode
US8659692B2 (en) Solid-state image sensor and image sensing apparatus
KR20230042395A (ko) 이미지 센서 및 전자 기기
US7990436B2 (en) Solid state image pickup device, drive method thereof and camera system
JP2014049727A (ja) 固体撮像装置
JP2009506541A (ja) 赤色画素上にコンデンサを有する固体撮像素子
CN102917185A (zh) 固态成像装置和成像装置
JP6274904B2 (ja) 固体撮像装置及び撮像システム
TW201735622A (zh) 具有類比數位轉換器與記憶體單元微磚架構之高速滾動影像感測器及其實施方法
TWI496467B (zh) 固態攝像裝置
TWI615032B (zh) 堆疊式晶片共享像素架構
CN102388602A (zh) 固体摄像元件及其制造方法、放射线摄像装置及其制造方法、以及固体摄像元件的检查方法
US10313611B2 (en) Image sensor with pixel binning device
JP7458746B2 (ja) 光電変換装置、撮像システム及び移動体
CN206042182U (zh) 成像装置
JP2018057048A (ja) 固体撮像装置及び撮像システム
KR20050067565A (ko) 센싱 감도를 개선하기 위한 이미지 센서 및 그 구동 방법
JP6998693B2 (ja) 撮像素子及び撮像装置
JP2014179678A (ja) 撮像素子
KR20060020230A (ko) Ｃｍｏｓ 이미지 센서