TWI585865B - 選擇性氮化製程所用的方法與設備 - Google Patents

選擇性氮化製程所用的方法與設備 Download PDF

Info

Publication number
TWI585865B
TWI585865B TW105133491A TW105133491A TWI585865B TW I585865 B TWI585865 B TW I585865B TW 105133491 A TW105133491 A TW 105133491A TW 105133491 A TW105133491 A TW 105133491A TW I585865 B TWI585865 B TW I585865B
Authority
TW
Taiwan
Prior art keywords
inlet
inches
plasma
process chamber
chamber
Prior art date
Application number
TW105133491A
Other languages
English (en)
Other versions
TW201711109A (zh
Inventor
羅吉斯馬修Ｓ
柯堤斯羅傑
華瑞恰克拉拉
賴耿光
黃柏納Ｌ
托比恩傑弗瑞
奧森克里斯多夫
畢凡麥爾肯Ｊ
Original Assignee
應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 應用材料股份有限公司 filed Critical 應用材料股份有限公司
Publication of TW201711109A publication Critical patent/TW201711109A/zh
Application granted granted Critical
Publication of TWI585865B publication Critical patent/TWI585865B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32422—Arrangement for selecting ions or species in the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3211—Nitridation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Plasma Technology (AREA)

Description

選擇性氮化製程所用的方法與設備
本發明的實施例通常關於製造半導體元件。更明確地，本文所述的實施例關於利用改良電漿施加器之浮動閘極NAND記憶體元件與其他電晶體閘極結構的製造。
快閃記憶體(例如，NAND快閃記憶體元件)為廣泛用於大量儲存應用中的常用非揮發性記憶體類型。NAND快閃記憶體元件通常具有堆疊型閘極結構，其中穿隧氧化物(TO)、浮動閘極(FG)、多晶矽層間介電層(IPD)與控制閘極(CG)依序堆疊於半導體基板上。浮動閘極、穿隧氧化物與下方的基板部分通常形成NAND快閃記憶體元件的單元(或記憶體單元)。淺溝槽隔離(STI)區配置於基板中各個單元之間，淺溝槽隔離(STI)區鄰近於穿隧氧化物與浮動閘極以分隔單元與相鄰單元。在NAND快閃記憶體元件的寫入過程中，將正電壓施加至控制閘極以自基板將電子拉入浮動閘極中。為了擦除NAND快閃記憶體元件的資料，將正電壓施加至基板以自浮動閘極釋放電子並讓電子通過穿隧氧化物。藉由感應電路來感應電子的流動並造成電流指示器返回「0」或「1」。浮動閘極中的電子數量與「0」或「1」特徵構成NAND快閃記憶體元件中儲存資料的基礎。
通常藉由穿隧氧化物將浮動閘極與半導體基板隔離並藉由多晶矽層間介電層將浮動閘極與控制閘極隔離，這可避免例如基板與浮動閘極或者浮動閘極與控制閘極之間的電子洩漏。為了達成NAND快閃記憶體元件的持續物理上縮放，產業上已經利用氮化製程將氮併入浮動閘極的表面，以改善穿隧氧化物的可靠性或抑制摻雜劑擴散離開浮動閘極。然而，氮化製程亦會非期望地將氮併入淺溝槽隔離區中。相鄰浮動閘極結構之間的淺溝槽隔離區中併入的氮形成電荷洩漏路徑，電荷洩漏路徑會負面地影響最終元件性能。
因此，需要材料之堆疊的氮化作用的改良方法與設備。
本發明通常提供利用遠端電漿源將電漿的游離基團併入基板或半導體基板上之材料的方法與設備。在一個實施例中，遠端電漿系統包括遠端電漿腔室、製程腔室與輸送件，遠端電漿腔室界定第一區，第一區用於產生包括離子與游離基團的電漿，製程腔室界定第二區，第二區用於處理半導體元件，製程腔室包括入口埠，入口埠形成於製程腔室的側壁中，入口埠流體連通於第二區，輸送件用於自遠端電漿腔室輸送電漿物種至製程腔室，輸送件包括主體，主體在主體中界定縱向延伸通道，主體具有連接至第一區的第一端與連接至第二區的第二端，第二端與第一端相反，其中通道耦接至製程腔室的入口埠，以致通道的縱軸與入口埠的縱軸相交約20度至約80度的角度。在一個實施例中，輸送件更包括凸緣，凸緣在第二端處圍繞主體的外表面延伸，凸緣之表面實質上齊平於製程腔室之側壁的表面。
在另一個實施例中，遠端電漿系統包括遠端電漿腔室、製程腔室與輸送件，遠端電漿腔室界定第一區，第一區用於產生包括離子與游離基團的電漿，製程腔室界定第二區，第二區用於處理半導體元件，製程腔室包括入口埠，入口埠形成於製程腔室的側壁中，入口埠流體連通於第二區，輸送件配置在遠端電漿腔室與製程腔室之間，且輸送件具有流體連通於第一區與入口埠的通道，其中輸送件經設置以致通道的縱軸與入口埠的縱軸相交約20度至約80度的角度。
在又另一個實施例中，揭示在製程腔室之處理區中處理半導體元件的方法。方法包括自遠端電漿源產生並流動電漿物種至具有縱向通道的輸送件；自通道流動電漿物種至形成於製程腔室之側壁中的入口埠，其中在一角度下將電漿物種流動進入入口埠以促進電漿物種中離子的碰撞或離子與電子或帶電顆粒的反應，以致在電漿物種進入製程腔室的處理區之前自電漿物種實質排除離子；及選擇性將來自電漿物種的原子游離基團併入半導體元件之矽區或聚矽區。
發明描述了利用遠端電漿源將電漿的游離基團併入基板或半導體基板上之材料的設備與方法。一般而言，藉由例如氣態分子之能量性激發產生之電漿源是由帶電離子、游離基團與電子之電漿所構成。發明發現比起離子或游離基團與離子的混合物而言，電漿的游離基團可用更加期望的方式與基板上的矽或聚矽材料反應。在這方面，發明提供排除電漿之大部分離子的設備與方法，以致僅有電漿的游離基團與基板上的矽或聚矽材料反應，藉此取得基板上的矽或聚矽材料之處理的較大選擇性。
雖然本發明並不限於特定元件，但所述之設備與方法可被用來製造適合窄間距應用之半導體元件與結構。本文所用之窄間距應用包括32 nm或更低(例如，32 nm或更低的元件節點)的一半間距。本文所用之詞彙「間距」指的是半導體元件的平行結構或相鄰結構之間的量測值。可自相鄰或實質平型結構的一側到同一側邊的另一側來量測間距。亦可在具有較大間距的應用中利用半導體元件與結構。舉例而言，半導體元件可為NAND或NOR快閃記憶體或其他適當元件。示範性 NAND 快閃記憶體元件
第1圖描繪可用本發明之設備製成的示範性半導體元件(例如，NAND快閃記憶體元件100)的示意橫剖面圖。記憶體元件100通常包括基板102，基板102具有配置在基板102上的穿隧氧化物層104。浮動閘極106配置在穿隧氧化物層104上。浮動閘極106、穿隧氧化物層104與下方的基板102部分形成記憶體元件100的單元103(或記憶體單元)。舉例而言，可藉由淺溝槽隔離(STI)區108來分隔記憶體元件100的各個單元103，淺溝槽隔離(STI)區108配置於基板102中且在各個單元103之間(例如，鄰近於穿隧氧化物層104與浮動閘極106，其中STI區108分隔單元103與相鄰的單元105與107)。記憶體元件100更包括控制閘極層112與多晶矽層間介電(IPD)層110，多晶矽層間介電(IPD)層110配置於浮動閘極106與控制閘極層112之間。IPD層110分隔浮動閘極106與控制閘極層112。
基板102可包括適當的材料，適當的材料諸如結晶矽(諸如，Si＜100＞或Si＜111＞)、氧化矽、應變矽、矽鍺、摻雜或未摻雜的聚矽、摻雜或未摻雜的矽晶圓、圖案化或未圖案化的晶圓、絕緣體上矽(SOI)、摻雜碳的氧化矽、氮化矽、摻雜的矽、鍺、砷化鎵、玻璃、藍寶石等等。在某些實施例中，基板102包括矽。
穿隧氧化物層104可包括矽與氧(諸如，氧化矽(SiO2 )、氧氮化矽(SiON))或高介電常數的介電材料(諸如，鋁(Al)、鉿(Hf)或鑭(La)、鋯(Zr)基氧化物或氧氮化物)或氮化矽(Six Ny )於單一或層狀結構(例如，SiO2 /高介電常數/SiO2 )等等。穿隧氧化物層104可具有任何適當的厚度，舉例而言，適當的厚度在約5 nm至約12 nm之間。在各個單元中，穿隧氧化物層104可具有之寬度實質等同於浮動閘極106之底部的寬度。STI區108可包括矽與氧，諸如氧化矽(SiO2 )、氧氮化矽(SiON)等等。
浮動閘極106通常包括傳導材料，傳導材料諸如矽、聚矽、金屬等等。浮動閘極106具有的構造適合促進在相鄰單元之間(例如，單元103、105與107之間)配置控制閘極層112的部分。因此，可用顛倒的「T」形來形成浮動閘極。本文所用之詞彙顛倒的「T」通常指的是結構的幾何學，其中相對於浮動閘極106的底部免除(relieved)浮動閘極106的上部分。上述免除提供空間讓IPD層110被形成於浮動閘極106上而不完全填充相鄰浮動閘極106之間的縫隙，藉此允許在相鄰浮動閘極106之間配置控制閘極層112的一部分。
IPD層110可包括任何適當的單一或多層介電材料。示範性單層IPD可包括SiO2 、SiON或上述針對穿隧氧化物層104討論的高介電常數介電材料等等。示範性多層IPD可為包括第一氧化物層、氮化物層與第二氧化物層的多層「ONO」結構(未圖示)。第一氧化物層與第二氧化物層通常包括矽與氧，諸如氧化矽(SiO2 )、氧氮化矽(SiON)等等。氮化物層通常包括矽與氮，諸如氮化矽(SiN)等等。在某些實施例中，亦可將包括SiO2 /高介電常數/SiO2 (例如，SiO2 /Al2 O3 /SiO2 )的多層IPD層應用作為IPD層110。可將IPD層110沉積至約10 nm至約15 nm之間的厚度。
可在IPD層110的頂部上沉積控制閘極層112以形成控制閘極。控制閘極層112通常包括傳導材料，傳導材料諸如聚矽、金屬等等。浮動閘極106的顛倒T形可給控制閘極層112位在相鄰的浮動閘極(舉例而言，單元103與105的那些浮動閘極)之間的較大表面區。控制閘極層112的增加表面區可有利地改善浮動閘極106之側壁與控制閘極之間的電容性耦接，並可降低相鄰浮動閘極之間的寄生電容、浮動閘極干擾、雜訊等等。
視情況而定，可在IPD沉積之前，在浮動閘極106的暴露表面上共形地形成介電層113。明確地說，在相同的電漿條件下，主要地在浮動閘極106的暴露表面上選擇性形成介電層113，在STI區108上極少或沒有形成介電層113或任何其他介電膜(將詳細描述於下)。當主要地在浮動閘極106上選擇性形成介電層113時，可在縮放IPD膜堆疊厚度時改善穿隧氧化物的可靠性與/或抑制摻雜劑擴散離開浮動閘極106。
介電層113可為氮化物層，氮化物層諸如氮化矽或氧氮化矽。可藉由將浮動閘極106的場表面114與側壁115暴露至含氮的游離基團來形成氮化物層。可用例如電漿激發、光激發、電子束激發或激烈加熱的某些激發方式的幫助來產生含氮的游離基團(諸如，N、NH與NH2 )。可單獨藉由熱手段、單獨藉由電漿手段或上述兩種手段的組合來執行氮化製程。在一個實施例中，利用選擇性電漿氮化製程將浮動閘極106的表面暴露至含氮的游離基團。在選擇性電漿氮化製程過程中，含氮的游離基團將優先與浮動閘極106(舉例而言，由矽或聚矽所形成)的表面反應而非STI區108(舉例而言，由氧化矽所形成)的表面，這是因為Si-Si鍵結破壞能量(222 kJ/mol)低於Si-O鍵結破壞能量(452 kJ/mol)。由於游離基團的反應性不足於破壞Si-O鍵結，選擇性電漿氮化製程形成矽之氮化物的速度快於形成氧化矽之氮化物的速度，這造成浮動閘極106的場表面114與側壁115處(相對於相鄰浮動閘極106之間的STI區108)顯著較大濃度的含氮材料(即，例如由Si-N鍵結形成之介電層113)。由於含氮材料或介電層113在STI區108處並不存在有顯著數量，便不會出現相鄰浮動閘極結構之間的不期望電荷洩漏路徑。
游離基團是較佳的，這是因為相較於游離基團與相較於上列之鍵結能量而言，離子具有高化學活性(N2 的第一游離能= 1402 kJ/mol；N2 的原子化能量= 473 kJ/mol)，因此離子無法達成游離基團的選擇性。將在已知沉積製程之後矽中的氮濃度除以氧化物中的氮濃度來界定選擇性，選擇性可在約10：1與約100：1之間，例如在約20：1與約70：1之間(例如，約40：1)。較大的暴露時間可改善選擇性。
可藉由高壓電漿製程來達成高的游離基團密度相對離子密度，舉例而言，高壓電漿製程可利用約0.3托與20托之間的壓力(例如，約5托或之上)。高壓促進離子快速地與電子重組，而留下中性游離基團物種與非反應性物種。在某些實施例中，形成游離基團氣體。在某些實施例中，可藉由多種方法應用遠端電漿來選擇性產生游離基團物種。可透過輸送管將遠端電漿產生器(諸如，微波、RF或熱腔室)連接至處理腔室。如同將參照第3圖與第4圖更加詳細描述於下的輸送管可為相對長的路徑，相對長的路徑可與處理腔室相隔一角度而配置，以在離子性物種到達處理區之前，促進離子性物種沿著路徑的重組。流動通過輸送管之游離基團可在一流動速率下通過噴頭或游離基團散佈器或通過腔室之側壁中的進入口流入腔室，流動速率在約1 sLm與約20 sLm之間，例如約5 sLm與約20 sLm之間(例如，約10 sLm)。咸信較高壓力與較低流動可促進碰撞。在一個實施例中，可藉由在高於約5托的壓力下將含氮氣體(諸如，氮、氨或上述之組合)與視情況而定的載氣(例如，氦)暴露至約1 kW至3 kW之間的微波功率，來形成氮游離基團。可在約300℃與約1200℃之間，例如約800℃與約1000℃之間，的基板溫度下執行氮化製程，在氮化繼續與表面飽和鬥爭時可提高基板溫度。可利用燈加熱、雷射加熱、加熱之基板支撐件的應用或藉由電漿加熱來執行加熱處理。
在某些實施例中，可在遠端電漿源與處理腔室之間應用多種離子過濾器，離子過濾器諸如在例如約200 V(RF或DC)之偏壓下運作之靜電過濾器、金屬線或篩孔過濾器或磁性過濾器，上述任一者可具有介電塗層。在其他實施例中，可利用反應性物種(例如，含氮物種)之氣流或非反應性物種(諸如，氬或氦)之氣流來調節在遠端電漿產生器中的停留時間。在某些實施例中，可藉由利用離子過濾器與低壓電漿產生來延長游離基團的半生期。可藉由將處理腔室與遠端電漿腔室整合且不應用O形環來密封兩個腔室之間的路徑來促進低壓運作。可利用具有形狀的連接器來提供流動圖案的親密控制，以改善自遠端電漿產生腔室進入處理腔室之游離基團流動的均勻性。
在某些實施例中，可搭配離子過濾器或離子屏蔽來應用原位電漿產生製程，舉例而言，藉由微波、(UV)紫外線、RF或電子同步輻射來激發原位電漿產生製程，離子過濾器諸如上述之離子過濾器的任何一者，離子屏蔽諸如篩孔或穿孔板，離子過濾器或離子屏蔽配置於腔室中之氣體散佈器與基板支撐件之間。在一個實施例中，具有離子過濾器能力(諸如，電絕緣或具有控制的電位)的噴頭可被配置在電漿產生區域與基板處理區域之間，以允許游離基團進入基板處理區域同時過濾離子。
本文所述之發明預料到在選擇性電漿氮化製程過程中在接觸浮動閘極106(例如，由矽或聚矽所形成)之表面(而非STI區108(例如，由氧化矽所形成)之表面)之前，排除電漿產生(具有游離基團)處之電漿中存在的實質上所有離子。一種排除帶正電離子的方式為藉由將帶正電離子與電子(亦存在於電漿產生處的電漿中)重組，以回到非離子性或非帶電的中性狀態。可藉由將電漿產生源與基板位置(例如，反應位置)分隔長於已知電漿放電速率下之離子生命週期的距離，使電漿實質上不具有大部分的離子。在此方式中，游離基團存活通過移動距離至基板，但離子並不能存活通過移動距離至基板，反之離子失去了離子的離子性特徵且變成電中性。示範性遠端電漿系統
第2圖描繪可自本發明的實施例受益的示範性遠端電漿系統200。更明確地，遠端電漿系統200可用來在半導體結構(例如，NAND快閃記憶體元件100)之表面上的矽或聚矽上選擇性形成氮化物層。遠端電漿系統200可包括快速熱處理(RTP)設備201，快速熱處理(RTP)設備201例如可自位在美國加州聖大克勞拉市的Applied Materials, Inc.商業上取得的Centura® RTP。舉例而言，可用來取代RTP設備的其他熱反應器類型諸如RPN、RPO、Vantage RadiancePlusTM RTP、Vantage RadOXTM RTP、Radiance® RTP或可自美國加州聖大克勞拉市的Applied Materials, Inc.取得的其他相似腔室/反應室。
如第2圖中可見，耦接至RTP設備201的是電漿施加器280，電漿施加器280是用來遠端提供電漿的游離基團至RTP設備201。RTP設備201通常包括由側壁214與底部壁215所封圍之處理區213。可藉由「O」形環將側壁214的上部分密封至窗組件217。輻射能量光管組件218(由上側壁224所封圍)被配置在窗組件217上並與窗組件217耦接。光管組件218可包括複數個鎢鹵素燈219，複數個鎢鹵素燈219各自被安裝進入光管221且經配置以適當地覆蓋晶圓或基板101的整個表面積。窗組件217可包括複數個短光管241。可藉由透過管253抽吸而在複數個光管241中產生真空，管253連接至光管241之一者，而光管241之一者隨後連接至其餘的管。
在處理區213中藉由支撐環262支撐包含NAND快閃記憶體元件100之晶圓或基板101。支撐環262被安裝在可旋轉的圓柱263上。藉由旋轉圓柱263，可在處理過程中引發支撐環262與晶圓或基板101旋轉。RTP設備201的底部壁215可加以塗覆或提供反射體211，以反射能量至晶圓或基板101的背側上。RTP設備201可包括複數個光纖探針271，複數個光纖探針271配置通過RTP設備201的底部壁215以偵測晶圓或基板的溫度。
電漿施加器280通常包括圍繞管284的主體282，管284中產生離子、游離基團與電子的電漿。管284可由石英或藍寶石所製成。管284較佳地不具有任何可能吸引帶電顆粒(例如，離子)的電偏壓。氣體入口286配置在主體282的一端並與位在主體282之另一端的氣體出口288相對。氣體出口288透過輸送管290流體連通於RTP設備201，以致將管284中產生之電漿的游離基團供應至RTP設備201的處理區213。氣體出口288的直徑可能大於氣體入口286的直徑，以允許激發的游離基團在期望的流動速率下有效地放電並最小化游離基團與管284之間的接觸。若需要的話，可在氣體出口288處將分隔孔嵌入管284中以降低管的內徑。氣體出口288(或是孔，若使用孔的話)的直徑可經選擇，以針對氮化效率最佳化處理區213與電漿施加器280之間的壓力差異。
含氮氣體(包括但不限於N2 氣)的氣體源292可透過三向閥294之第一入口與閥297耦接至氣體入口286，閥297用來控制自氣體源292釋放之氣體的流動速率。三向閥294之第二入口可耦接至另一製程氣體源298，另一製程氣體源298包括(但不限於)含氧氣體、含矽氣體或惰性氣體。流動控制器296連接至三向閥294以在閥的不同位置之間切換閥(取決於即將執行的製程為何)。流動控制器296亦以相似方式作用來控制三向閥294與閥317，以自氣體源298提供適當製程氣體流至製程腔室。
電漿施加器280可被耦接至能量源(未圖示)，能量源用以提供激發能量(例如，具有微波頻率的能量)至電漿施加器280，以激發自氣體源292移動之製程氣體進入電漿狀態。在應用含氮氣體(例如，N2 )之實例中，電漿施加器280中的微波激發在管284中產生N*游離基團、正電離子(諸如，N+ 與N2 + )與電子。藉由在RTP設備201之處理區213的遠端設置電漿施加器280，電漿源可經選擇性產生以限制暴露至基板101之電漿的組成主要為游離基團。已經發現可藉由利用改良輸送管290進一步促進離子碰撞，以致藉由製程氣體之激發以形成電漿而產生之所有或大部分離子存在超出離子的生命週期，並在到達處理區213之前變成電中性。換句話說，供應至RTP設備201之入口埠275的電漿之組成主要是游離基團。
第3圖描繪根據本發明之一個實施例可用來取代第2圖之輸送管290的示範性輸送管300之示意性部分橫剖面側視圖。為了簡單與清楚之描述，並未按照比例繪製圖式中之元件。輸送管300通常包括安裝套管302與連接至安裝套管302之入口件304。安裝套管302與入口件304各自包括中空圓柱形主體，中空圓柱形主體界定縱向延伸空間(諸如，套管通道306與入口通道308)。通道306、308之剖面可為任何形狀，任何形狀諸如圓形、橢圓形、正方形、矩形或不規則形。安裝套管302之一端可被栓至電漿施加器280(部分地圖示)之主體282的氣體出口288，以致安裝套管302中之套管通道306在氣體出口288處對齊於管284並耦接至管284。安裝套管302之另一端連接至入口件304，以致入口件304中之入口通道308實質對齊於安裝套管302中之套管通道306。在某些實施例中，安裝套管302之直徑可沿著安裝套管302之縱軸而逐漸地降低以匹配入口件304之直徑。安裝套管302與入口件304可由不會導致N*游離基團之重組的材料所製成。舉例而言，安裝套管302與入口件304可由矽、氮化矽、氮化硼、氮化碳、藍寶石或氧化鋁(Al2 O3 )所製成。雖然將輸送管300圖示與描述成彼此連接之兩個分別的部件(即，安裝套管302與入口件304)，但本發明預料到由單一件整合主體(具有連接至RTP設備201之入口埠275的通道)所形成之輸送管。
第4圖描述輸送管300與RTP設備201之示意性部分俯視圖，如較佳地見於第4圖中，入口件304可被設置成適配器，適配器耦接至RTP設備201之側壁214中的入口埠275。應當理解為了簡單與清楚之描述，已經省略且未按照比例繪製第4圖中之某些元件。入口件304可包括凸緣310，凸緣310完全地圍繞入口件304之外表面而延伸。可將入口件304之一部分延伸進入側壁214中，以致將凸緣310之最外側表面312栓至側壁214之內部表面214b。或者，可將凸緣310之最外側表面312栓至側壁214之外表面214a並設置成入口通道308耦接至入口埠275之方式。在任一個實例中，以入口件304中之入口通道308的縱軸「A」與入口埠275之縱軸「B」相交角度θ之方式將輸送管300耦接至入口埠275。只要凸緣310之最外側表面312實質上齊平於側壁214之內部表面214b的話，凸緣310可在與入口通道308的縱軸「A」相夾期望角度「α」之方向中延伸。在一個實施例中，角度「α」的範圍為約20度至約80度，例如約45度至約70度。入口通道308的縱軸「A」與入口埠275之縱軸「B」相夾之角度θ範圍可能為約10度與約70度之間，例如約20度與約45度之間。在一個實施例中，角度α約為45度或更高(例如，約60度)。不應如本文所界定般限制角度α或θ，且角度α或θ可視需要而加以變化。由於撞擊入口埠275之內部表面時離子透過碰撞喪失離子的動量，與入口埠275相隔一角度來配置輸送管300可促進離子之碰撞或離子與電子或其他帶電顆粒之反應。因此，可在進入處理區213之前，排除藉由能量源之激發所產生的實質上所有離子。雖然將輸送管300圖示且描述成包括有凸緣310，但只要在一角度(將促進離子之碰撞或離子與電子或其他帶電顆粒之反應)下將輸送管300耦接至RTP設備201的話，可省略凸緣310。
除了本文所述之彎曲管結構以外，針對製程氣體之已知流動速率(例如，已知電漿產生速率)而言，可將輸送管300建構成一長度，以致在離開輸送管300之前，將實質上所有離子熄滅或與電子或其他帶電顆粒反應而喪失離子的激發狀態。可藉由實驗上或生命週期計算來確定已知源氣體之流動速率下熄滅電漿之實質上所有離子所需之管284與輸送管300的長度。在一個實施例中，管284之長度可能約5英吋至約12英吋且管284之內徑約0.5英吋至約2英吋。輸送管300(包括入口與套管通道306、308)之長度可由約5英吋變化至約25英吋，例如約16英吋或更高。通道306、308之直徑可經調整以最佳化電漿施加器280與處理區213之間的壓力差異。在一個實施例中，通道306、308之直徑在約0.5英吋與約2英吋之間，例如直徑約0.65英吋與約1.5英吋。若想要的話，通道306、308之任一者或兩者可在流動方向中具有逐漸減少或增加之直徑以促進離子損失。在多種實施例中，管284與輸送管300之總長度可在約8英吋至約35英吋之間，例如約20英吋或更高。咸信電漿之匯流式流動將促進離子碰撞。將電漿產生區(例如，管284)之橫剖面積與入口埠275之前的最小直徑(例如，入口通道308)之橫剖面積的比例界定成壓縮比，壓縮比可約為2或更高，例如在約5與約10或更高之間。
藉由以改良輸送管300物理上分隔電漿產生區(即，電漿施加器280)與處理區213，與RTP設備之入口埠275相隔一角度設置改良輸送管300以促進離子性物種之重組，可得到矽或聚矽浮動閘極106之氮化作用的較高選擇性。在藉由本文所述之設備執行選擇性氮化製程來處理NAND快閃記憶體元件(具有矽或聚矽表面之浮動閘極106)之實施例中，可將矽或聚矽浮動閘極106與STI區108之氮化選擇性增加至高達約100：1，在矽或聚矽浮動閘極106之表面中具有約5 × 1015 原子/平方公分至約15 × 1015 原子/平方公分或更高的氮劑量，例如約20 × 1015 原子/平方公分或更高(例如，約25 × 1015 原子/平方公分)的氮劑量。
雖然上述是針對本發明的實施例，但可在不悖離本發明之基本範圍的情況下設計出本發明的其他與進一步實施例，而本發明之範圍由隨附之申請專利範圍所確定。
100‧‧‧記憶體元件
101、102‧‧‧基板
103、105、107‧‧‧單元
104‧‧‧穿隧氧化物層
106‧‧‧浮動閘極
108‧‧‧淺溝槽隔離區
110‧‧‧多晶矽層間介電層
112‧‧‧控制閘極層
113‧‧‧介電層
114‧‧‧場表面
115、214‧‧‧側壁
200‧‧‧遠端電漿系統
201‧‧‧快速熱處理設備
211‧‧‧反射體
213‧‧‧處理區
214b‧‧‧內部表面
215‧‧‧底部壁
217‧‧‧窗組件
218‧‧‧光管組件
219‧‧‧鎢鹵素燈
221、241‧‧‧光管
253、284‧‧‧管
262‧‧‧支撐環
263‧‧‧圓柱
271‧‧‧光纖探針
275‧‧‧入口埠
280‧‧‧電漿施加器
282‧‧‧主體
286‧‧‧氣體入口
288‧‧‧氣體出口
290、300‧‧‧輸送管
292、298‧‧‧氣體源
294‧‧‧三向閥
296‧‧‧流動控制器
297‧‧‧閥
302‧‧‧安裝套管
304‧‧‧入口件
306‧‧‧套管通道
308‧‧‧入口通道
310‧‧‧凸緣
312‧‧‧最外側表面
為了詳細理解本發明上述之特徵，可參照某些描繪於附圖中的實施例來理解簡短概述於發明說明中的本發明的更明確描述。然而，需注意附圖僅描繪本發明之典型實施例而因此附圖不被視為本發明之範圍的限制因素，因為本發明可允許其他等效實施例。
第1圖描繪可用根據本發明之一個實施例之方法與設備製成之示範性半導體元件的示意性橫剖面圖。
第2圖描繪根據本發明之一個實施例之遠端電漿系統的示意圖。
第3圖描繪根據本發明之一個實施例用於供應電漿之游離基團至RTP設備之示範性輸送管的示意性部分橫剖面側視圖。
第4圖描繪根據本發明之實施例之第3圖之輸送管與RTP設備之示意性部分俯視圖。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
(請換頁單獨記載) 無
201‧‧‧快速熱處理設備
213‧‧‧處理區
214‧‧‧側壁
214b‧‧‧內部表面
275‧‧‧入口埠
280‧‧‧電漿施加器
302‧‧‧安裝套管
304‧‧‧入口件
306‧‧‧套管通道
308‧‧‧入口通道
310‧‧‧凸緣
312‧‧‧最外側表面

Claims (19)

  1. 一種遠端電漿系統，包括： 一遠端電漿腔室，該遠端電漿腔室具有一管，該管界定一第一區，該第一區用於產生一電漿物種； 一製程腔室，該製程腔室界定一第二區，該製程腔室包括一基板支撐件與一入口埠，該入口埠形成在該製程腔室之一側壁中，該入口埠流體連通於該第一區與該第二區；及 一輸送件，該輸送件具有一耦接至該入口埠的縱向延伸入口通道，且該入口通道之一縱軸與該入口埠之一縱軸相交一在10度與70度之間的角度。
  2. 如請求項1所述之系統，其中該輸送件包括一材料，該材料選自矽、氮化矽、氮化硼、氮化碳、藍寶石與氧化鋁所構成之群組。
  3. 如請求項1所述之系統，其中該角度在20度與45度之間。
  4. 如請求項1所述之系統，其中該輸送件的長度在5英吋與25英吋之間。
  5. 如請求項1所述之系統，其中該入口通道的直徑在0.5英吋與2英吋之間。
  6. 如請求項1所述之系統，其中該輸送件的直徑朝向該入口埠逐漸減小。
  7. 如請求項1所述之系統，其中該管與該輸送件的總長度在8英吋與35英吋之間。
  8. 如請求項1所述之系統，其中該管的一橫剖面積與該入口通道的一橫剖面積的一比例在5與10之間。
  9. 一種製程腔室，包括： 一腔室主體，該腔室主體界定一處理區於該腔室主體中，該腔室主體具有一基板支撐件與一入口埠，該入口埠形成在該腔室主體之一側壁中；及 一電漿輸送件，該電漿輸送件具有一耦接至該入口埠的一第一端的入口通道，且該入口通道之一縱軸與該入口埠之一縱軸相交一在10度與70度之間的角度，以促進排除通過該入口埠的離子。
  10. 如請求項9所述之製程腔室，進一步包括： 複數個輻射能量源，經配置以覆蓋該基板支撐件的全部表面區域。
  11. 如請求項9所述之製程腔室，其中該輸送件包括一材料，該材料選自矽、氮化矽、氮化硼、氮化碳、藍寶石與氧化鋁所構成之群組。
  12. 如請求項9所述之製程腔室，其中該角度在20度與45度之間。
  13. 如請求項9所述之製程腔室，其中該輸送件的長度在5英吋與25英吋之間。
  14. 如請求項9所述之製程腔室，其中該入口通道的直徑在0.5英吋與2英吋之間。
  15. 如請求項14所述之製程腔室，其中該入口通道的直徑在0.65英吋與1.5英吋之間。
  16. 如請求項9所述之製程腔室，其中該輸送件的直徑朝向該入口埠逐漸減小。
  17. 如請求項9所述之製程腔室，其中該入口埠的一第二端耦接至一遠端電漿腔室中的一管，且該管界定一用於產生一電漿物種的區域。
  18. 如請求項17所述之製程腔室，其中該管的一橫剖面積與該入口通道的一橫剖面積的一比例係2或更高。
  19. 如請求項18所述之製程腔室，其中該管的一橫剖面積與該入口通道的一橫剖面積的一比例在5與10之間。
TW105133491A 2011-08-10 2012-07-18 選擇性氮化製程所用的方法與設備 TWI585865B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161522129P 2011-08-10 2011-08-10
US13/536,443 US10049881B2 (en) 2011-08-10 2012-06-28 Method and apparatus for selective nitridation process

Publications (2)

Publication Number Publication Date
TW201711109A TW201711109A (zh) 2017-03-16
TWI585865B true TWI585865B (zh) 2017-06-01

Family

ID=47668782

Family Applications (4)

Application Number Title Priority Date Filing Date
TW101125839A TWI560779B (en) 2011-08-10 2012-07-18 Method and apparatus for selective nitridation process
TW105133491A TWI585865B (zh) 2011-08-10 2012-07-18 選擇性氮化製程所用的方法與設備
TW107139288A TWI703643B (zh) 2011-08-10 2012-07-18 選擇性氮化製程所用的方法與設備
TW106113245A TWI645475B (zh) 2011-08-10 2012-07-18 選擇性氮化製程所用的方法與設備

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW101125839A TWI560779B (en) 2011-08-10 2012-07-18 Method and apparatus for selective nitridation process

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW107139288A TWI703643B (zh) 2011-08-10 2012-07-18 選擇性氮化製程所用的方法與設備
TW106113245A TWI645475B (zh) 2011-08-10 2012-07-18 選擇性氮化製程所用的方法與設備

Country Status (6)

Country Link
US (3) US10049881B2 (zh)
JP (1) JP6049720B2 (zh)
KR (2) KR102001245B1 (zh)
CN (3) CN103718278B (zh)
TW (4) TWI560779B (zh)
WO (1) WO2013022530A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9217201B2 (en) 2013-03-15 2015-12-22 Applied Materials, Inc. Methods for forming layers on semiconductor substrates
US20150020848A1 (en) * 2013-07-19 2015-01-22 Lam Research Corporation Systems and Methods for In-Situ Wafer Edge and Backside Plasma Cleaning
US20160042916A1 (en) * 2014-08-06 2016-02-11 Applied Materials, Inc. Post-chamber abatement using upstream plasma sources
US10260149B2 (en) * 2016-04-28 2019-04-16 Applied Materials, Inc. Side inject nozzle design for processing chamber
CN107403717B (zh) * 2016-04-28 2023-07-18 应用材料公司 一种用于处理腔室的改进侧注入喷嘴设计
US10103027B2 (en) 2016-06-20 2018-10-16 Applied Materials, Inc. Hydrogenation and nitridization processes for modifying effective oxide thickness of a film
US10510545B2 (en) 2016-06-20 2019-12-17 Applied Materials, Inc. Hydrogenation and nitridization processes for modifying effective oxide thickness of a film
US20180294144A1 (en) * 2017-04-10 2018-10-11 Applied Materials, Inc. High deposition rate high quality silicon nitride enabled by remote nitrogen radical source
USD924825S1 (en) 2018-01-24 2021-07-13 Applied Materials, Inc. Chamber inlet
US10847337B2 (en) * 2018-01-24 2020-11-24 Applied Materials, Inc. Side inject designs for improved radical concentrations
TWI811284B (zh) * 2018-01-24 2023-08-11 美商應用材料股份有限公司 腔室入口組件、入口構件及包括此腔室入口組件的基板處理系統
US10636626B2 (en) * 2018-01-25 2020-04-28 Applied Materials, Inc. Dogbone inlet cone profile for remote plasma oxidation chamber
CN113196444B (zh) * 2018-12-20 2024-07-02 应用材料公司 用于供应改良的气流至处理腔室的处理空间的方法和设备
US11830725B2 (en) 2020-01-23 2023-11-28 Applied Materials, Inc. Method of cleaning a structure and method of depositing a capping layer in a structure
US20220165547A1 (en) * 2020-11-24 2022-05-26 Applied Materials, Inc. Novel and effective homogenize flow mixing design
WO2023075899A1 (en) * 2021-10-26 2023-05-04 Applied Materials, Inc. Plasma processing with tunable nitridation
US20240047185A1 (en) * 2022-08-03 2024-02-08 Applied Materials, Inc. Shared rps clean and bypass delivery architecture

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020020429A1 (en) * 2000-07-07 2002-02-21 Selbrede Steven C. Systems and methods for remote plasma clean
TW512457B (en) * 1999-04-22 2002-12-01 Applied Materials Inc Apparatus and method for exposing a substrate to a plasma radicals
TW575672B (en) * 2001-11-30 2004-02-11 Nissin Electric Co Ltd Vacuum arc vapor deposition process and apparatus
TW200710960A (en) * 2005-04-25 2007-03-16 Varian Semiconductor Equipment Tilted plasma doping
US20070264443A1 (en) * 2006-05-09 2007-11-15 Applied Materials, Inc. Apparatus and method for avoidance of parasitic plasma in plasma source gas supply conduits
US20100018859A1 (en) * 2006-09-30 2010-01-28 Ferrotec Corporation Radially enlarged type plasma generating apparatus

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59169143A (ja) * 1983-03-16 1984-09-25 Toshiba Corp 窒化膜生成装置
US5018479A (en) 1987-09-24 1991-05-28 Reserach Triangle Institute, Inc. Remote plasma enhanced CVD method and apparatus for growing an epitaxial semconductor layer
US5262610A (en) * 1991-03-29 1993-11-16 The United States Of America As Represented By The Air Force Low particulate reliability enhanced remote microwave plasma discharge device
US5326427A (en) 1992-09-11 1994-07-05 Lsi Logic Corporation Method of selectively etching titanium-containing materials on a semiconductor wafer using remote plasma generation
JP3631269B2 (ja) * 1993-09-27 2005-03-23 株式会社東芝 励起酸素の供給方法
US5619103A (en) * 1993-11-02 1997-04-08 Wisconsin Alumni Research Foundation Inductively coupled plasma generating devices
US5917434A (en) 1995-06-15 1999-06-29 Trimble Navigation Limited Integrated taximeter/GPS position tracking system
US5935334A (en) * 1996-11-13 1999-08-10 Applied Materials, Inc. Substrate processing apparatus with bottom-mounted remote plasma system
US6027619A (en) * 1996-12-19 2000-02-22 Micron Technology, Inc. Fabrication of field emission array with filtered vacuum cathodic arc deposition
US6039834A (en) * 1997-03-05 2000-03-21 Applied Materials, Inc. Apparatus and methods for upgraded substrate processing system with microwave plasma source
US6109206A (en) * 1997-05-29 2000-08-29 Applied Materials, Inc. Remote plasma source for chamber cleaning
US6286451B1 (en) 1997-05-29 2001-09-11 Applied Materials, Inc. Dome: shape and temperature controlled surfaces
US6150628A (en) * 1997-06-26 2000-11-21 Applied Science And Technology, Inc. Toroidal low-field reactive gas source
US6203657B1 (en) * 1998-03-31 2001-03-20 Lam Research Corporation Inductively coupled plasma downstream strip module
US20020007912A1 (en) * 1999-04-12 2002-01-24 Mohammad Kamarehi Coolant for plasma generator
US6263830B1 (en) * 1999-04-12 2001-07-24 Matrix Integrated Systems, Inc. Microwave choke for remote plasma generator
US6388383B1 (en) * 2000-03-31 2002-05-14 Lam Research Corporation Method of an apparatus for obtaining neutral dissociated gas atoms
US6329297B1 (en) 2000-04-21 2001-12-11 Applied Materials, Inc. Dilute remote plasma clean
US7094316B1 (en) * 2000-08-11 2006-08-22 Applied Materials, Inc. Externally excited torroidal plasma source
US6656288B2 (en) 2000-08-16 2003-12-02 John-Paul F. Cherry Microwave oven cleaner
US6893979B2 (en) 2001-03-15 2005-05-17 International Business Machines Corporation Method for improved plasma nitridation of ultra thin gate dielectrics
US7354501B2 (en) * 2002-05-17 2008-04-08 Applied Materials, Inc. Upper chamber for high density plasma CVD
BE1015271A3 (fr) * 2003-01-03 2004-12-07 Semika S A Dispersion photosensible a viscosite ajustable pour le depot de metal sur un substrat isolant et son utilisation.
JP4268429B2 (ja) * 2003-03-17 2009-05-27 東京エレクトロン株式会社 基板処理装置および基板処理方法
US6830624B2 (en) 2003-05-02 2004-12-14 Applied Materials, Inc. Blocker plate by-pass for remote plasma clean
JP2005064037A (ja) * 2003-08-12 2005-03-10 Shibaura Mechatronics Corp プラズマ処理装置及びアッシング方法
US7291568B2 (en) 2003-08-26 2007-11-06 International Business Machines Corporation Method for fabricating a nitrided silicon-oxide gate dielectric
CN100463120C (zh) 2003-11-14 2009-02-18 东京毅力科创株式会社 等离子体的点火方法和基板处理方法
JP2007073539A (ja) * 2003-12-18 2007-03-22 Tokyo Electron Ltd 成膜方法およびプラズマ発生方法、基板処理装置
JP4430417B2 (ja) * 2004-01-28 2010-03-10 株式会社アルバック 成膜装置及びそのクリーニング方法
US7531469B2 (en) * 2004-10-23 2009-05-12 Applied Materials, Inc. Dosimetry using optical emission spectroscopy/residual gas analyzer in conjunction with ion current
KR100669828B1 (ko) * 2005-03-22 2007-01-16 성균관대학교산학협력단 중성빔을 이용한 원자층 증착장치 및 이 장치를 이용한원자층 증착방법
US8021514B2 (en) * 2007-07-11 2011-09-20 Applied Materials, Inc. Remote plasma source for pre-treatment of substrates prior to deposition
JP2009239151A (ja) 2008-03-28 2009-10-15 Tokyo Electron Ltd 基板処理装置
US7914603B2 (en) * 2008-06-26 2011-03-29 Mks Instruments, Inc. Particle trap for a plasma source
US20100099263A1 (en) 2008-10-20 2010-04-22 Applied Materials, Inc. Nf3/h2 remote plasma process with high etch selectivity of psg/bpsg over thermal oxide and low density surface defects
WO2010147937A2 (en) 2009-06-15 2010-12-23 Applied Materials, Inc. Enhancing nand flash floating gate performance
US20110061812A1 (en) * 2009-09-11 2011-03-17 Applied Materials, Inc. Apparatus and Methods for Cyclical Oxidation and Etching
US20110065276A1 (en) 2009-09-11 2011-03-17 Applied Materials, Inc. Apparatus and Methods for Cyclical Oxidation and Etching
KR20110114970A (ko) 2010-04-14 2011-10-20 삼성전자주식회사 플래시 메모리 소자의 제조 방법
US9217201B2 (en) * 2013-03-15 2015-12-22 Applied Materials, Inc. Methods for forming layers on semiconductor substrates
US20190295822A1 (en) * 2018-03-20 2019-09-26 Applied Materials, Inc. Method and apparatus for providing radical species to a processing volume of a processing chamber

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW512457B (en) * 1999-04-22 2002-12-01 Applied Materials Inc Apparatus and method for exposing a substrate to a plasma radicals
US20020020429A1 (en) * 2000-07-07 2002-02-21 Selbrede Steven C. Systems and methods for remote plasma clean
TW575672B (en) * 2001-11-30 2004-02-11 Nissin Electric Co Ltd Vacuum arc vapor deposition process and apparatus
TW200710960A (en) * 2005-04-25 2007-03-16 Varian Semiconductor Equipment Tilted plasma doping
US20070264443A1 (en) * 2006-05-09 2007-11-15 Applied Materials, Inc. Apparatus and method for avoidance of parasitic plasma in plasma source gas supply conduits
US20100018859A1 (en) * 2006-09-30 2010-01-28 Ferrotec Corporation Radially enlarged type plasma generating apparatus

Also Published As

Publication number Publication date
KR20190086049A (ko) 2019-07-19
TW201308442A (zh) 2013-02-16
TW201921514A (zh) 2019-06-01
CN103718278A (zh) 2014-04-09
CN103718278B (zh) 2016-07-06
KR102196413B1 (ko) 2020-12-29
CN105679633B (zh) 2019-03-15
US20190088485A1 (en) 2019-03-21
CN105679633A (zh) 2016-06-15
KR102001245B1 (ko) 2019-07-17
US11581408B2 (en) 2023-02-14
JP2014527300A (ja) 2014-10-09
US10950698B2 (en) 2021-03-16
US20130040444A1 (en) 2013-02-14
CN106098551B (zh) 2019-08-16
TW201711109A (zh) 2017-03-16
TWI560779B (en) 2016-12-01
KR20140050073A (ko) 2014-04-28
JP6049720B2 (ja) 2016-12-21
US20210202702A1 (en) 2021-07-01
TWI645475B (zh) 2018-12-21
TW201727770A (zh) 2017-08-01
TWI703643B (zh) 2020-09-01
WO2013022530A1 (en) 2013-02-14
CN106098551A (zh) 2016-11-09
US10049881B2 (en) 2018-08-14

Similar Documents

Publication Publication Date Title
TWI585865B (zh) 選擇性氮化製程所用的方法與設備
TWI549163B (zh) 減少摻質擴散之表面穩定化製程
US8916484B2 (en) Remote plasma radical treatment of silicon oxide
US8808564B2 (en) Method and apparatus for selective nitridation process
TWI406337B (zh) 用於半導體裝置之氧化的方法
JP7431266B2 (ja) ラジカル濃度を改善するためのサイドインジェクト設計
TWI811284B (zh) 腔室入口組件、入口構件及包括此腔室入口組件的基板處理系統