TWI577060B - 磁性穿隧接面元件及其製造方法 - Google Patents
磁性穿隧接面元件及其製造方法 Download PDFInfo
- Publication number
- TWI577060B TWI577060B TW102128701A TW102128701A TWI577060B TW I577060 B TWI577060 B TW I577060B TW 102128701 A TW102128701 A TW 102128701A TW 102128701 A TW102128701 A TW 102128701A TW I577060 B TWI577060 B TW I577060B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- ferromagnetic
- magnetic field
- free
- magnetic
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
- G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
- G01R33/09—Magnetoresistive devices
- G01R33/091—Constructional adaptation of the sensor to specific applications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
- G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
- G01R33/09—Magnetoresistive devices
- G01R33/098—Magnetoresistive devices comprising tunnel junctions, e.g. tunnel magnetoresistance sensors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
- G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
- G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
- G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
- G11B5/3909—Arrangements using a magnetic tunnel junction
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Description
本申請案依2012年8月20日提申的美國暫時申請案第61/684,821號及2012年12月10日提申的美國暫時申請案第61/735,149號主張優先權,該些申請案的整體內容在此併入本案以供參考。
本揭示是有關於一種磁性穿隧接面元件,且特別是有關於一種垂直磁化的磁性穿隧接面元件(perpendicular magnetized magnetic tunnel junction device)。
磁阻式隨機存取記憶體(magnetic random access memory,MRAM)為非揮發性隨機存取記憶體(non-volatile random-access memory)的一種類型。MRAM通常包括磁性穿隧接面(magnetic tunnel junction,MTJ)結構,所述磁性穿隧接面
結構包括兩層磁性層(magnetic layer),所述磁性層以一層薄的穿隧絕緣層(tunnel insulating layer)隔開。MTJ結構的阻值取決於兩層磁性層中的磁化方向互為相同或相反。因此,取決於磁化方向,MTJ結構可於一低電阻狀態與一高電阻狀態之間切換。這兩種不同的電阻狀態可分別用來表示「0」與「1」。
MRAM具有近似靜態隨機存取記憶體(static random-access memory,SRAM)的性能、近似動態隨機存取記憶體(dynamic random-access memory,DRAM)的密度,而有較DRAM低的功率消耗。相較於快閃記憶體(flash memory),MRAM較快且不隨時間遭受劣化(degradation)。因此,MRAM被視為可取代SRAM、DRAM以及快閃記憶體的優秀候選。
MRAM通常在MTJ結構的磁性層中使用平面內磁各向異性(in-plane magnetic anisotropy,IMA)材料。在此MTJ結構中,磁性層中的磁化方向平行於磁性層的表面。當元件尺寸微縮,欲使平面內MTJ結構同時兼具低寫入電流與熱穩定性可能變得困難。
根據本揭示,提供一種磁性穿隧接面(MTJ)元件,其包括具有表面的參考層(reference layer)、設置於參考層表面上方的穿隧絕緣層(tunnel insulating layer)、設置於穿隧絕緣層上方的自由層(free layer)以及設置於自由層上方的磁場提供層(magnetic
field providing layer)。參考層與自由層之每一者中的磁化方向實質上垂直於表面。磁場提供層經配置以在自由層中提供側向磁場(lateral magnetic field),所述側向磁場實質上平行於表面。
再根據本揭示,提供一種MTJ元件,其包括具有表面的參考層、設置於參考層表面上方的穿隧絕緣層、設置於穿隧絕緣層上方的自由層以及設置於參考層與穿隧絕緣層之間的磁場提供層。參考層與自由層之每一者中的磁化方向實質上垂直於表面。磁場提供層經配置以在自由層中提供側向磁場,所述側向磁場實質上平行於表面。
又根據本揭示,提供一種用以設置MTJ元件的方法,其包括於基板上設置第一鐵磁材料層、於第一鐵磁材料層上設置穿隧絕緣材料層以及於穿隧絕緣材料層上設置第二鐵磁材料層。所述方法亦包括於第二鐵磁材料層上設置第一蝕刻遮罩(etching mask)。第一蝕刻遮罩覆蓋第二鐵磁材料層的第一部分。所述方法更包括使用第一蝕刻遮罩作為遮罩以蝕刻第二鐵磁材料層、穿隧絕緣材料層以及第一鐵磁材料層,並於第二鐵磁材料層上設置第二蝕刻遮罩。第二蝕刻遮罩覆蓋第二鐵磁材料層的第二部分,第二部份小於第一部分。所述方法更包括使用第二蝕刻遮罩作為遮罩以蝕刻第二鐵磁材料層、穿隧絕緣材料層以及部分第一鐵磁材料層。
再根據本發明,提供一種MTJ元件,其包括具有表面的參考層、設置於參考層表面上方的穿隧絕緣層、設置於穿隧絕緣
層上方的自由層以及經配置以提供自由層中側向極化電流的側向極化電流提供層(lateral polarized current providing layer)。
本揭示之附加特徵及優點將於隨後之敘述中加以陳述部分之特徵及優點,且自敘述可明顯得知部分之特徵及優點,或可藉由對本揭示之實踐而習得部分之特徵及優點。本揭示之特徵及優點將經由在所附申請專利範圍中特別指出之元件及組合而實現及獲得。
應瞭解前述之大體描述及隨後之詳細描述僅為例示性及說明性的且不對所主張的本揭示加以限制。
為讓本揭示的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
100、200、500、600-A、600-B、700、800、900、1000-A、1000-B、1500、1600‧‧‧MTJ元件
102‧‧‧參考層
104、504‧‧‧穿隧絕緣層
106‧‧‧自由層
108、208、508‧‧‧磁場提供層
108-1、208-4、1508-3‧‧‧隔離間隙壁層
108-2、208-5、1508-2、1508-4‧‧‧鐵磁層
108-3、1508-5‧‧‧反鐵磁層
110‧‧‧硬遮罩覆蓋層
602、612‧‧‧磁覆蓋層
604‧‧‧隔離層
614‧‧‧絕緣間隙壁
702‧‧‧間隙壁層
704‧‧‧下參考層
1402‧‧‧第一鐵磁材料層
1404‧‧‧穿隧絕緣材料層
1406‧‧‧第二鐵磁材料層
1410‧‧‧硬遮罩材料層
1420‧‧‧第一光阻圖案
1402’、1404’、1406’、1410’‧‧‧暫時圖案層
1422‧‧‧第二光阻圖案
1508‧‧‧側向極化電流提供層
1508-1‧‧‧自旋極化間隙壁層
1702、1708‧‧‧箭頭
1704、1706、1710、1712‧‧‧電子
Mz‧‧‧垂直方向的磁化
Hr‧‧‧磁場水平分量
Hz‧‧‧磁場垂直分量
P‧‧‧平行狀態
AP‧‧‧反平行狀態
圖1(A)與圖1(B)分別為依照本揭示之一示範性實施例所繪示之MTJ元件的平面示意圖與剖面示意圖。
圖2為依照本揭示另一示範性實施例所繪示的MTJ元件的剖面示意圖。
圖3(A)與圖3(B)繪示包括參考層和自由層的簡化結構的磁場分布的模擬結果。
圖4(A)與圖4(B)示意性地繪示具有水平分量的磁場對MTJ元件之切換時間的影響的模擬結果。
圖5為依照本揭示另一示範性實施例所繪示的MTJ元件的剖面示意圖。
圖6(A)與圖6(B)為依照本揭示另一示範性實施例所繪示的MTJ元件的剖面示意圖。
圖7為依照本揭示另一示範性實施例所繪示的MTJ元件的剖面示意圖。
圖8是依照本揭示另一示範性實施例所繪示的MTJ元件的剖面示意圖。
圖9是依照本揭示另一示範性實施例所繪示的MTJ元件的剖面示意圖。
圖10(A)與圖10(B)是依照本揭示另一示範性實施例所繪示的MTJ元件的剖面示意圖。
圖11繪示對圖9中的MTJ元件進行模擬的結果。
圖12繪示對圖10(A)中的MTJ元件進行模擬的結果。
圖13繪示圖7、圖8、圖9、圖10(A)、圖10(B)中的MTJ元件以及自由層中無側向磁場的對照MTJ元件的模擬結果。
圖14(A)至圖14(H)繪示圖5中的MTJ元件的製作過程。
圖15是依照本揭示又一示範性實施例所繪示的MTJ元件的剖面示意圖。
圖16是依照本揭示又一示範性實施例所繪示的MTJ元件的剖面示意圖。
圖17(A)與圖17(B)示意性地解釋圖15或圖16中MTJ元件
的操作原理。
圖18繪示圖16的MTJ元件的模擬結果。
本揭示之示範性實施例包括磁性穿隧接面元件以及製作磁性穿隧接面元件的方法。
以下,將參照附圖描述與本揭示相符之實施例。凡可能之處,在圖式中將始終使用相同的元件符號指代相同或類似的部件。
圖1(A)與圖1(B)繪示與本揭示之實施例相符的MTJ元件100的示意圖。圖1(A)為平面圖,而圖1(B)為沿圖1(A)中線A-A的剖面圖。如圖1(A)所示,MTJ元件100在平面圖中具有圓形剖面。然而。MTJ元件100不須為圓形剖面,而可為另一形狀,如三角形、正方形、菱形、矩形、六邊形、或八邊形。
MTJ元件100包括具有表面的參考層102、設置於參考層102表面上方的穿隧絕緣層104、設置於穿隧絕緣層104上方的自由層106以及設置於自由層106上方的磁場提供層108。穿隧絕緣層104可由金屬氧化物(例如氧化鋁或氧化鎂)所形成。穿隧絕緣層104的厚度可為約1nm至約3nm。在一些實施例中,穿隧絕緣層104在水平方向(實質上與參考層102的表面平行)上的尺寸實質上與參考層102在水平方向上的尺寸實質上相同(以下,以水平尺寸表示在水平方向上的尺寸)。如圖1(A)所示的MTJ元
件100,某一層的水平尺寸指該層的直徑。在其他實施例中,某一層的水平尺寸可指另一物理長度,例如若該層為三角形、正方形、菱形、六邊形或八邊形時之一邊的長度、或若該層為矩形時之長邊的長度。
與本揭示之實施例相符的是,參考層102的水平尺寸大於自由層106的水平尺寸。在一些實施例中,自由層106的水平尺寸為約10nm至約100nm,而參考層102的水平尺寸至少大於自由層106的水平尺寸約20nm。在一些實施例中,參考層102的水平尺寸可大於自由層106的水平尺寸約20nm至約100nm,或可大於自由層106的水平尺寸約30nm至約60nm。
MTJ元件100亦包括設置於磁場提供層108上方的硬遮罩覆蓋層(hard mask capping layer)110。硬遮罩覆蓋層110為用來保護被硬遮罩覆蓋層110所覆蓋的膜層(例如自由層106與磁場提供層108),使其免於受到例如來自蝕刻造成的損傷。硬遮罩覆蓋層110可由例如鉭(tantalum,Ta)所形成。在一些實施例中,硬遮罩覆蓋層110的水平尺寸實質上相同於自由層106的水平尺寸。
MTJ元件100更包括設置於參考層102下方的第一電極(未繪示)與設置於硬遮罩覆蓋層110上方的第二電極(未繪示)。第一電極與第二電極可由金屬、金屬合金或金屬氮化物(例如Ta或TaN)所形成。
參考層102與自由層106的每一者由鐵磁材料所形成,
且可包括單層薄膜、多層薄膜、或不同薄膜的層疊層。舉例而言,參考層102可包括CoFeB單層薄膜、Co/Pt多層薄膜、Co/Pd多層薄膜、Co/Ni多層薄膜、CoPd合金或FePt合金、或包括其任意組合的層疊層。可藉由改變參考層102中膜層的厚度、或改變組成參考層102的膜層數量、或改變兩者,來調整參考層102的磁化(magnetization)。在一些實施例中,參考層102接觸穿隧絕緣層104的介面可為CoFeB以達到高穿隧磁阻(tunneling magnetoresistance,TMR)率。同樣地,自由層106可包括CoFeB單層薄膜、Co/Pt多層薄膜、Co/Pd多層薄膜、Co/Ni多層薄膜、CoPd合金或FePt合金、或包括其任意組合的層疊層。自由層106接觸穿隧絕緣層104的介面可為CoFeB以達到高穿隧磁阻率。
與本揭示之實施例相符的是,參考層102與自由層106之每一者中,磁化方向實質上垂直於參考層102的表面。因此MTJ元件100為垂直式MTJ(perpendicular MTJ,p-MTJ)元件。參考層102中的磁化方向可為固定且可指向上或下。自由層106中的磁化方向為可切換,即可在指向上或下之間切換。藉由施加外磁場或自旋極化電流(spin-polarized current),可切換自由層106中的磁化方向。
如圖1(B)所示,磁場提供層108包括自旋閥(spin valve)結構。磁場提供層108包括設置於自由層106上方的隔離間隙壁層(isolation spacer layer)108-1、設置於隔離間隙壁層108-1上方的鐵磁層108-2以及設置於鐵磁層108-2上方的反鐵磁層108-3。
與本揭示之實施例相符的是,隔離間隙壁層108-1可由非磁性材料所形成,例如Ru、Cu、Al、Mg、Ta、Ti、MgO、AlOx、TaOx、TiOx、TaN或TiN。反鐵磁層108-3用以固定鐵磁層108-2中的磁化方向並可由例如PtMn或IrMn所形成。圖1(B)中所示為反鐵磁層108-3設置於鐵磁層108-2之上,而在其他實施例中反鐵磁層108-3則可設置於另一位置。舉例而言,反鐵磁層108-3可設置於隔離間隙壁層108-1與鐵磁層108-2之間。
與本揭示之實施例相符的是,鐵磁層108-2由鐵磁材料所形成,並可包括單層薄膜、多層薄膜、或不同薄膜的層疊層。舉例而言,鐵磁層108-2可包括含有CoFeB、NiFe、CoFe、Co、Fe或Ni的單層薄膜、Co/Pt多層薄膜、Co/Pd多層薄膜、Co/Ni多層薄膜、CoPd合金或FePt合金、或包括其任意組合的層疊層。鐵磁層108-2中的磁化方向實質上平行於參考層102的表面。換言之,鐵磁層108-2中的磁化方向為水平方向。
鐵磁層108-2於鐵磁層108-2周圍的空間中產生一磁場,所述磁場包括自由層106中的側向磁場。由鐵磁層108-2產生於自由層106中的側向磁場實質上為一均勻磁場。由鐵磁層108-2產生於自由層106中的側向磁場增加自由層106中自旋轉移力矩(spin-transfer-torque,STT)的切換效率,因此,可減少自由層106中垂直磁化方向從一方向切換至另一方向(例如從指向上切換至指向下)的所需時間(以下以「切換時間」表示)。於是,可降低達到特定切換時間所需的電流。因此,可提升MTJ元件100的
寫入效率。
圖2為繪示與本揭示之實施例相符的另一MTJ元件200的剖面示意圖。MTJ元件200相似於MTJ元件100,除了MTJ元件200中的磁場提供層208包括人工反鐵磁(synthetic antiferromagnetic,SAF)結構,所述人工反鐵磁結構包括兩層鐵磁層並夾一隔離間隙壁層於其間。除了隔離間隙壁層108-1、鐵磁層108-2以及反鐵磁層108-3之外,磁場提供層208更包括設置於鐵磁層108-2上方的另一隔離間隙壁層208-4以及設置於隔離間隙壁層208-4上方的另一鐵磁層208-5。
隔離間隙壁層208-4可由例如Ru所形成。鐵磁層208-5由鐵磁材料所形成,且可包括單層薄膜、多層薄膜、或不同薄膜的層疊層。舉例而言,鐵磁層208-5可包括含有CoFeB、NiFe、CoFe、Co、Fe或Ni的單層薄膜、Co/Pt多層薄膜、Co/Pd多層薄膜、Co/Ni多層薄膜、CoPd合金或FePt合金、或包括其任意組合的層疊層。鐵磁層208-5與鐵磁層108-2相似,鐵磁層208-5中的磁化方向實質上亦平行於參考層102的表面。然而,鐵磁層208-5中的磁化方向實質上與鐵磁層108-2中的磁化方向相反。
為了於自由層106中提供一側向磁場,鐵磁層108-2中的磁化量(amount of magnetization)與鐵磁層208-5中的磁化量可互不相同,以使得鐵磁層108-2與208-5的磁力線無法形成完整的封閉回路。因此,鐵磁層108-2與208-5產生的部分磁場延伸至自由層106,並於自由層106中形成側向磁場。可採用多種方法以實
現鐵磁層108-2與208-5中不同的磁化量。舉例而言,鐵磁層108-2與208-5可由不同材料所形成、或可具有不同厚度、或兩者兼具。
MTJ元件200中,反鐵磁層108-3設置於鐵磁層208-5上方。在其他實施例中,反鐵磁層108-3可設置於另一位置。舉例而言,反鐵磁層108-3可設置於隔離間隙壁層108-1與鐵磁層108-2之間。
如圖1(A)、圖1(B)以及圖2所示的實施例中,自由層106中的側向磁場由具有水平磁化方向的鐵磁層所提供。然而,自由層106中的側向磁場亦可由不同類型的鐵磁層來提供。舉例而言,具有垂直磁化方向(即磁化方向實質上垂直於參考層102的表面)的鐵磁層可於鐵磁層周圍的空間中產生一磁場。所產生磁場的部分磁力線可能彎曲而與鐵磁層中的磁力線形成封閉回路。因此,在一些位置上由這類具有垂直磁化方向的鐵磁層所產生的磁場具有水平分量(lateral component),若自由層106與上述位置重疊時可能影響自由層106的切換時間。
舉例而言,圖3(A)繪示沿圓形自由層直徑方向的磁場不同分量的分布,所述磁場是由放置於圓形自由層下方的垂直磁化鐵磁層所產生。在此例中,垂直磁化鐵磁層與圓形自由層具有相同形狀及相同尺寸。由垂直磁化鐵磁層所產生的磁場除了包括垂直分量Hz之外,亦包括水平分量,所述水平分量包括X分量Hx以及Y分量Hy(圖3(A)中因圖3(A)沿直徑方向繪示分布,故Hy所示為0)。在計算圖3(A)所示的分布中,圓形自由層的直徑(故
即垂直磁化鐵磁層的直徑)設定為20nm,圓形自由層與垂直磁化鐵磁層之間的距離設定為10Å,以及圓形自由層的飽和磁化(saturation magnetization)設定為1250emu/cm3。
圖3(B)繪示圓形自由層中由垂直磁化鐵磁層所產生的磁場的水平分量的分布。如圖3(B)所示,此水平分量具有一向心(centripetal)分布,圖中各箭頭代表在某一點處的磁場的水平分量,並以箭頭方向代表在該點處的磁場的水平分量的方向,且箭頭長度代表水平分量的強度。
為說明具有水平分量的磁場對自由層的切換時間的影響,對兩類的MTJ元件(即第一類MTJ元件與第二類MTJ元件)進行模擬,且模擬結果如圖4(A)與圖4(B)所示。於此模擬中,第一類MTJ元件為其自由層不受側向磁場影響,而第二類MTJ元件為其自由層受到具有如圖3(A)與圖3(B)所示分布的磁場影響。圖4(A)繪示當流經第一類與第二類MTJ元件的電流為0.1mA時,各元件的切換時間。圖4(A)的縱座標表示在MTJ元件中的自由層的垂直方向的標準化磁化(標準化Mz)。標準化Mz=1表示自由層中磁化方向指向與MTJ元件中參考層的磁化方向的反向,而標準化Mz=-1表示自由層中磁化方向指向與參考層的磁化方向的同向。舉例而言,若參考層中磁化方向指向下,則標準化Mz=1表示自由層中磁化方向指向上,而標準化Mz=-1表示磁化方向指向下。如圖4(A)所示,在0.1mA的電流下,第二類MTJ元件的切換時間約短於第一類MTJ元件切換時間的6.25倍。圖4(B)繪示兩類MTJ元
件在不同電流值(例如對元件施加不同的電壓以提供)下個別的切換時間。如圖4(B)所示,側向磁場對切換時間的影響在較小電流時影響較為顯著。
圖5為繪示與本揭示之實施例相符的另一MTJ元件500的剖面圖。MTJ元件500使用一具有垂直磁化方向的鐵磁層以在自由層中提供具有水平分量的磁場。MTJ元件500與MTJ元件100不同之處在於:MTJ元件500並無具有水平磁化方向的磁場提供層108,而是有具有垂直磁化方向的磁場提供層508。換言之,磁場提供層508中的磁化方向實質上垂直於參考層102的表面。磁場提供層508設置於參考層102與穿隧絕緣層504之間。穿隧絕緣層504相似於MTJ元件100的穿隧絕緣層104,除了與參考層102相較時穿隧絕緣層504具有較小的水平尺寸,如圖5所示。
在MTJ元件500中,磁場提供層508與穿隧絕緣層504的水平尺寸實質上相同於自由層106的水平尺寸並小於參考層102的水平尺寸。由磁場提供層508產生於自由層106中的磁場包括一水平分量,其助於減少自由層106的切換時間。
在一些實施例中,磁場提供層508可包括單層薄膜、多層薄膜、或不同薄膜的層疊層。舉例而言,磁場提供層508可包括含有CoFeB、NiFe、CoFe、Co、Fe或Ni的單層薄膜、Co/Pt多層薄膜、Co/Pd多層薄膜、Co/Ni多層薄膜、CoPd合金或FePt合金、或包括其任意組合的層疊層。在一些實施例中,磁場提供層508可由與形成參考層102的材料不同的材料所形成。在其他
實施例中,磁場提供層508可由與參考層102相同的材料所形成。在此實施例中,磁場提供層508可藉由將用以形成參考層102的材料蝕刻一部分而形成之。包括此種蝕刻之MTJ元件500的製作過程將於之後描述。
如上述所討論,自由層106中由磁場提供層508產生的磁場的水平分量有助於減少自由層106的切換時間。然而,若磁場提供層508產生的磁場太強(舉例而言,若磁場提供層508太厚),MTJ元件500的遲滯迴路(hysteresis loop)可能變成非對稱。因此,需控制磁場提供層508的厚度以使得磁場提供層508一方面有助於減少自由層106的切換時間,且於另一方面不會對MTJ元件500的遲滯迴路帶來太大影響。在一些實施例中,磁場提供層508的厚度可為參考層102厚度的約1/4至約1/10。
MTJ元件500中,由磁場提供層508產生於自由層106中的磁場亦具有一垂直分量,其可示意性地見於圖3(A)中所繪示的計算結果。此垂直分量可能導致切換不對稱,換言之,用以使MTJ元件500從一反平行狀態(即於自由層106中磁化方向實質上相反於參考層102中磁化方向的狀態)切換至一平行狀態(即於自由層106中磁化方向實質上相同於參考層102中磁化方向的狀態)的切換場可異於用以使MTJ元件500從一平行狀態切換至一反平行狀態的切換場。一額外並具有磁化方向實質上相反於磁場提供層508的磁化方向的鐵磁層可用於補償自由層106中由磁場提供層508產生的磁場的垂直分量。圖6(A)與6(B)繪示出此類
MTJ元件600-A與600-B。
如圖6(A)所示,MTJ元件600-A相似於MTJ元件500,除了形成於自由層106與硬遮罩覆蓋層110之間的磁覆蓋層(magnetic capping layer)602。在一些實施例中,磁覆蓋層602可包括單層薄膜、多層薄膜、或不同薄膜的層疊層。舉例而言,磁覆蓋層602可包括含有CoFeB、NiFe、CoFe、Co、Fe或Ni的單層薄膜、Co/Pt多層薄膜、Co/Pd多層薄膜、Co/Ni多層薄膜、CoPd合金或FePt合金、或包括其任意組合的層疊層。磁覆蓋層602的水平尺寸實質上相同於自由層106的水平尺寸(故即實質上相同於磁場提供層508的水平尺寸)。MTJ元件600-A亦包括設置於自由層106與磁覆蓋層602之間的隔離層604,以使自由層106與磁覆蓋層602不會直接相互耦合。
圖6(B)中所示MTJ元件600-B亦具有磁覆蓋層612,然而其形成於與MTJ元件600-A中磁覆蓋層602不同的位置。如圖6(B)所示,磁覆蓋層612形成於硬遮罩覆蓋層110之上。在一些實施例中,參考層102的水平尺寸與磁覆蓋層612的水平尺寸相同。在其他實施例中,磁覆蓋層612的水平尺寸可為較大或較小。
MTJ元件600-B更包括絕緣間隙壁(insulating spacer)614,其形成用以覆蓋MTJ元件600-B中的多層。在圖6(B)中,絕緣間隙壁614覆蓋MTJ元件600-B中除了磁覆蓋層612之外的所有膜層。然而,絕緣間隙壁614亦可覆蓋較少或較多膜層,舉例而言,絕緣間隙壁614亦可覆蓋部分磁覆蓋層612。
磁覆蓋層602或612經配置以補償自由層106中由磁場提供層508產生的磁場的垂直分量。磁覆蓋層602或612中的磁化方向實質上相反於磁場提供層508中的磁化方向。藉由選擇形成磁覆蓋層602或612的材料、控制磁覆蓋層602或612的厚度、或同時選擇材料並控制厚度,可調整磁覆蓋層602或612中的磁化量。因此,磁場提供層508與磁覆蓋層602或612共同於自由層106中產生磁場,其實質上無垂直分量而僅具有水平分量。
上述討論並參照圖1(A)、圖1(B)、圖2、圖5、圖6(A)以及圖6(B)的實施例中,一參考層102形成於MTJ元件中。然而,在一些實施例中,一額外的參考層可形成於參考層102之下並伴隨一間隙壁層(spacer layer)形成於其間。參考層102、間隙壁層以及所述額外的參考層共同形成具有反平行磁化組態的SAF結構。
圖7至圖10(B)繪示具有設置於自由層106下方的SAF結構的MTJ元件。圖7至圖10(B)分別繪示MTJ元件700、800、900、1000-A以及1000-B,其分別相似於MTJ元件100、200、500、600-A以及600-B,除了各MTJ元件700、800、900、1000-A以及1000-B更包括設置於參考層102下方的間隙壁層702與設置於間隙壁層702下方的下參考層(lower reference layer)704。在一些實施例中,參考層102的水平尺寸、間隙壁層702的水平尺寸以及下參考層704的水平尺寸為相同。
間隙壁層702由例如Ru所形成。間隙壁層702的厚度可
為約0.7nm至約1nm。
與本揭示之實施例相符的是,下參考層704由鐵磁材料所形成,其可包括單層薄膜、多層薄膜或不同薄膜的層疊層。舉例而言,下參考層704可包括含有CoFeB、NiFe、CoFe、Co、Fe或Ni的單層薄膜、Co/Pt多層薄膜、Co/Pd多層薄膜、Co/Ni多層薄膜、CoPd合金或FePt合金、或包括其任意組合的層疊層。
下參考層704中的磁化方向為固定並實質上垂直於參考層102的表面,且實質上相反於參考層102中的磁化方向。舉例而言,在一些實施例中,參考層102中的磁化方向指向上,而下參考層704中的磁化方向指向下。
如上述討論,在MTJ元件500中,由於磁場提供層508使得自由層106中磁場的垂直分量Hz不為0。在MTJ元件500中,可藉由控制磁場提供層508的厚度或選擇其材料(或兩者皆使用)以調整所述垂直分量Hz。在此狀況下,Hz的調整可能因對Hr(其用以減少MTJ元件500切換時間)的需求而受限。然而,在MTJ元件900中,下參考層704增加額外尺寸以調整Hz和Hr。藉由調整磁場提供層508、參考層102以及下參考層704中的磁化總量,可控制垂直分量Hz。
圖11繪示對MTJ元件900進行模擬的結果。圖11繪示在MTJ元件900中的自由層106中,磁場的垂直分量Hz與水平分量Hr的分布。在此模擬中,設定自由層106的直徑(故即磁場提供層508的直徑)為50nm,且設定參考層102的直徑以及下參考
層704的直徑為100nm。磁場提供層508的厚度設為參考層102厚度的1/9,且設定下參考層704的厚度相同於磁場提供層508與參考層102的總厚度。如圖11所示,薄磁場提供層508可於MTJ元件900的自由層106中提供明顯的側向磁場Hr,並可因此增進自由層106中的STT切換效率。
如上述討論,藉由增加磁覆蓋層(例如圖6(A)與圖10(A)中繪示的磁覆蓋層602或圖6(B)與圖10(B)中繪示的磁覆蓋層612),可更補償或完全抵銷磁場提供層508在MTJ元件的自由層106中產生的磁場垂直分量Hz。圖12繪示對圖10(A)中MTJ元件1000-A進行模擬的結果。圖12繪示MTJ元件1000-A的自由層106中磁場的垂直分量Hz與水平分量Hr的分布。在此模擬中,設定磁覆蓋層602的飽和磁化(Ms)為1600eum/cm3,且設定磁覆蓋層602的厚度與磁場提供層508的厚度相同。由圖12可知,由於磁場覆蓋層602的存在,自由層106中各處的磁場垂直分量Hz幾乎為0。
為了證明自由層106中側向磁場對MTJ元件之切換時間的影響,對MTJ元件700、800、900、1000-A以及1000-B進行模擬。可將MTJ元件700、800、900、1000-A以及1000-B分為三類。第一類包括MTJ元件700與800,其自由層106中的側向磁場為相對均勻。第二類包括MTJ元件900,其自由層106中的側向磁場為向心且於自由層106中存在垂直磁場。第三類包括MTJ元件1000-A與1000-B,其自由層106中的側向磁場為向心且於自
由層106中可不存在垂直磁場。為簡化討論,可設定用以模擬第一類元件(MTJ元件700或MTJ元件800)的參數值以使自由層106中的側向磁場為500 Oe。對於MTJ元件900、1000-A以及1000-B的模擬,可假設磁場提供層508是以與參考層102相同的材料形成,且磁場提供層508的厚度為參考層102的1/9。此外,可設定第三類元件(MTJ元件1000-A或MTJ元件1000-B)的模擬參數值以使自由層106中由磁場提供層508產生的磁場垂直分量可完全由磁覆蓋層602(若為MTJ元件1000-A)或磁覆蓋層612(若為MTJ元件1000-B)補償。
模擬結果如圖13所示。圖13繪示切換時間的變化伴隨流入不同MTJ元件電流的變化。流入MTJ元件的電流可由例如施加橫跨於MTJ元件的電壓所引進,例如橫跨於如MTJ元件700中的膜層110與704。在圖13中,標示「具有均勻側向磁場」的曲線代表第一類中的MTJ元件(即MTJ元件700或800)的切換時間。在此模擬中,設定第一類中的MTJ元件的參數以使側向磁場為500 Oe。標示「具有向心側向磁場(AP切換至P)」的曲線與標示「具有向心側向磁場(P切換至AP)」的曲線分別代表當從反平行狀態切換至平行狀態與從平行狀態切換至反平行狀態的第二類中的MTJ元件(即MTJ元件900)的切換時間。標示「具有向心側向磁場,Hz=0」的曲線代表第三類中的MTJ元件(即MTJ元件1000-A或1000-B)的切換時間。作為比較,自由層中既無側向亦無垂直磁場形成(標示「Hr=Hz=0」的曲線)的MTJ元件
的切換時間,與自由層中無側向磁場但具有垂直磁場(即Hr=0,Hz≠0)的MTJ元件的切換時間亦繪示於圖13(此模擬中,設定參數以使在此比較情況中的垂直磁場Hz為500 Oe)。對於自由層中無側向磁場但有垂直磁場的狀況,從反平行狀態切換至平行狀態(標示「Hr=0,Hz=500 Oe(AP切換至P)」的曲線)的切換時間與從平行狀態切換至反平行狀態(標示「Hr=0,Hz=500 Oe(P切換至AP)」的曲線)的切換時間皆有繪示。
如圖13所示,由於自由層中側向磁場的存在,第一類至第三類中各MTJ元件的切換時間短於自由層中無側向磁場的MTJ元件的切換時間。在MTJ元件900中,因磁場提供層508產生於自由層106中的磁場包括垂直分量,故從反平行狀態切換至平行狀態的時間與從平行狀態切換至反平行狀態的時間有些微不同(此相似於MTJ元件中無側向磁場但存在垂直磁場的情況)。
圖14(A)至圖14(H)繪示製作圖5中MTJ元件500的示範性製作過程。在此示範性製作過程中,進行兩道蝕刻製程(即第一與第二蝕刻製程)以分別定義參考層102的範圍(extent)以及磁場提供層508、穿隧絕緣層504、自由層106以及硬遮罩覆蓋層110的範圍。
如圖14(A)所示,於基板(未繪示)上形成第一鐵磁材料層1402、穿隧絕緣材料層1404、第二鐵磁材料層1406以及硬遮罩材料層1410。進行第一蝕刻製程以蝕刻膜層1402、1404、1406以及1410的局部,進而定義參考層102的範圍。在一些實施例中,
第一蝕刻製程可包括數個子蝕刻,例如第一子蝕刻與第二子蝕刻,並詳加描述如下。
如圖14(A)所示,光阻層形成於硬遮罩材料層1410之上並經圖案化以形成第一光阻圖案1420。第一光阻圖案1420覆蓋對應於參考層102的一區域。如圖14(B)所示,使用第一光阻圖案1420作為遮罩進行第一子蝕刻,以移除膜層1410未被第一光阻圖案1420覆蓋的部分,並形成硬遮罩圖案1410’。接著移除第一光阻圖案1420以露出硬遮罩圖案1410’,如圖14(C)所示。使用硬遮罩圖案1410’做為遮罩進行第二子蝕刻,以移除膜層1402、1404以及1406未被硬遮罩圖案1410’覆蓋的部分。第二子蝕刻相對於膜層1402、1404以及1406為非選擇性蝕刻,或可包括連續蝕刻步驟且各蝕刻步驟將膜層1402、1404以及1406中的一或多層進行蝕刻。在一些實施例中,第二子蝕刻可為非等向性蝕刻(anisotropic etching)。在第二子蝕刻之後,定義出參考層102的範圍,而膜層1402、1404以及1406未被蝕刻的部分分別標記為暫時圖案層1402’、1404’以及1406’,如圖14(D)所示。
進行第二蝕刻製程以形成穿隧絕緣層504、自由層106以及硬遮罩覆蓋層110。此外,第二蝕刻製程亦移除暫時圖案層1402’的局部上部以形成磁場提供層508,並留下暫時圖案層1402’的底部做為參考層102。在一些實施例中,第二蝕刻製程亦可包括數個子蝕刻,例如第三子蝕刻和第四子蝕刻,並詳加描述如下。
如圖14(E)所示,另一光阻層形成於硬遮罩圖案1410’之上並經圖案化以形成第二光阻圖案1422。第二光阻圖案1422覆蓋對應於自由層106的一區域。如圖14(F)所示,使用第二光阻圖案1422作為遮罩進行第三子蝕刻,以移除硬遮罩圖案1410’未被第二光阻圖案1422覆蓋的部分,並形成硬遮罩覆蓋層110。移除第二光阻圖案1422以露出硬遮罩覆蓋層110,如圖14(G)所示。使用硬遮罩覆蓋層110作為遮罩進行第四子蝕刻,以移除暫時圖案層1406’與1404’未被硬遮罩覆蓋層110覆蓋的部分,並形成自由層106與穿隧絕緣層504。此外,第四子蝕刻亦移除暫時圖案層1402’未被硬遮罩覆蓋層110覆蓋的局部上部,以形成磁場提供層508。剩下未被蝕刻的暫時圖案層1402’的底部作為參考層102,如圖14(H)所示。
在一些實施例中,控制第四子蝕刻的時間量可決定第四子蝕刻的終點,進而控制在第四子蝕刻期間暫時圖案層1402’之上部被蝕刻的厚度,亦即所形成的磁場提供層508的厚度。在一些實施例中,被蝕刻的暫時圖案層1402’的上部厚度約為暫時圖案層1402’的厚度的1/10。換言之,所形成的磁場提供層508約為參考層102的厚度的1/9。
在第二蝕刻製程之後,MTJ元件500的所有膜層皆已形成,如圖14(H)所示。
在上述實施例中,可藉由使用另一磁性層於自由層中提供側向磁場以調整MTJ元件的切換時間。因此,在自由層中側向
磁場一直存在。儘管側向磁場可助於減少MTJ元件的切換時間,但此側向磁場也可能降低MTJ元件的熱穩定性。因此,本揭示亦提供另一方法用以減少MTJ元件的切換時間而不在自由層中產生側向磁場。
圖15為繪示與本揭示之實施例相符的MTJ元件1500的剖面圖。除了以一側向極化電流提供層1508取代MTJ元件200中的磁場提供層208之外,MTJ元件1500皆相似於圖2中的MTJ元件200。MTJ元件1500中的側向極化電流提供層1508亦包括SAF結構。側向極化電流提供層1508包括設置於自由層106上方的自旋極化間隙壁層(spin polarizer spacer layer)1508-1、設置於自旋極化間隙壁層1508-1上方的鐵磁層1508-2、設置於鐵磁層1508-2上方的隔離間隙壁層1508-3、設置於隔離間隙壁層1508-3上方的另一鐵磁層1508-4以及設置於鐵磁層1508-4上方的反鐵磁層1508-5。與MTJ元件200相似,於MTJ元件1500中側向極化電流提供層1508與硬遮罩覆蓋層110的水平尺寸實質上相同於自由層106的水平尺寸。參考層102與穿隧絕緣層104的水平尺寸則至少大於自由層106的水平尺寸約20nm。
在一些實施例中,自旋極化間隙壁層1508-1可由金屬氧化物(如氧化鋁或氧化鎂)或金屬(自旋過濾物(spin filter))間隙壁(如銅)所形成。自旋極化間隙壁層1508-1的厚度可為約0.5nm至約5nm。隔離間隙壁層1508-3可由例如釕(Ru)的非磁性材料所形成。反鐵磁層1508-5用作固定鐵磁層1508-4中的磁化方
向,並可由例如PtMn或IrMn所形成。
鐵磁層1508-2與1508-4各由鐵磁材料所形成,且各可包括單層薄膜、多層薄膜或不同薄膜的層疊層。舉例而言,鐵磁層1508-2與1508-4的每一者可包括含有CoFeB、NiFe、CoFe、Co、Fe或Ni的單層薄膜、Co/Pt多層薄膜、Co/Pd多層薄膜、Co/Ni多層薄膜、CoPd合金、FePt合金、或包其任意組合的層疊層。鐵磁層1508-2與1508-4中的磁化方向實質上平行於參考層102的表面且實質上互為相反方向。
與本揭示之實施例相符的是,鐵磁層1508-2與1508-4中的磁化量實質上互為相同,以使鐵磁層1508-2與1508-4的磁力線形成一實質上的封閉迴路。鐵磁層1508-2與1508-4可由相同或不同材料所形成。此外,鐵磁層1508-2與1508-4的厚度可互為相同或不同。
圖16為繪示與本揭示之實施例相符的MTJ元件1600的剖面圖。除了MTJ元件1600更包括設置於參考層102下方的間隙壁層702與設置於間隙壁層702下方的下參考層704之外,MTJ元件1600皆相似於MTJ元件1500。
圖17(A)與圖17(B)繪示側向極化電流提供層1508如何影響自由層106的切換效率(故即切換時間)的示意圖。為簡單起見,圖17(A)與17(B)僅繪示參考層102、穿隧絕緣層104、自由層106、自旋極化間隙壁層1508-1以及鐵磁層1508-2的局部,而未繪示整個MTJ元件1500或1600。圖17(A)與17(B)分別繪示從反
平行狀態切換至平行狀態的情況與從平行狀態切換至反平行狀態的情況。
如圖17(A)所示,當從反平行狀態切換至平行狀態時,電子從MTJ元件1500或1600的底部移動至頂部,如箭頭1702所示。當電子通過參考層102(在此假設參考層102中的磁化方向指向上,如圖17(A)所示)時,電子被參考層102極化且使電子的極化方向變成相同於參考層102中的磁化方向,即指向上。當電子到達自旋極化間隙壁層1508-1時,部分電子反射回自由層106。在被自旋極化間隙壁層1508-1反射前,鐵磁層1508-2使這些電子的極化方向改變為指向左(在此假設鐵磁層1508-2中的極化方向為指向左)。在被反射之後,這些反射電子的極化方向被翻轉,即變為指向右。因此,自由層106中存在兩種類型的電子,一種類型為直接來自參考層102並具有極化方向指向上的電子1704,而另一種類型為被自旋極化間隙壁層1508-1反射並具有極化方向指向右的電子1706。這兩種極化方向的結合使得將自由層106中的極化方向從指向下切換至指向上更加容易,即自由層106的切換效率增加,並因此減少自由層106的切換時間。
同樣地,如圖17(B)所示,當從平行狀態切換至反平行狀態時,電子從MTJ元件1500或1600的頂部移至底部,如箭頭1708所示。當電子通過鐵磁層1508-2(在此假設鐵磁層1508-2中的磁化方向指向左,如圖17(B)所示)時,電子被鐵磁層1508-2極化且使電子的極化方向變成相同於鐵磁層1508-2中的磁化方向,即
指向左。當電子到達穿隧絕緣層104時,部分電子反射回自由層106。在被穿隧絕緣層104反射前,參考層102使這些電子的極化方向改變為指向上(在此假設參考層102中的極化方向為指向上)。在被反射之後,這些反射電子的極化方向被翻轉,即變為指向下。因此,自由層106中存在兩種類型的電子,一種類型為直接來自鐵磁層1508-2並具有極化方向指向左的電子1710,而另一種類型為被穿隧絕緣層104反射並具有極化方向指向下的電子1712。這兩種極化方向的結合使得將自由層106中的極化方向從指向上切換至指向下更加容易。
穿隧絕緣層104與自旋極化間隙壁層1508-1的極化性(polarizability)可能影響側向極化電流提供層1508對自由層106的切換時間的作用。圖18示意性地繪示此種影響。在圖18中,繪示當自旋極化間隙壁層1508-1的極化性為穿隧絕緣層104的極化性的0、0.2、0.5、0.8、1以及1.2倍時,MTJ元件1600於不同狀態間的切換(即自由層106中標準化磁化(Mz)從1改變至-1)。在圖18中,自由層106中的標準化磁化(Mz)為「1」代表自由層106中的磁化方向指向一方向(可為下或上,其取決於MTJ元件1600處於反平行狀態或平行狀態),而標準化Mz為「-1」代表自由層106中的磁化方向指向與上述方向相反的方向(可分別為上或下,取決於MTJ元件1600是否被改變成平行狀態或反平行狀態)。由圖18可知,甚至當自旋極化間隙壁層1508-1的極化性僅為穿隧絕緣層104的極化性的0.2倍時,側向極化電流提供層1508
仍可減少切換時間(從約11 ns減至約2 ns)。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧MTJ元件
102‧‧‧參考層
104‧‧‧穿隧絕緣層
106‧‧‧自由層
108‧‧‧磁場提供層
108-1‧‧‧隔離間隙壁層
108-2‧‧‧鐵磁層
108-3‧‧‧反鐵磁層
110‧‧‧硬遮罩覆蓋層
Claims (24)
- 一種磁性穿隧接面元件,包括:一參考層,具有一表面;一穿隧絕緣層,設置於該參考層的該表面上方;一自由層,設置於該穿隧絕緣層上方,該參考層與該自由層之每一者中的磁化方向實質上垂直於該表面;以及一磁場提供層,設置於該自由層上方,且經配置以於該自由層中提供一側向磁場,該側向磁場實質上平行於該表面,其中該磁場提供層包括:一隔離間隙壁層,設置於該自由層上方;一鐵磁層,設置於該隔離間隙壁層上方,該鐵磁層中的磁化方向實質上平行於該表面;以及一反鐵磁層,設置於該隔離間隙壁層與該鐵磁層之間。
- 如申請專利範圍第1項所述的磁性穿隧接面元件,其中:該參考層包括CoFeB單層薄膜、Co/Pt多層薄膜、Co/Pd多層薄膜、Co/Ni多層薄膜、CoPd合金或FePt合金、或包括其任意組合的層疊層的其中一者;以及該自由層包括CoFeB單層薄膜、Co/Pt多層薄膜、Co/Pd多層薄膜、Co/Ni多層薄膜、CoPd合金或FePt合金、或包括其任意組台的層疊層的其中一者。
- 如申請專利範圍第1項所述的磁性穿隧接面元件,其中該鐵磁層包括含有CoFeB、NiFe、CoFe、Co、Fe或Ni的單層薄膜、 Co/Pt多層薄膜、Co/Pd多層薄膜、Co/Ni多層薄膜、CoPd合金或FePt合金、或包括其任意組合的層疊層的其中一者。
- 如申請專利範圍第1項所述的磁性穿隧接面元件,其中該反鐵磁層包括PtMn或IrMn的其中一者。
- 如申請專利範圍第1項所述的磁性穿隧接面元件,其中:該隔離間隙壁層為一第一隔離間隙壁層;該鐵磁層為一第一鐵磁層;以及該磁場提供層更包括:一第二隔離間隙壁層,設置於該第一鐵磁層上方;以及一第二鐵磁層,設置於該第二隔離間隙壁層上方。
- 如申請專利範圍第1項所述的磁性穿隧接面元件,其中該參考層在一水平方向上的尺寸大於該自由層在該水平方向上的尺寸,該水平方向實質上平行於該表面。
- 如申請專利範圍第1項所述的磁性穿隧接面元件,更包括:一間隙壁層,設置於該參考層下方;以及一下參考層,設置於該間隙壁層下方,該下參考層中的磁化方向實質上垂直於該表面且實質上與該參考層中的磁化方向相反。
- 如申請專利範圍第1項所述的磁性穿隧接面元件,更包括:一硬遮罩覆蓋層,設置於該磁場提供層上方。
- 一種磁性穿隧接面元件,包括:一參考層,具有一表面; 一穿隧絕緣層,設置於該參考層的該表面上方;一自由層,設置於該穿隧絕緣層上方,該參考層與該自由層之每一者中的磁化方向實質上垂直於該表面;以及一磁場提供層,設置於該參考層與該穿隧絕緣層之間,經配置以於該自由層中提供一側向磁場,該側向磁場實質上平行於該表面,其中該穿隧絕緣層的水平尺寸實質上相同於該自由層的水平尺寸。
- 如申請專利範圍第9項所述的磁性穿隧接面元件,其中:該磁場提供層中的磁化方向實質上垂直於該表面;該參考層在一水平方向上的尺寸大於該自由層在該水平方向上的尺寸,該水平方向實質上平行於該表面;以及該磁場提供層在該水平方向上的尺寸實質上相同於該自由層在該水平方向上的尺寸。
- 如申請專利範圍第10項所述的磁性穿隧接面元件,其中該參考層在該水平方向上的尺寸至少大於該自由層在該水平方向上的尺寸20nm。
- 如申請專利範圍第10項所述的磁性穿隧接面元件,其中該磁場提供層的厚度為該參考層的厚度的1/9。
- 如申請專利範圍第10項所述的磁性穿隧接面元件,其中該參考層與該磁場提供層由相同材料所形成。
- 如申請專利範圍第10項所述的磁性穿隧接面元件,更包 括:一間隙壁層,設置於該參考層下方;以及一下參考層,設置於該間隙壁層下方,該下參考層中的磁化方向實質上垂直於該表面且實質上與該參考層中的磁化方向相反,其中該下參考層在該水平方向上的尺寸、該間隙壁層在該水平方向上的尺寸,以及該參考層在該水平方向上的尺寸實質上相同。
- 一種磁性穿隧接面元件的製造方法,包括:於一基板上形成一第一鐵磁材料層;於該第一鐵磁材料層上形成一穿隧絕緣材料層;於該穿隧絕緣材料層上形成一第二鐵磁材料層;於該第二鐵磁材料層上形成一第一蝕刻遮罩,該第一蝕刻遮罩覆蓋該第二鐵磁材料層的一第一部分;使用該第一蝕刻遮罩作為遮罩,以蝕刻該第二鐵磁材料層、該穿隧絕緣材料層以及該第一鐵磁材料層;於該第二鐵磁材料層上形成一第二蝕刻遮罩,該第二蝕刻遮罩覆蓋該第二鐵磁材料層的一第二部分,該第二部分小於該第一部分;以及使用該第二蝕刻遮罩作為遮罩,以蝕刻該第二鐵磁材料層、該穿隧絕緣材料層以及部分該第一鐵磁材料層。
- 如申請專利範圍第15項所述的磁性穿隧接面元件的製造 方法,其中使用該第二蝕刻遮罩作為遮罩以蝕刻部分該第一鐵磁材料層的方法包括:蝕刻該第一鐵磁材料層直到在厚度方向上蝕刻該第一鐵磁材料層1/10。
- 一種磁性穿隧接面元件,包括:一參考層,具有一表面;一穿隧絕緣層,設置於該參考層的該表面上方;一自由層,設置於該穿隧絕緣層上方,該參考層與該自由層之每一者中的磁化方向實質上垂直於該表面;以及一側向極化電流提供層,經配置以於該自由層中提供一側向極化電流,其中該側向極化電流提供層包括:一自旋極化間隙壁層,設置於該自由層上方;一第一鐵磁層,設置於該自旋極化間隙壁層上方,該第一鐵磁層中的磁化方向實質上平行於該表面;一絕緣間隙壁層,設置於該第一鐵磁層上方;一第二鐵磁層,設置於該絕緣間隙壁層上方,該第二鐵磁層中的磁化方向實質上平行於該表面並與該第一鐵磁層中的磁化方向相反;以及一反鐵磁層,設置於該第二鐵磁層上方。
- 如申請專利範圍第17項所述的磁性穿隧接面元件,其中該第一鐵磁層中的磁化量實質上與該第二鐵磁層中的磁化量相同。
- 如申請專利範圍第17項所述的磁性穿隧接面元件,其中該側向極化電流提供層的水平尺寸實質上與該自由層的水平尺寸相同。
- 如申請專利範圍第17項所述的磁性穿隧接面元件,其中該參考層的水平尺寸大於該自由層的水平尺寸。
- 如申請專利範圍第20項所述的磁性穿隧接面元件,其中該參考層的水平尺寸至少大於該自由層的水平尺寸20nm。
- 如申請專利範圍第17項所述的磁性穿隧接面元件,更包括:一間隙壁層,設置於該參考層下方;以及一下參考層,設置於該間隙壁層下方,該下參考層中的磁化方向實質上垂直於該表面且實質上與該參考層中的磁化方向相反。
- 如申請專利範圍第22項所述的磁性穿隧接面元件,其中該參考層的水平尺寸實質上與該下參考層的水平尺寸相同,並大於該自由層的水平尺寸。
- 如申請專利範圍第22項所述的磁性穿隧接面元件,其中該參考層、該下參考層以及該側向極化電流提供層經配置以使該參考層、該下參考層以及該側向極化電流提供層於該自由層中產生的磁場實質上相互抵銷。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201261684821P | 2012-08-20 | 2012-08-20 | |
US201261735149P | 2012-12-10 | 2012-12-10 | |
US13/901,412 US9231191B2 (en) | 2012-08-20 | 2013-05-23 | Magnetic tunnel junction device and method of making same |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201409788A TW201409788A (zh) | 2014-03-01 |
TWI577060B true TWI577060B (zh) | 2017-04-01 |
Family
ID=50099476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102128701A TWI577060B (zh) | 2012-08-20 | 2013-08-09 | 磁性穿隧接面元件及其製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9231191B2 (zh) |
TW (1) | TWI577060B (zh) |
Families Citing this family (68)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9330692B2 (en) | 2014-07-25 | 2016-05-03 | HGST Netherlands B.V. | Confinement magnetic cap |
US9728712B2 (en) | 2015-04-21 | 2017-08-08 | Spin Transfer Technologies, Inc. | Spin transfer torque structure for MRAM devices having a spin current injection capping layer |
US10468590B2 (en) | 2015-04-21 | 2019-11-05 | Spin Memory, Inc. | High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory |
US9853206B2 (en) | 2015-06-16 | 2017-12-26 | Spin Transfer Technologies, Inc. | Precessional spin current structure for MRAM |
US9773974B2 (en) | 2015-07-30 | 2017-09-26 | Spin Transfer Technologies, Inc. | Polishing stop layer(s) for processing arrays of semiconductor elements |
US10163479B2 (en) | 2015-08-14 | 2018-12-25 | Spin Transfer Technologies, Inc. | Method and apparatus for bipolar memory write-verify |
US9741926B1 (en) | 2016-01-28 | 2017-08-22 | Spin Transfer Technologies, Inc. | Memory cell having magnetic tunnel junction and thermal stability enhancement layer |
TWI613845B (zh) | 2016-08-04 | 2018-02-01 | 財團法人工業技術研究院 | 垂直磁化自旋軌道磁性元件 |
US10991410B2 (en) | 2016-09-27 | 2021-04-27 | Spin Memory, Inc. | Bi-polar write scheme |
US10446210B2 (en) | 2016-09-27 | 2019-10-15 | Spin Memory, Inc. | Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers |
US10366774B2 (en) | 2016-09-27 | 2019-07-30 | Spin Memory, Inc. | Device with dynamic redundancy registers |
US10360964B2 (en) | 2016-09-27 | 2019-07-23 | Spin Memory, Inc. | Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device |
US10546625B2 (en) | 2016-09-27 | 2020-01-28 | Spin Memory, Inc. | Method of optimizing write voltage based on error buffer occupancy |
US10437491B2 (en) | 2016-09-27 | 2019-10-08 | Spin Memory, Inc. | Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register |
US10437723B2 (en) | 2016-09-27 | 2019-10-08 | Spin Memory, Inc. | Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device |
US10460781B2 (en) | 2016-09-27 | 2019-10-29 | Spin Memory, Inc. | Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank |
US11404630B2 (en) | 2016-12-30 | 2022-08-02 | Intel Corporation | Perpendicular spin transfer torque memory (pSTTM) devices with enhanced stability and method to form same |
US10665777B2 (en) | 2017-02-28 | 2020-05-26 | Spin Memory, Inc. | Precessional spin current structure with non-magnetic insertion layer for MRAM |
US10672976B2 (en) | 2017-02-28 | 2020-06-02 | Spin Memory, Inc. | Precessional spin current structure with high in-plane magnetization for MRAM |
US10032978B1 (en) | 2017-06-27 | 2018-07-24 | Spin Transfer Technologies, Inc. | MRAM with reduced stray magnetic fields |
JP7023637B2 (ja) * | 2017-08-08 | 2022-02-22 | 株式会社日立ハイテク | 磁気トンネル接合素子の製造方法 |
US10489245B2 (en) | 2017-10-24 | 2019-11-26 | Spin Memory, Inc. | Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them |
US10656994B2 (en) | 2017-10-24 | 2020-05-19 | Spin Memory, Inc. | Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques |
US10481976B2 (en) | 2017-10-24 | 2019-11-19 | Spin Memory, Inc. | Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers |
US10811594B2 (en) | 2017-12-28 | 2020-10-20 | Spin Memory, Inc. | Process for hard mask development for MRAM pillar formation using photolithography |
US10360962B1 (en) | 2017-12-28 | 2019-07-23 | Spin Memory, Inc. | Memory array with individually trimmable sense amplifiers |
US10424726B2 (en) | 2017-12-28 | 2019-09-24 | Spin Memory, Inc. | Process for improving photoresist pillar adhesion during MRAM fabrication |
US10891997B2 (en) | 2017-12-28 | 2021-01-12 | Spin Memory, Inc. | Memory array with horizontal source line and a virtual source line |
US10395711B2 (en) | 2017-12-28 | 2019-08-27 | Spin Memory, Inc. | Perpendicular source and bit lines for an MRAM array |
US10395712B2 (en) | 2017-12-28 | 2019-08-27 | Spin Memory, Inc. | Memory array with horizontal source line and sacrificial bitline per virtual source |
US10367139B2 (en) | 2017-12-29 | 2019-07-30 | Spin Memory, Inc. | Methods of manufacturing magnetic tunnel junction devices |
US10840436B2 (en) | 2017-12-29 | 2020-11-17 | Spin Memory, Inc. | Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture |
US10784439B2 (en) | 2017-12-29 | 2020-09-22 | Spin Memory, Inc. | Precessional spin current magnetic tunnel junction devices and methods of manufacture |
US10270027B1 (en) | 2017-12-29 | 2019-04-23 | Spin Memory, Inc. | Self-generating AC current assist in orthogonal STT-MRAM |
US10236048B1 (en) | 2017-12-29 | 2019-03-19 | Spin Memory, Inc. | AC current write-assist in orthogonal STT-MRAM |
US10199083B1 (en) | 2017-12-29 | 2019-02-05 | Spin Transfer Technologies, Inc. | Three-terminal MRAM with ac write-assist for low read disturb |
US10546624B2 (en) | 2017-12-29 | 2020-01-28 | Spin Memory, Inc. | Multi-port random access memory |
US10424723B2 (en) | 2017-12-29 | 2019-09-24 | Spin Memory, Inc. | Magnetic tunnel junction devices including an optimization layer |
US10840439B2 (en) | 2017-12-29 | 2020-11-17 | Spin Memory, Inc. | Magnetic tunnel junction (MTJ) fabrication methods and systems |
US10886330B2 (en) | 2017-12-29 | 2021-01-05 | Spin Memory, Inc. | Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch |
US10236047B1 (en) | 2017-12-29 | 2019-03-19 | Spin Memory, Inc. | Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM |
US10360961B1 (en) | 2017-12-29 | 2019-07-23 | Spin Memory, Inc. | AC current pre-charge write-assist in orthogonal STT-MRAM |
US10255962B1 (en) | 2017-12-30 | 2019-04-09 | Spin Memory, Inc. | Microwave write-assist in orthogonal STT-MRAM |
US10339993B1 (en) | 2017-12-30 | 2019-07-02 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching |
US10141499B1 (en) | 2017-12-30 | 2018-11-27 | Spin Transfer Technologies, Inc. | Perpendicular magnetic tunnel junction device with offset precessional spin current layer |
US10319900B1 (en) | 2017-12-30 | 2019-06-11 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density |
US10236439B1 (en) | 2017-12-30 | 2019-03-19 | Spin Memory, Inc. | Switching and stability control for perpendicular magnetic tunnel junction device |
US10229724B1 (en) | 2017-12-30 | 2019-03-12 | Spin Memory, Inc. | Microwave write-assist in series-interconnected orthogonal STT-MRAM devices |
US10468588B2 (en) | 2018-01-05 | 2019-11-05 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer |
US10438995B2 (en) | 2018-01-08 | 2019-10-08 | Spin Memory, Inc. | Devices including magnetic tunnel junctions integrated with selectors |
US10438996B2 (en) | 2018-01-08 | 2019-10-08 | Spin Memory, Inc. | Methods of fabricating magnetic tunnel junctions integrated with selectors |
US10446744B2 (en) | 2018-03-08 | 2019-10-15 | Spin Memory, Inc. | Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same |
US10784437B2 (en) | 2018-03-23 | 2020-09-22 | Spin Memory, Inc. | Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer |
US11107974B2 (en) | 2018-03-23 | 2021-08-31 | Spin Memory, Inc. | Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer |
US10734573B2 (en) | 2018-03-23 | 2020-08-04 | Spin Memory, Inc. | Three-dimensional arrays with magnetic tunnel junction devices including an annular discontinued free magnetic layer and a planar reference magnetic layer |
US11107978B2 (en) | 2018-03-23 | 2021-08-31 | Spin Memory, Inc. | Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer |
US10411185B1 (en) | 2018-05-30 | 2019-09-10 | Spin Memory, Inc. | Process for creating a high density magnetic tunnel junction array test platform |
US10692569B2 (en) | 2018-07-06 | 2020-06-23 | Spin Memory, Inc. | Read-out techniques for multi-bit cells |
US10593396B2 (en) | 2018-07-06 | 2020-03-17 | Spin Memory, Inc. | Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations |
US10600478B2 (en) | 2018-07-06 | 2020-03-24 | Spin Memory, Inc. | Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations |
US10559338B2 (en) | 2018-07-06 | 2020-02-11 | Spin Memory, Inc. | Multi-bit cell read-out techniques |
US10650875B2 (en) | 2018-08-21 | 2020-05-12 | Spin Memory, Inc. | System for a wide temperature range nonvolatile memory |
US10699761B2 (en) | 2018-09-18 | 2020-06-30 | Spin Memory, Inc. | Word line decoder memory architecture |
US10971680B2 (en) | 2018-10-01 | 2021-04-06 | Spin Memory, Inc. | Multi terminal device stack formation methods |
US11621293B2 (en) | 2018-10-01 | 2023-04-04 | Integrated Silicon Solution, (Cayman) Inc. | Multi terminal device stack systems and methods |
US10580827B1 (en) | 2018-11-16 | 2020-03-03 | Spin Memory, Inc. | Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching |
US11107979B2 (en) | 2018-12-28 | 2021-08-31 | Spin Memory, Inc. | Patterned silicide structures and methods of manufacture |
EP3917009A1 (en) * | 2020-05-29 | 2021-12-01 | Melexis Bulgaria Ltd. | Semiconductor device with passive magneto-electric transducer |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050041462A1 (en) * | 2003-08-19 | 2005-02-24 | Andrew Kent | High speed low power magnetic devices based on current induced spin-momentum transfer |
US20090256220A1 (en) * | 2008-04-09 | 2009-10-15 | Magic Technologies, Inc. | Low switching current MTJ element for ultra-high STT-RAM and a method for making the same |
US20100072524A1 (en) * | 2005-09-20 | 2010-03-25 | Yiming Huai | Magnetic Devices Having Oxide Antiferromagnetic Layer Next To Free Ferromagnetic Layer |
US20100140726A1 (en) * | 2008-12-04 | 2010-06-10 | Grandis, Inc. | Method and system for providing magnetic elements having enhanced magnetic anisotropy and memories using such magnetic elements |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7869266B2 (en) | 2007-10-31 | 2011-01-11 | Avalanche Technology, Inc. | Low current switching magnetic tunnel junction design for magnetic memory using domain wall motion |
JP4724196B2 (ja) * | 2008-03-25 | 2011-07-13 | 株式会社東芝 | 磁気抵抗効果素子及び磁気ランダムアクセスメモリ |
US8057925B2 (en) | 2008-03-27 | 2011-11-15 | Magic Technologies, Inc. | Low switching current dual spin filter (DSF) element for STT-RAM and a method for making the same |
US7936598B2 (en) * | 2009-04-28 | 2011-05-03 | Seagate Technology | Magnetic stack having assist layer |
JP5321991B2 (ja) * | 2009-07-03 | 2013-10-23 | 富士電機株式会社 | 磁気メモリー素子及びその駆動方法 |
TW201106351A (en) | 2009-08-12 | 2011-02-16 | Nat Univ Chung Cheng | Magnetic tunnel junction device, free layer structure used for magnetic tunnel junction device, and magnetic memory including same |
US8421171B2 (en) * | 2010-04-02 | 2013-04-16 | Industrial Technology Research Institute | Magnetic random access memory |
JP5085703B2 (ja) * | 2010-09-17 | 2012-11-28 | 株式会社東芝 | 磁気記録素子および不揮発性記憶装置 |
JP5514059B2 (ja) * | 2010-09-17 | 2014-06-04 | 株式会社東芝 | 磁気抵抗効果素子及び磁気ランダムアクセスメモリ |
US8981503B2 (en) * | 2012-03-16 | 2015-03-17 | Headway Technologies, Inc. | STT-MRAM reference layer having substantially reduced stray field and consisting of a single magnetic domain |
US20140048895A1 (en) * | 2012-08-20 | 2014-02-20 | Industrial Technology Research Institute | Magnetic Tunnel Junction Device |
US8773821B2 (en) * | 2012-10-05 | 2014-07-08 | Nve Corporation | Magnetoresistive-based mixed anisotropy high field sensor |
-
2013
- 2013-05-23 US US13/901,412 patent/US9231191B2/en active Active
- 2013-08-09 TW TW102128701A patent/TWI577060B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050041462A1 (en) * | 2003-08-19 | 2005-02-24 | Andrew Kent | High speed low power magnetic devices based on current induced spin-momentum transfer |
US20100072524A1 (en) * | 2005-09-20 | 2010-03-25 | Yiming Huai | Magnetic Devices Having Oxide Antiferromagnetic Layer Next To Free Ferromagnetic Layer |
US20090256220A1 (en) * | 2008-04-09 | 2009-10-15 | Magic Technologies, Inc. | Low switching current MTJ element for ultra-high STT-RAM and a method for making the same |
US20100140726A1 (en) * | 2008-12-04 | 2010-06-10 | Grandis, Inc. | Method and system for providing magnetic elements having enhanced magnetic anisotropy and memories using such magnetic elements |
Also Published As
Publication number | Publication date |
---|---|
TW201409788A (zh) | 2014-03-01 |
US20140048896A1 (en) | 2014-02-20 |
US9231191B2 (en) | 2016-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI577060B (zh) | 磁性穿隧接面元件及其製造方法 | |
US11925122B2 (en) | Magnetoresistive structure having two dielectric layers, and method of manufacturing same | |
US9425387B1 (en) | Magnetic element with perpendicular magnetic anisotropy for high coercivity after high temperature annealing | |
US9159906B2 (en) | Spin-torque magnetoresistive memory element and method of fabricating same | |
JP5537791B2 (ja) | Mtj素子の製造方法 | |
US7595520B2 (en) | Capping layer for a magnetic tunnel junction device to enhance dR/R and a method of making the same | |
KR102406722B1 (ko) | 자기 메모리 장치 및 그 제조 방법 | |
US9461243B2 (en) | STT-MRAM and method of manufacturing the same | |
US9087983B2 (en) | Self-aligned process for fabricating voltage-gated MRAM | |
US20140048895A1 (en) | Magnetic Tunnel Junction Device | |
JP5691604B2 (ja) | 磁気トンネル接合素子及び磁気ランダムアクセスメモリ | |
US20160072054A1 (en) | Method to make mram with small cell size | |
JP2003133524A (ja) | 磁気メモリ装置 | |
JP2011171430A (ja) | 磁気記憶装置 |