TWI575295B - 全光學式邏輯閘裝置 - Google Patents

全光學式邏輯閘裝置 Download PDF

Info

Publication number
TWI575295B
TWI575295B TW103117375A TW103117375A TWI575295B TW I575295 B TWI575295 B TW I575295B TW 103117375 A TW103117375 A TW 103117375A TW 103117375 A TW103117375 A TW 103117375A TW I575295 B TWI575295 B TW I575295B
Authority
TW
Taiwan
Prior art keywords
waveguide
input
ring resonator
logic gate
pillars
Prior art date
Application number
TW103117375A
Other languages
English (en)
Other versions
TW201544887A (zh
Inventor
林坤成
李偉裕
李昆益
Original Assignee
中華學校財團法人中華科技大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中華學校財團法人中華科技大學 filed Critical 中華學校財團法人中華科技大學
Priority to TW103117375A priority Critical patent/TWI575295B/zh
Publication of TW201544887A publication Critical patent/TW201544887A/zh
Application granted granted Critical
Publication of TWI575295B publication Critical patent/TWI575295B/zh

Links

Landscapes

  • Optical Integrated Circuits (AREA)

Description

全光學式邏輯閘裝置
本發明係關於全光學式邏輯閘裝置,特別是一種以光子晶體技術來實現的全光學式邏輯閘裝置。
奈米科技與日俱進,使得以光子晶體來實現光波導已成為可行的製程。由於光子晶體具有許多獨特的物理特性,光子晶體波導亦隨而具有低損耗、可直角彎曲、無波導相交所致的串音干擾等優點,非常適於積體光路的連接應用,更可用以實現各種積體光學元件,例如:分光器、濾波器、調變器、光開關。然而,至今仍鮮有針對光子晶體波導在全光式邏輯閘的實現或應用上加以探討。因此,有必要發展新的全光學式邏輯閘技術,以改善上述的問題。
為達成上述之目的,根據本發明的一方面,一實施例提供一種全光學式邏輯閘裝置,其包括:一表面形成有光子晶體結構的基板,該光子晶體結構包含複數個依該基板材質的晶格排列之第一柱狀物;一多邊形的環狀共振器波導,形成於該基板上;一第一輸入埠波導,形成於該基板上,並光學地連接該環狀共振器波 導的一第一邊;一第二輸入埠波導,形成於該基板上,並光學地連接該環狀共振器波導的一第二邊;以及一輸出埠波導,形成於該基板上,並光學地連接該環狀共振器波導;其中,該等波導係為將部分的該等第一柱狀物自該光子晶體結構中移除所形成之缺陷線段。
在一實施例中,該基板包含矽,且該等第一柱狀物係以三角形晶格排列於該基板的表面。
在一實施例中,該第一柱狀物為垂直於該基板的表面之一圓柱或一等邊多邊柱。
在一實施例中,複數個第二柱狀物可形成於該光子晶體結構中、該等第一柱狀物被移除的部分所形成之缺陷線段中,且該等第二柱狀物形成該等波導。
在一實施例中,該環狀共振器波導為六邊形,且其六個內角皆為120度。
在一實施例中,該第一輸入埠波導與該環狀共振器波導的該第一邊平行,且至少一列的該等第一柱狀物介於該第一輸入埠波導與該環狀共振器波導之間;該第二輸入埠波導與該環狀共振器波導的該第二邊平行,且至少一列的該等第一柱狀物介於該第二輸入埠波導與該環狀共振器波導之間。
在一實施例中,該輸出埠波導直接連接該環狀共振器波導的其中二邊之連接點,且該輸出埠波導、該第一輸入埠波導、及該第二輸入埠波導彼此平行。
在一實施例中,只有一列的該等第一柱狀物介於該第一輸入埠波導與該環狀共振器波導之間,且只有一列的該等第一柱狀物介於該第二輸入埠波導與該環狀共振器波導之間。
在一實施例中,當一第一光束與一第二光束分別經由該第一輸入埠波導與該第二輸入埠波導而進入該環狀共振器波導時,55%~85%的該第一光束順時鐘方向行進於該環狀共振器波導中,其餘15%~45%的該第一光束逆時鐘方向行進於該環狀共振器波導中,且55%~85%的該第二光束逆時鐘方向行進於該環狀共振器波導中,其餘15%~45%的該第二光束順時鐘方向行進於該環狀共振器波導中;約70%的該第一光束順時鐘方向行進於該環狀共振器波導中,其餘約30%的該第一光束逆時鐘方向行進於該環狀共振器波導中,且約70%的該第二光束逆時鐘方向行進於該環狀共振器波導中,其餘約30%的該第二光束順時鐘方向行進於該環狀共振器波導中。
100‧‧‧邏輯閘裝置
110‧‧‧環狀共振器波導
111‧‧‧第一邊
112‧‧‧第二邊
113‧‧‧第三邊
114‧‧‧第四邊
115‧‧‧第五邊
116‧‧‧第六邊
120‧‧‧第一輸入埠波導
130‧‧‧第二輸入埠波導
140‧‧‧輸出埠波導
150‧‧‧基板
151‧‧‧第一柱狀物
251‧‧‧第二柱狀物
第1圖為根據本發明實施例之全光學式邏輯閘裝置的結構示意圖。
第2圖為根據本發明另一實施例之全光學式邏輯閘裝置的結構示意圖。
第3圖為根據本發明另一實施例之全光學式邏輯閘裝置的結構示意圖。
第4圖為根據本發明另一實施例之全光學式邏輯閘裝置的結 構示意圖。
為對本發明之特徵、目的及功能有更進一步的認知與瞭解,茲配合圖式詳細說明本發明的實施例如後。在所有的說明書及圖示中,將採用相同的元件編號以指定相同或類似的元件。
在各個實施例的說明中,當一元素被描述是在另一元素之「上方/上」或「下方/下」,係指直接地或間接地在該另一元素之上或之下的情況,其可能包含設置於其間的其他元素;所謂的「直接地」係指其間並未設置其他中介元素。「上方/上」或「下方/下」等的描述係以圖式為基準進行說明,但亦包含其他可能的方向轉變。所謂的「第一」、「第二」、及「第三」係用以描述不同的元素,這些元素並不因為此類謂辭而受到限制。為了說明上的便利和明確,圖式中各元素的厚度或尺寸,係以誇張或省略或概略的方式表示,且各元素的尺寸並未完全為其實際的尺寸。
第1圖為根據本發明實施例之全光學式邏輯閘裝置100的結構示意圖。如第1圖所示,該邏輯閘裝置100包含一環狀共振器波導110、一第一輸入埠波導120、一第二輸入埠波導130、及一輸出埠波導140;其係形成於一基板150上,該基板150的表面將會製作成光子晶體結構,藉以形成光子晶體波導形式的上述波導110/120/130/140,使得該邏輯閘裝置100可執行全光學式的元件操作。這裡所謂的「全光學式」的元件操作,係指該元件的操作完全是以光能量或光信號來達成元件的驅動及其功能,不需要電能量或電信號的介入。
該基板150的組成可以是介電質(Dielectric)材料;在本實施例中,我們將採用半導體的晶體材料作為該基板150,例如,矽(Si) 基板。藉由適當的製程,例如,電子束蝕刻(Electronic beam lithography),可在該基板150的表面形成光子晶體結構,其可包含複數個第一柱狀物(rod)151,以正方形或三角形晶格的形式排列成陣列;在如第1圖所示的實施例中,該等第一柱狀物151係排列成三角形晶格的陣列。該第一柱狀物151可以是圓形或等邊多邊形剖面的柱體,例如,圓柱體、方柱體或等邊六邊形柱體;且在本實施例中,該等第一柱狀物151係為垂直於該基板150表面的圓柱體之柱狀物。
該環狀共振器波導110的輪廓為六邊形,具有一一接續的六個邊111/113/114/112/116/115而形成一環、且其六個內角皆為120度。如第1圖所示,該環狀共振器波導110的上側邊為第一邊111,其下側邊為第二邊112,其右側邊則有第三邊113及第四邊114,其左側邊則有第五邊115及第六邊116;該第一邊111與該第二邊112互相平行,該第三邊113與該第六邊116互相平行,該第四邊114與該第五邊115互相平行。該第一輸入埠波導120光學連接該環狀共振器波導110的第一邊111,該第二輸入埠波導130光學連接該環狀共振器波導110的第二邊112,且該輸出埠波導140光學連接(本實施例為直接連接)該環狀共振器波導110的第三邊113及第四邊114之連接點。在如第1圖所示的實施例中,上述的該等波導110、120、130及140係為將部分的該等第一柱狀物151自該光子晶體結構中移除所形成之缺陷線段。
在另一實施例中,我們亦可在上述的缺陷線段中設置複數個第二柱狀物251,藉以形成該等波導110、120、130及140。該第二柱狀物251亦可以是圓形或等邊多邊形剖面的柱體,例如,圓柱體、方柱體或等邊六邊形柱體;如第2圖所示,該等第二柱狀物251為形成於該等被移除第一柱狀物151原本的晶格位置上的 方柱體,其餘皆與如第1圖的描述相同,在此不再贅述。請注意,該等第二柱狀物251的材質、形狀及其尺寸必須有別於該等第一柱狀物151,而產生不同的光子晶體之光學特性,藉以設計成該等波導110、120、130及140,並調整其波導特性。倘若該等第一柱狀物151與該等第二柱狀物251皆採用圓柱體,則其該等第二柱狀物251的直徑或材質可選用與該等第一柱狀物151不同者。
如第1圖所示,該第一輸入埠波導120平行於該環狀共振器波導110的第一邊111,且一列的該等第一柱狀物151介於該第一輸入埠波導120與該環狀共振器波導110之間,則該第一輸入埠波導120與該環狀共振器波導110的第一邊111形成一類似方向耦合器(directional coupler)的操作機制,以作為分光器(beam splitter)之用;該第二輸入埠波導130平行於該環狀共振器波導110的第二邊112,且一列的該等第一柱狀物151介於該第二輸入埠波導130與該環狀共振器波導110之間,則該第二輸入埠波導130與該環狀共振器波導110的第二邊形成另一類似方向耦合器的操作機制,亦作為分光器之用;該輸出埠波導140連接該環狀共振器波導110的第三邊113及第四邊114之連接點,以形成一類似Y形分岔(Y-branch)波導的操作機制,以作為合光器(beam combiner)之用。在如第1圖所示的實施例中,該輸出埠波導140、該第一輸入埠波導120、及該第二輸入埠波導130互相平行。
如第1圖所示,倘若一第一光束與一第二光束分別經由該第一輸入埠波導120與該第二輸入埠波導130而進入該環狀共振器波導110,藉由上述的光子晶體結構之佈局設計,可使55%~85%的該第一光束順時鐘方向行進於該環狀共振器波導110中,其餘15%~45%的該第一光束逆時鐘方向行進於該環狀共振器波導110中,並使55%~85%的該第二光束逆時鐘方向行進於該環狀共振 器波導110中,其餘15%~45%的該第二光束順時鐘方向行進於該環狀共振器波導110中。
在一較佳實施例中,我們可調整該第一輸入埠波導120與該第一邊111的重疊長度,使得該方向耦合器讓約70%的該第一光束順時鐘方向行進於該環狀共振器波導110中,其餘約30%的該第一光束逆時鐘方向行進於該環狀共振器波導110中;此外,調整該第二輸入埠波導130與該第二邊112的重疊長度,使得該方向耦合器讓約70%的該第二光束逆時鐘方向行進於該環狀共振器波導110中,其餘約30%的該第二光束順時鐘方向行進於該環狀共振器波導110中。如此,當一信號光進入該第一輸入埠波導120或該第二輸入埠波導130時,該信號光會被分光成在該環狀共振器波導110中逆時鐘方向行進的信號光與順時鐘方向行進的信號光。在本實施例中,我們可設計該環狀共振器波導110,使得對於上述逆時鐘方向與順時鐘方向行進的信號光而言,該第二邊112、該第六邊116及該第五邊115所組成的路程差可形成3 π/4的相位差,則當上述二反方向行進的信號光在該環狀共振器波導110的第三邊113與第四邊114之Y形分岔連接點相遇時,會產生部分地破壞性干涉,而輸出能量不到原信號光35%的低傳輸量至該輸出埠波導140。也就是說,當只有一邏輯「1」的信號光輸入到該第一輸入埠波導120或該第二輸入埠波導130的其中一者時,則該輸出埠波導140將輸出邏輯「0」的信號光。
如前段落說明所述,當信號光只進入該第一輸入埠波導120或該第二輸入埠波導130的其中一者時,該信號光所分出的逆時鐘方向與順時鐘方向光束會在該環狀共振器波導110的第三邊113與第四邊114之Y形分岔連接點相遇,而產生部分地破壞性干涉之暫時性干涉光束。然而,在另一方面,當兩束波長及強度相同 的信號光分別進入該第一輸入埠波導120與該第二輸入埠波導130時,每個該信號光都會以約70%:30%的比率被分光成在該環狀共振器波導110中逆時鐘方向與順時鐘方向行進的光束,並都在Y形分岔連接點產生部分地破壞性干涉之暫時性干涉光束。倘若上述兩個暫時性干涉光束的相位相同,則兩者又會在該Y形分岔連接點產生建設性干涉;這可依據環狀共振器的光束重疊原理(superposition principle)而加以推論,因而可輸出能量接近原信號光的高傳輸量至該輸出埠波導140。也就是說,當兩個邏輯「1」的信號光分別輸入到該第一輸入埠波導120與該第二輸入埠波導130時,則該輸出埠波導140將輸出邏輯「1」的信號光。
綜上所述,當邏輯「1」的光束提供給該第一輸入埠波導120且邏輯「0」的光束提供給該第二輸入埠波導130、或者是邏輯「0」的光束提供給該第一輸入埠波導120且邏輯「1」的光束提供給該第二輸入埠波導130時,該輸出埠波導140將輸出邏輯「0」的信號光束;而當邏輯「1」的光束同時提供給該第一輸入埠波導120及該第二輸入埠波導130時,該輸出埠波導140將輸出邏輯「1」的信號光束;此外,倘若邏輯「0」的光束同時提供給該第一輸入埠波導120及該第二輸入埠波導130時,該輸出埠波導140當然會輸出邏輯「0」的信號光束。因此,該邏輯閘裝置100可達成「及(AND)」操作的邏輯閘功能。此外,該邏輯閘裝置100亦可設計成「或(OR)」、「互斥或(XOR)」、或其他功能的邏輯閘,本發明對此不加以限制。
在另一實施例中,請參考第1圖,該輸出埠波導140亦可不直接連接該環狀共振器波導110的第三邊113及第四邊114之連接點,而是該輸出埠波導140的左半部為一Y形結構,其二邊分別平行於該環狀共振器波導110的第三邊113及第四邊114,並間隔 一列的該等第一柱狀物151,如第3圖所示,則該輸出埠波導140與該環狀共振器波導110係為方向耦合式的光學連接。此外,該第一輸入埠波導120與該環狀共振器波導110的第一邊111以及該第二輸入埠波導130與該環狀共振器波導110的第二邊112所形成的方向耦合器之耦合長度較短,藉以提供該環狀共振器波導110適當的共振或干涉機制。除此之外,本實施例的其餘部份皆與如第1圖的描述相同,在此不再贅述。
在另一實施例中,我們亦可針對正方形晶格形式的光子晶體結構進行邏輯閘裝置的設計佈局。在如第4圖所示的實施例中,該等第一柱狀物151係排列成正角形晶格的陣列,垂直設置於該基板150表面。該環狀共振器波導410的輪廓為正方形,具有四個邊411/412/413/414而形成一環。如第4圖所示,該環狀共振器波導410的上側邊為第一邊411,其下側邊為第二邊412,其右側邊為第三邊413,其左側邊為第四邊414。該第一輸入埠波導120光學連接該環狀共振器波導410的第一邊411,該第二輸入埠波導130光學連接該環狀共振器波導410的第二邊412,且該輸出埠波導140直接連接該環狀共振器波導410的第三邊413之中點。如第4圖所示,上述的該等波導410、120、130及140係為將部分的該等第一柱狀物151自該光子晶體結構中移除所形成之缺陷線段。除此之外,本實施例的其餘部份皆與如第1圖的描述相同,在此不再贅述。
唯以上所述者,僅為本發明之較佳實施例,當不能以之限制本發明的範圍。即大凡依本發明申請專利範圍所做之均等變化及修飾,仍將不失本發明之要義所在,亦不脫離本發明之精神和範圍,故都應視為本發明的進一步實施狀況。
100‧‧‧邏輯閘裝置
110‧‧‧環狀共振器波導
111‧‧‧第一邊
112‧‧‧第二邊
113‧‧‧第三邊
114‧‧‧第四邊
115‧‧‧第五邊
116‧‧‧第六邊
120‧‧‧第一輸入埠波導
130‧‧‧第二輸入埠波導
140‧‧‧輸出埠波導
150‧‧‧基板
151‧‧‧第一柱狀物

Claims (9)

  1. 一種全光學式邏輯閘裝置,包括:一表面形成有光子晶體結構的基板,該光子晶體結構包含複數個依該基板材質的晶格排列之第一柱狀物;一多邊形的環狀共振器波導,形成於該基板上;一第一輸入埠波導,形成於該基板上,並光學地連接該環狀共振器波導的一第一邊;一第二輸入埠波導,形成於該基板上,並光學地連接該環狀共振器波導的一第二邊;以及一輸出埠波導,形成於該基板上,並光學地連接該環狀共振器波導;其中,該等波導係為將部分的該等第一柱狀物自該光子晶體結構中移除所形成之缺陷線段;其中,該第一輸入埠波導與該環狀共振器波導的該第一邊平行,且至少一列的該等第一柱狀物介於該第一輸入埠波導與該環狀共振器波導之間;該第二輸入埠波導與該環狀共振器波導的該第二邊平行,且至少一列的該等第一柱狀物介於該第二輸入埠波導與該環狀共振器波導之間。
  2. 如申請專利範圍第1項所述之全光學式邏輯閘裝置,其中,該基板包含矽,且該等第一柱狀物係以三角形晶格排列於該基板的表面。
  3. 如申請專利範圍第1項所述之全光學式邏輯閘裝置,其中,該第一柱狀物為垂直於該基板的表面之一圓柱或一等邊多邊柱。
  4. 如申請專利範圍第1項所述之全光學式邏輯閘裝置,更包括複數個第二柱狀物,其形成於該光子晶體結構中、該等第一柱狀物被移除的部分所形成之缺陷線段中,且該等第二柱狀物形成 該等波導。
  5. 如申請專利範圍第1項所述之全光學式邏輯閘裝置,其中,該環狀共振器波導為六邊形,且其六個內角皆為120度。
  6. 如申請專利範圍第1項所述之全光學式邏輯閘裝置,其中,該輸出埠波導直接連接該環狀共振器波導的其中二邊之連接點,且該輸出埠波導、該第一輸入埠波導、及該第二輸入埠波導彼此平行。
  7. 如申請專利範圍第1項所述之全光學式邏輯閘裝置,其中,只有一列的該等第一柱狀物介於該第一輸入埠波導與該環狀共振器波導之間,且只有一列的該等第一柱狀物介於該第二輸入埠波導與該環狀共振器波導之間。
  8. 如申請專利範圍第1項所述之全光學式邏輯閘裝置,其中,當一第一光束與一第二光束分別經由該第一輸入埠波導與該第二輸入埠波導而進入該環狀共振器波導時,55%~85%的該第一光束順時鐘方向行進於該環狀共振器波導中,其餘15%~45%的該第一光束逆時鐘方向行進於該環狀共振器波導中,且55%~85%的該第二光束逆時鐘方向行進於該環狀共振器波導中,其餘15%~45%的該第二光束順時鐘方向行進於該環狀共振器波導中。
  9. 如申請專利範圍第8項所述之全光學式邏輯閘裝置,其中,約70%的該第一光束順時鐘方向行進於該環狀共振器波導中,其餘約30%的該第一光束逆時鐘方向行進於該環狀共振器波導中,且約70%的該第二光束逆時鐘方向行進於該環狀共振器波導中,其餘約30%的該第二光束順時鐘方向行進於該環狀共振器波導中。
TW103117375A 2014-05-16 2014-05-16 全光學式邏輯閘裝置 TWI575295B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW103117375A TWI575295B (zh) 2014-05-16 2014-05-16 全光學式邏輯閘裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103117375A TWI575295B (zh) 2014-05-16 2014-05-16 全光學式邏輯閘裝置

Publications (2)

Publication Number Publication Date
TW201544887A TW201544887A (zh) 2015-12-01
TWI575295B true TWI575295B (zh) 2017-03-21

Family

ID=55407068

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103117375A TWI575295B (zh) 2014-05-16 2014-05-16 全光學式邏輯閘裝置

Country Status (1)

Country Link
TW (1) TWI575295B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105591269B (zh) * 2016-03-10 2019-06-04 上海理工大学 宽带表面等离子体逻辑输入源
TWI641882B (zh) * 2017-06-15 2018-11-21 中華學校財團法人中華科技大學 全光學式編碼元件
CN112114464A (zh) * 2020-09-25 2020-12-22 南京邮电大学 一种二维光子晶体半加器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050259999A1 (en) * 2004-05-21 2005-11-24 Covey John L Optical device and circuit using phase modulation and related methods
TWM341215U (en) * 2008-02-22 2008-09-21 Wistek Co Ltd OR-gate light logical gate device for photon crystal light waveguide
CN101916027A (zh) * 2010-08-03 2010-12-15 福建师范大学 基于单个光子晶体微环的全光光逻辑门器件
CN102722062A (zh) * 2012-07-18 2012-10-10 北京邮电大学 一种基于光子晶体波导集成的全光异或逻辑门结构
US20130016411A1 (en) * 2011-07-14 2013-01-17 Liau Teh-Chau Eit-based photonic logic gate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050259999A1 (en) * 2004-05-21 2005-11-24 Covey John L Optical device and circuit using phase modulation and related methods
TWM341215U (en) * 2008-02-22 2008-09-21 Wistek Co Ltd OR-gate light logical gate device for photon crystal light waveguide
CN101916027A (zh) * 2010-08-03 2010-12-15 福建师范大学 基于单个光子晶体微环的全光光逻辑门器件
US20130016411A1 (en) * 2011-07-14 2013-01-17 Liau Teh-Chau Eit-based photonic logic gate
CN102722062A (zh) * 2012-07-18 2012-10-10 北京邮电大学 一种基于光子晶体波导集成的全光异或逻辑门结构

Also Published As

Publication number Publication date
TW201544887A (zh) 2015-12-01

Similar Documents

Publication Publication Date Title
JP4793660B2 (ja) 導波路の結合構造
TWI575295B (zh) 全光學式邏輯閘裝置
JP5304780B2 (ja) 光スイッチ及びその製造方法
US10338454B2 (en) Optical clock generator
Mondal et al. Realization of all-optical logic AND gate using dual ring resonator
Jia et al. Recent progress on femtosecond laser micro-/nano-fabrication of functional photonic structures in dielectric crystals: A brief review and perspective
Emoto et al. Fabrication and optical properties of binary colloidal crystal monolayers consisting of micro-and nano-polystyrene spheres
CN103941337A (zh) 基于同构二维光子晶体的y型偏振滤波分束器
Wang et al. Proposal for high efficiently 1× 4 power splitter based on photonic crystal waveguides
TWI641882B (zh) 全光學式編碼元件
US10473854B2 (en) High-contrast photonic crystal “and” logic gate
Notaros et al. Integrated optical phased array butterfly architecture for independent amplitude and phase control
JP5299290B2 (ja) 光スイッチ及びその製造方法
WO2010073704A1 (ja) 光スイッチ
TWM569975U (zh) 用於5g通訊網路的光控邏輯閘
CN102520521A (zh) 三级二维光子晶体缩束器及其制作方法
CN102565935A (zh) 谐振耦合双向传输光子晶体波导及制作方法
TWM569854U (zh) 用於5g通訊網路的全光邏輯閘
TWM569983U (zh) 用於5g通訊的編碼裝置
JP2011203603A (ja) 光学素子の製造方法
TWM569853U (zh) 用於5g通訊的邏輯閘元件
CN102565936B (zh) 侧面耦合单向传输光子晶体波导器件
CN102590949A (zh) 光子晶体边耦合双通道光波导传输系统
CN102419480A (zh) 基于光子晶体谐振腔的两级缩束系统及其制作方法
WO2016050180A1 (zh) 圆孔式正方晶格光子晶体低折射率双补偿散射柱直角波导

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees