CN102722062A - 一种基于光子晶体波导集成的全光异或逻辑门结构 - Google Patents

Abstract

本发明涉及一种基于光子晶体波导集成的全光异或逻辑门结构。本发明是由特殊设计的光子晶体W1波导和W5波导集成而成。W1波导组成输入输出通道，W5波导作为多模干涉波导，通过改变输入信号的相位使逻辑输出端的光强在最大值和最小值之间转换，进而实现异或功能。本发明的输入输出逻辑值由输入信号的相位决定，输出信号的逻辑值由逻辑输出端的输出光强决定，因此本发明可用于BPSK通信系统中对BPSK信号进行异或运算。

Description

一种基于光子晶体波导集成的全光异或逻辑门结构

技术领域

本发明涉及一种基于光子晶体波导集成的全光异或逻辑门结构，属于全光逻辑门的技术领域。

背景技术

随着光通信技术的飞速发展，超高速光信号处理技术在光通信中的位置越来越重要，同时对组建光通信系统的设备要求也越来越高。直接在光域上实现各种逻辑操作的全光逻辑门，可以应用于全光网络中的标签交换、数据编码和光分组路由等，是组建全光通信系统和实现全光集成芯片的关键设备之一。尤其是超小型的全光逻辑门设备，更适合应用于大规模集成光路的组建，因此备受关注。光子晶体是一种在光学尺度上具有周期性介电结构的人工设计和制作的微结构材料，其独特的可在波长尺度内控光能力给超小型光集成带来了希望。而由光子晶体实现的全光逻辑门也成为研究热点。

目前，基于光子晶体全光逻辑门主要有基于非线性光子晶体的非线性效应的全关逻辑门(文献1，Qiang Liu，Zhengbiao Ouyang，Chih Jung Wu，Chung Ping Liu，and Jong C.Wang，“All-optical half adder based on cross structures in two-dimensional photonic crystals，”Opt.Exp.，vol.16，no.23，pp.18992-19000，Nov.2008，和文献2，Parisa Andalib and Nosrat Granpayeh，“All-optical ultracompact photonic crystal AND gate based on nonlinear ring resonators，”J.Opt.Soc.Amer.B，vol.26，no.1，Jan.2009，和文献3，Zhi-Hong Zhu，Wei-Min Ye，Jia-Rong Ji，Xiao-Dong Yuan，and Chun Zen，“High-contrast light-by-light switching and AND gate based onnonlinear photonic crystals，”Opt.Exp.，vol.14，no.5，pp.1783-1788，Mar.2006.)，基于光子晶体自准直效应型的全光逻辑门(文献4，A.P.Kabilan，X.Susan Christina，P.Elizabeth Caroline，“Photonic Crystal based all Optical OR and XOR Logic Gates，”Sec.Int.con.on Comp.，Comm.and Net.Tec.，2010，和文献5，Yuanliang Zhang，Yao Zhang，and Baojun Li，“Optical switchesand logic gates based on self-collimated beams in two-dimensional photonic crystals，”Opt.Exp.，vol.15，no.15，pp.9287-9292，Jul.2007.)，基于四波混频效应的光子晶体慢光波导全光逻辑门(文献6，C.Husko，T.D.Vo，B.Corcoran，J.Li，T.F.Krauss，and B.J.Eggleton，“Ultracompactall-optical XOR logic gate in a slow-light silicon photonic crystal waveguide，”Opt.Exp.，vol.19，no.21，pp.20681-20690，Oct.2011.)等等。这些光子晶体全光逻辑门展示了一些优点，如集成度高、响应快等，但是，利用非线性光子晶体的非线性效应而实现的全关逻辑门，需要很高的工作功率，这就导致逻辑门耗能很大，而耗能低的全光逻辑门可能更适合未来全光集成回路的组建；利用光子晶体自准直效应的全光逻辑门，结构简单，但是处于自准直频域外的光会使器件的能量损耗增大，会大大降低器件的效率；利用四波混频效应在硅基光子晶体慢光波导上实现全光逻辑门，能实现超小型的全光逻辑门设备，但是，器件的透射率很低，增大了器件的能量损耗。2011年，Yuhei Ishizaka，Yuki Kawaguchi，等人提出一种超小型耗能低的光子晶体全光逻辑门(文献7，Yuhei Ishizaka，Yuki Kawaguchi，Kunimasa Saitoh，and MasanoriKoshiba，“Design of ultra compact all-optical XOR and AND logic gates with low powerconsumption，”Opt.Com.284，pp.3528-3533，Apr.2011.)，但是模型较低的误差容限可能限制了其应用。所以，耗能低、体积小且误差容限高的全光逻辑门的设计显得尤为重要。

光子晶体多模干涉波导以其结构简单、损耗低且操作带宽较大，被广泛应用于各种全光器件的设计之中(文献8，Zhangjian Li，Yao Zhang，and Baojun Li，“Terahertz photonic crystalswitch in silicon based on self-imaging principle，”Opt.Exp.，vol.14，no.9，pp.3887-3892，May2006，和文献9，Hyun-Jun Kim，Insu Park，Beom-Hoan O，Se-Geun Park，El-Hang Lee，andSeung-Gol Lee，“Self-imaging phenomena in multi-mode photonic crystal line-defect waveguides：application to wavelength de-multiplexing，”Opt.Exp.，vol.12，no.23，pp.5625-5633，Nov.2004，和文献10，Qile Zhu and Baojun Li，“Photonic crystal waveguide-based Mach Zehnderdemultiplexer，”App.Opt.，vol.45，no.35，Dec.2006，和文献11，Ming-Feng Lu，Shan-Mei Liao，and Yang-Tung Huang，“Ultracompact photonic crystal polarization beam splitter based onmultimode interference，”App.Opt.，vol.49，no.4，Feb.2010，和文献12，Yao Zhang，ZhangjianLi，and Baojun Li，“Multimode interference effect and self-imaging principle in two-dimensionalsilicon photonic crystal waveguides for terahertz waves，”Opt.Exp.，vol.14，no.7，pp.2679-2689，Nov.2006.)。

本发明所涉及的光子晶体波导集成的全光异或逻辑门，由特殊设计的光子晶体W1波导和W5波导集成而成。W1波导构成异或逻辑门的输入和输出通道，而W5波导作为多模干涉区的多模干涉波导。W1波导和W5波导分别为在完美的光子晶体中沿x方向去掉1排和5排介质柱而形成的线缺陷波导。携带不同相位的输入光分别由相应的输入端进入多模干涉区，并在多模干涉区进行干涉叠加，通过改变输入光的相位来使逻辑输出端的光强在最大值和最小值之间转换，从而实现异或逻辑功能。而且，通过特殊设计异或逻辑结构的输入和输出通道的结构，可以使该异或逻辑结构在整个通信C波段的消光比在22.35dB以上。本发明的输入端的逻辑值由输入信号的相位决定，逻辑输出端的逻辑输出值是由输出信号的强度决定，因此本发明可以实现对BPSK信号的异或运算，可应用于BPSK通信系统。

发明内容

本发明的目的在于解决传统光子晶体全光逻辑门所存在的一些问题，如，耗能大，透射底，误差容限小，等等，从而提出一种基于光子晶体波导集成的全光异或逻辑门。本发明结构简单、尺寸小、耗能低且误差容限较高，是实现全光逻辑门的理想方案。

本发明由特殊设计的W1波导和W5波导集成而成。其中，W1波导构成异或逻辑门的输入和输出通道，W5波导作为多模干涉区的多模干涉波导。工作原理为：在两个输入端分别输入中心波长相同、偏振方式相同且功率相同，但相位不同的光信号，由输入端进入到多模干涉区进行相干叠加，通过改变输入信号的相位来使逻辑输出端的光强在最大值和最小值之间变换，进而实现在通信C波段上的异或运算。本发明所涉及的逻辑输入值是由输入光的相位决定，而逻辑输出值是由输出光强决定，所以本发明可应用于BPSK通信系统中对BPSK信号进行异或运算。

本发明的目的可通过如下措施来实现：

一种基于光子晶体波导集成的全光异或逻辑门结构，其中：

该全光逻辑门是在二维三角晶格介质柱型光子晶体上实现的，其中二维三角晶格柱型光子晶体可通过电子束光刻技术制作。

所述的光子晶体波导集成的异或逻辑结构的两个输入通道由2个60°弯曲的W1波导组成，具体实现如下：在完美二维光子晶体中沿x方向去掉6个介质柱形成W1波导，作为输入通道A，之后在该W1波导的下方间隔9排介质柱的位置再去掉6个介质柱，作为输入通道B，之后再在两个W1波导的末端均按60°弯曲方向引入长度为2a的W1波导。

所述的光子晶体波导集成的异或逻辑结构的多模干涉波导由W5波导组成，具体实现如下：在输入通道A和B末端沿x方向连续去掉5排介质柱形成W5多模干涉波导，可根据多模干涉的模间理论计算出相邻模式的耦合长度找到最短的成像位置，即作为多模干涉波导的长度，当携带不同相位的光信号(偏振方式、功率以及中心频率均相同)，由输入通道A和B分别进入到多模干涉区域时，会在此进行干涉叠加，在像点会出现最大的能量，再改变输入信号的相位，在原像点位置又会出现最小的能量，这样，通过改变输入信号的相位而使逻辑输出端口的输出光强在最大和最小值之间变换，从而实现异或功能。

所述的多模干涉波导，即W5波导，其长度由多模干涉的模间耦合理论确定为6a，本设计将多模干涉区的长度确定为7a。

所述的多模干涉区的特殊结构设计，将初始端和末端的3个介质柱去掉，通过仿真发现，逻辑门在通信C波段上的消光比显著提高。

所述的光子晶体波导集成的异或逻辑结构的两个输出通道也由2个60°弯曲的W1波导组成，其结构和输入通道相对称，整个逻辑门的结构是对称的。

所述的光子晶体波导集成的异或逻辑结构其逻辑输出端的消光比可以通过调整输入和输出通道即W1波导的结构来优化提高到22.35dB以上，具体实现如下：对输入输出通道的60°弯曲的W1波导的临近波导中心的第一排介质柱垂直于波导中心向两边平移0.35a，使直W1波导的波导中心宽度增大为

弯曲部分的宽度增大为2.7a，其中a是该光子晶体的晶格常数。

所述的二维三角晶格柱形光子晶体，介质柱为硅柱，其折射率为3.48，背景为二氧化硅，其折射率为1.45。

所述的二维三角晶格柱形光子晶体，介质柱的半径为0.2a，晶格常数a＝467nm。

所述的基于多模干涉的光子晶体全光逻辑门，其输入端的逻辑值是由输入信号的相位决定，对于输入端口A，光信号的相位为0°定义为逻辑值1，光信号的相位为180°定义为逻辑值0，对于输入端口B，光信号的相位为90°定义为逻辑值1，光信号的相位为-90°定义为逻辑值0。

所述的基于多模干涉的光子晶体全光逻辑门，其输出端的逻辑值是由输出信号的强度决定，光强最大时定义为逻辑1，光强最小时定义为逻辑0。

与传统方法相比本发明有如下优点：

1.本发明利用多模干涉原理，增大了有效操作带宽范围，使逻辑门能在整个通信C波段上实现消光比大于22.35dB。

2.本发明的实现是基于以二氧化硅为背景，硅为介质柱的二维光子晶体，不采用非线性光子晶体，从而所设计的逻辑门的工作功率较低，耗能少。

3.本发明实现于光子晶体波导的集成，所以尺寸较小，长为8.9um，宽为7.3um，有利于全光集成。

4.本发明的输入输出逻辑值是由输入信号的相位决定，所以本发明可以实现对BPSK信号的异或运算。

5.本发明的逻辑功能的实现不需要外加控制光，操作简单。

6.本发明所涉及的逻辑异或结构的误差容限较高，可达20％，即当所有半径都比理论尺寸偏大20％时，仍然可以进行异或运算，而且消光比在10dB以上的C波段的操作带宽可达27nm。

本发明的原理如下：

本发明所涉及的一种基于光子晶体波导集成的全光异或逻辑门结构，是由W1波导和W5波导集成而成，实现于二维三角晶格柱型光子晶体，其原理如下：

首先，用平面波展开法分别计算出完美光子晶体的禁带范围以及W1和W5波导的能带曲线，研究W1和W5波导禁带中的导模性质。根据公式(1)可以计算频率f＝0.3013处，基模和其他模间的干涉距离，模间耦合公式如下：

$L_c=\frac{\mathrm{\π}}{{\mathrm{\β}}_0-{\mathrm{\β}}_n}---\left(1\right)$

其中，L_c代表多模干涉波导中的基模和其他模间的耦合长度，β₀和β_n分别为频率f＝0.3013所对应的0阶模的传播常数和n阶模的传播常数。找出最短的模间耦合距离，估计出当两路携带不同相位的信号光输入到多模干涉波导中时，场强最强的位置，输出端口即设在该位置。

本发明经过优化，包括去掉干涉区的某些介质柱(柱A、B和C)，将构成输入输出端的具有60°弯曲的W1波导的临近波导中心的第一排介质柱垂直于波导中心向外平移，可实现在整个通信C波段上的消光比达到22.35dB以上，消光比定义如下：

$\mathrm{ER}=10{\log }_{10}\frac{P_1}{P_0}---\left(2\right)$

其中，P₁和P₀分别为逻辑输出端输出逻辑1和逻辑0时的输出光的功率。本发明的异或逻辑结构在整个通信C波段的透射均在85％以上，透射的计算公式如下：

$\mathrm{TR}=\frac{P_C}{P_A+P_B}\×100\%---\left(3\right)$

其中，P_A和P_B分别为输入端A和输入端B的信号的输入功率，P_C为逻辑输出端C在逻辑值为1的输出功率。

异或逻辑结构的转换效率在98％以上，转换效率的公式定义如下：

$\mathrm{\η}=\frac{P_C}{P_{\max }}\×100\%---\left(4\right)$

其中，P_max代表逻辑输出端的最大的输出功率，P_C代表逻辑输出端的输出功率，当输入端A的输入光的相位从-180°到180°变化，而输入端B的输入光的相位固定等于90°。

异或逻辑结构的误差在20％时，即当所有半径都比理论尺寸偏大20％时，仍然可以进行异或运算，而且消光比在10dB以上的C波段的操作带宽可达27nm。

携带不同相位的光信号，由W1波导组成的两个输入通道进入到由W5波导组成的多模干涉区进行干涉叠加，并且随着输入信号的相位的改变，逻辑输出端的光强将在最大和最小值之间转换，从而在通信C波段上实现异或逻辑功能。

附图说明

以下各图所取的光子晶体波导集成的异或逻辑门结构参数均与具体实施方式中相同。

图1是利用光子晶体波导集成的全光异或逻辑门的结构模型示意图，其由W1波导和W5波导集成而成，其中，W1波导构成异或门的输入和输出通道，而W5波导构成异或门的多模干涉波导。该光子晶体波导集成逻辑门由二维三角晶格介质柱型光子晶体组成，介质柱为硅柱，其半径r和折射率n_Si分别0.2a和3.48，背景为二氧化硅，其折射率n_SiO2为1.45，晶格常数a＝467nm。

图2为TM偏振光激励下的W5波导、W1波导和经平移的W1波导的导模图。其中黑色曲线为W5波导的导模图，蓝色曲线代表W1波导的导模图，红色曲线代表平移的W1波导的导模图，其中临近W1波导中心的第一排硅柱分别垂直于波导中心向两侧平移0.35a。

图3为干涉区初始位置和末端位置的硅柱A、B和C对逻辑门消光比的影响图。其中，红色曲线表示干涉区保留硅柱A、B和C时的逻辑门的消光比，黑色曲线表示干涉区去掉硅柱A、B和C时的逻辑门的消光比曲线。

图4为集成异或逻辑门的消光比图，其中，红色曲线代表逻辑门输入输出通道W1波导无任何平移时的逻辑门的消光比曲线，黑色曲线代表逻辑门输入输出通道W1波导按图1所示方向平移D＝0.35a时的逻辑门的消光比曲线。

图5为集成异或逻辑门的逻辑输出端的透射曲线。

图6为集成异或逻辑门的逻辑输出端的转换效率曲线。其中，输入端口A中输入光的相位Φ1由-180°变化到180°，而输入端口B中输入光的相位Φ2固定为90°。

图7为集成异或逻辑门在误差为20％时在通信C波段的消光比。误差定义为光子晶体所有的介质柱的半径都比理论尺寸偏大Δ，当Δ＝20％时，仍然可以进行异或运算，而且消光比在10dB以上的C波段的操作带宽可达27nm。

图8为本发明进行逻辑操作的示意场图。其中，(a)为输入端口A中输入相位为Φ1＝0°(对应于逻辑值1)的光，输入端口B中输入相位为Φ2＝90°(对应于逻辑值1)的光，逻辑输出端C中输出逻辑值0；(b)为输入端口A中输入相位为Φ1＝0°(对应于逻辑值1)的光，输入端口B中输入相位为Φ2＝-90°(对应于逻辑值0)的光，逻辑输出端C中输出逻辑值1；(c)为输入端口A中输入相位为Φ1＝180°(对应于逻辑值0)的光，输入端口B中输入相位为Φ2＝90°(对应于逻辑值1)的光，逻辑输出端C中输出逻辑值1；(d)为输入端口A中输入相位为Φ1＝180°(对应于逻辑值0)的光，输入端口B中输入相位为Φ2＝-90°(对应于逻辑值0)的光，逻辑输出端C中输出逻辑值0；

图9为异或逻辑门对BPSK信号实现异或运算的示意图。其中，在输入端口A中输入BPSK信号(1100)，在输入端口B中输入BPSK信号(0101)，在逻辑输出端口C中输出信号(1001)。

具体实施方式

(1)光子晶体波导集成全光逻辑门结构的实现：

在完美二维光子晶体中沿x方向去掉6个介质柱形成W1波导，作为输入端口A，之后在该W1波导的下方间隔9排介质柱的位置再去掉6个介质柱，作为输入端口B，之后再在两个W1波导的末端均引入长度为2a的60°的弯曲W1波导。

利用平面波展开法计算出完美光子晶体的禁带，以及W1和W5波导的能带曲线，根据多模干涉的模间耦合公式，计算出模间的耦合距离，找出最短的模间耦合距离，估计出当两路携带不同相位的信号光输入到多模干涉波导中时，场强最强的位置，为了精确确定该位置，仿真端口敞开的有两个输入端的W5波导，也可通过场图找到光源的像点所在的位置，输出端口即设在该位置。

为了提高本发明所涉及的光子晶体异或逻辑结构在通信C波段上的消光比，首先去掉多模干涉区两端的介质柱，消光比明显提高。之后将输入输出端的有60°弯曲的W1波导进行平移，将临近波导中心的第一排介质柱分别垂直于波导中心向外平移0.35a，包括60°弯曲拐角处的两个介质柱也垂直于波导中心向两侧平移0.35a，此时逻辑门的消光比在整个通信C波段会提高到22.35dB以上。

(2)光子晶体波导集成的全光逻辑门具体逻辑操作的实现：

在输入端口A输入相位为Φ₁光，同时在输入端口B输入相位为Φ₂的光，假设两束光具有相同的偏振特性及相同的功率。通过设置Φ₁和Φ₂的值，来实现异或功能。输入信号光先经过滤波器的滤波，位于C波段内的光信号将通过滤波器继续分别进入到异或逻辑结构的输入端A和输入端B。选定输出端口C作为逻辑输出端。对于输入端，逻辑值是通过输入光的相位值进行设定；对于输出端，逻辑值是通过逻辑输出端口C的输出光的幅度进行设定。

假设输入端口A和输入端口B中输入的光具有相同的偏振特性以及相同的功率。对于输入端口A，相位Φ₁＝0°代表逻辑值1，相位Φ₁＝180°代表逻辑值0；对于输入端口B，相位Φ₂＝90°代表逻辑值1，相位Φ₂＝-90°代表逻辑值0。本发明将按照异或门的真值表1实现异或功能。

1)当输入端口A中输入相位为Φ₁＝0°(逻辑值1)的光，输入端口B中输入相位为Φ₂＝90°(逻辑值1)的光时，逻辑输出端口C将输出逻辑值0(即输出光的功率接近0)。

2)当输入端口A中输入相位为Φ₁＝0°(逻辑值1)的光，输入端口B中输入相位为Φ₂＝-90°(逻辑值0)的光时，逻辑输出端口C将输出逻辑值1(即输出光的功率接近2个输入光源的功率之和)。

3)当输入端口A中输入相位为Φ₁＝180°(逻辑值0)的光，输入端口B中输入相位为Φ₂＝90°(逻辑值1)的光时，逻辑输出端口C将输出逻辑值1(即输出光的功率接近2个输入光源的功率之和)。

4)当输入端口A中输入相位为Φ₁＝180°(逻辑值0)的光，输入端口B中输入相位为Φ₂＝-90°(逻辑值0)的光时，逻辑输出端口C将输出逻辑值0(即输出光的功率接近0)。

表1.异或门真值表

(3)对BPSK信号进行异或运算

在输入端口A1中输入BPSK信号(1100)，在输入端口B1中输入BPSK信号(0101)，在逻辑输出端口C中输出信号(1001)。

Claims (5)

1.一种基于光子晶体波导集成的全光异或逻辑门结构，其中该全光异或逻辑门由特殊设计的W1波导和W5波导集成而成。

2.如权利要求1所述的一种基于光子晶体波导集成的全光异或逻辑门结构，其特征是所设计的光子晶体异或逻辑结构包含一种特殊设计的多模干涉区结构：采用W5波导作为多模干涉波导，其长度可由多模干涉的模间耦合公式计算得出，并去掉多模干涉区的初始和末端位置的三个介质柱，使异或门在通信C波段的消光比得到提高。

3.如权利要求1或2所述的一种基于光子晶体波导集成的全光异或逻辑门结构，其特征是所设计的光子晶体异或逻辑结构的输入输出端的特殊结构：输入输出端均由60°弯曲的W1波导组成，通过平移W1波导临近波导中心的第一排介质柱来提高异或门在通信C波段的消光比，移动方向垂直于波导中心向外。

4.如权利要求1或2所述的一种基于光子晶体波导集成的全光异或逻辑门结构，其特征是该光子晶体异或逻辑结构的尺寸较小，长为8.9um(沿x方向)，宽为7.3um(沿z方向)，更加有利于全光集成。

5.如权利要求1或2所述的一种基于光子晶体波导集成的全光异或逻辑门结构，其特征是该光子晶体异或逻辑结构的误差容限可达到20％，即实际制作的光子晶体的半径可比理论上设计的半径大20％，此时器件在通信C波段上的操作带宽可达27nm，同时消光比在10dB以上。

Images