TWI573020B - 具處理器件之間流量控制的裝置、單芯片系統及方法 - Google Patents

具處理器件之間流量控制的裝置、單芯片系統及方法 Download PDF

Info

Publication number
TWI573020B
TWI573020B TW104107530A TW104107530A TWI573020B TW I573020 B TWI573020 B TW I573020B TW 104107530 A TW104107530 A TW 104107530A TW 104107530 A TW104107530 A TW 104107530A TW I573020 B TWI573020 B TW I573020B
Authority
TW
Taiwan
Prior art keywords
data
processing device
priority
load
data unit
Prior art date
Application number
TW104107530A
Other languages
English (en)
Other versions
TW201535121A (zh
Inventor
斯陽 克利思那 巴布爾拉帕帝
Original Assignee
領特德國公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 領特德國公司 filed Critical 領特德國公司
Publication of TW201535121A publication Critical patent/TW201535121A/zh
Application granted granted Critical
Publication of TWI573020B publication Critical patent/TWI573020B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/54Interprogram communication
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/10Flow control; Congestion control
    • H04L47/32Flow control; Congestion control by discarding or delaying data units, e.g. packets or frames
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2209/00Indexing scheme relating to G06F9/00
    • G06F2209/50Indexing scheme relating to G06F9/50
    • G06F2209/505Clust

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Advance Control (AREA)
  • Hardware Redundancy (AREA)

Description

具處理器件之間流量控制的裝置、單芯片系統及方法
本申請涉及在各自之間設置有流量控制的處理器件及對應方法。
為了處理數據,在許多情況下使用不止一個處理器件。例如,在許多應用中,除了主處理器件(例如,通用處理器)之外,還使用輔助處理器件。輔助處理器件可被設計用於數據處理中的特定任務,例如用於執行特定計算或任何其他特定任務。對於這些特定任務,輔助處理器件可例如是硬接線的且因此非常快。另一方面,在許多情況下,輔助處理器件可能不會像主處理器件一樣具有多種功能。
在某些場景下,當欲處理數據時,首先通過輔助處理器件來處理數據,且如果需要,接著將所述數據轉發至主處理器件以進一步處理。然而,由於輔助處理器件工作快,且另外在某些應用中主處理器件也可用於其他任務,因此這可導致主處理器件超負荷、數據隊列溢出及/或處理數據時出現高的延遲。根據應用而定,例如高的延遲可能是人們所不期望的,特別是在欲對數據進行實時處理的情況下。
本發明提供一種裝置,包括:一輔助處理器件,用以接收待處理數據;一主處理器件;以及一從所述主處理器件至所述輔助處理器件的反饋路徑,所述主處理器件用以通過所述反饋路徑將所述主處理器件的一負荷通知所述輔助處理器件;其中所述輔助處理器件用以根據所述主處理器件的所述負荷及所述數據的一優先權來選擇性地捨棄所接收的數據。
本發明還提供一種單芯片系統,包括:一數據單元處理引擎,用以接收輸入數據單元;一中央處理器(CPU);一CPU隊列,可操作地耦接於所述數據單元處理引擎與所述CPU之間;以及一從所述CPU至所述數據單元處理引擎的反饋路徑,所述CPU用以通過所述反饋路徑將所述CPU的一負荷通知所述數據單元處理引擎;其中所述數據單元處理引擎用以根據所接收數據單元的一優先權及從所述CPU接收的所述負荷信息將所述數據單元選擇性地轉發至所述CPU隊列。
本發明更提供一種方法,包括:在輔助處理器件處接收數據;在所述輔助處理器件處接收主處理器件的一負荷;以及根據所接收的所述負荷及所述數據的一優先權來選擇性地捨棄數據。
10‧‧‧輔助處理器件
11‧‧‧主處理器件
20‧‧‧單芯片系統
21‧‧‧封包處理引擎
22‧‧‧CPU隊列
23‧‧‧CPU
24‧‧‧分類引擎
dap‧‧‧經處理的數據
dfp‧‧‧經完全處理的數據
di‧‧‧輸入數據
dpp‧‧‧經部分處理的數據
ln‧‧‧負荷通知
pi‧‧‧輸入封包
ppp‧‧‧經部分處理的封包/經過預處理的封包
30~33‧‧‧步驟
40~46‧‧‧步驟
第1圖為為根據一實施例的裝置的方框圖。
第2圖為根據另一實施例的裝置的方框圖。
第3圖為例示根據一實施例的方法的流程圖。
第4圖為例示根據另一實施例的方法的流程圖。
以下,將參照圖式來詳細描述各種實施例。應注意,這些實 施例僅用作例示性例子而不應被視為限制本應用的範圍。
例如,儘管實施例可被描述為包括多個特徵或元件,然而在其它實施例中,可省略這些特徵或元件中的某些特徵或元件,抑或可使用替代的特徵或元件來替代。換句話講,針對實施例所述的特徵或元件不應被視為對於實施而言所必需的或必不可少的。在其它實施例中,可存在其它特徵或元件。
除非另外特別注明,否則來自不同實施例的特徵可彼此相結合。實施例可實施為硬件、固件(firmware)、軟件或其任一組合。各種元件之間的任何耦接或連接可被實施為直接連接或耦接(即,不需要中間元件的連接或耦接),抑或被實施為間接連接或耦接(即,以一個或多個中間元件來連接或耦接),只要不顯著改變連接或耦接的一般功能(例如用於轉發特定種類的數據或特定信息)即可。
連接或耦接可被實施為基於線材的耦接或無線耦接。
在某些實施例中,可提供一種包括主處理器件及輔助處理器件的裝置。輔助處理器件可接收數據、對所述數據執行某些處理,並可將如此處理過的數據(以下也被稱為經過預處理的數據)中的至少一部分轉發至主處理器件。主處理器件可將所述主處理器件的負荷(例如,關於主處理器件的處理從輔助處理器件接收的數據的能力)通知輔助處理器件。在高負荷情況下,可捨棄某些數據而非轉發至主處理器件。在某些實施例中,可例如根據數據的優先權而直接由輔助處理器件來執行這些捨棄。
現在轉向圖式,在圖1中,顯示例示根據一實施例的裝置的方框圖。圖1所示實施例的裝置包括輔助處理器件及主處理器件。在本申請 的上下文中,處理器件涉及任何種類的能夠處理數據並輸出經處理數據的器件。處理器件可以是經過相應編程的可編程器件(如微處理器或微控制器),可包括現場可編程門陣列(field programmably gate array;FPGA)、抑或可以是硬接線器件,僅舉幾個例子而言,例如為應用專用集成電路(application specific integrated circuit;ASIC)或算數邏輯單元(arithmetic logical unit;ALU)。
輔助處理器件10接收輸入數據di並將輸入數據di處理成經部分處理的數據dpp。輔助處理器件10可用以快速地執行為處理輸入數據di所需的特定任務,即,可包括有限的數據處理功能集合。例如,輔助處理器件10可被硬接線成執行某一處理。然而,在某些實施例中,輔助處理器件10可被限制於這種特定任務,而主處理器件可例如是可編程的以執行不同種類的所需處理。在某些實施例中,主處理器件11可將經部分處理的數據dpp處理成經完全處理的數據dfp。例如,輔助處理器件10所執行的任務可包括可在硬接線時快速執行的特定計算。對於某些數據,在由輔助處理器件10處理後可能不需要由主處理器件11進一步處理,且這類數據可由輔助處理器件10作為經處理的數據dap輸出。
應注意,除了處理從輔助處理器件10接收的數據之外,主處理器件11也可服務於裝置中的其它任務,例如可處理除從輔助處理器件10接收的經預處理數據dpp之外的數據、控制其它組件等。
在實施例中,所述輔助處理器件10可用以非常快速地執行輔助處理器件10被指派的任務。另一方面,所述主處理器件11用途可更為廣泛、但處理數據的速度較慢、及/或可被除處理經過預處理的數據dpp以外的 其它任務所佔用。因此,當輸入數據di的速率高且被輔助處理器件10快速處理時,經過預處理的數據dpp量可使主處理器件11超負荷,從而例如可導致高的延遲。
在圖1所示實施例中,主處理器件11通過反饋路徑以負荷通知ln將主處理器件11的負荷通知輔助處理器件10。例如,負荷通知ln可在主處理器件11中存在低負荷、中等負荷或高負荷時通知輔助處理器件10,抑或可例如以某一百分比來表示主處理器件11的負荷。也可使用任何其他負荷量度來建立負荷通知ln。
在實施例中,根據負荷通知ln而定,輔助處理器件10可決定捨棄某些數據di並且僅將某些數據作為經過預處理的數據dpp而轉發至主處理器件11。例如,在負荷通知ln指示主處理器件11具有低負荷的情況下,在某些實施例中可將基於所有輸入數據di的所有經過預處理的數據dpp轉發至主處理器件11。在負荷通知ln指示高負荷的情況下,只有具有高優先權的數據(例如,實時數據)可由輔助處理器件10進行處理,並且作為經部分處理的數據dpp而被轉發至主處理器件11。在中等負荷的情況下,可轉發具有高優先權及具有中等優先權的數據,具有低優先權的數據則可被捨棄。也可使用其它方案。
在某些實施例中,可在輔助處理器件10中對數據指派優先權。在其它實施例中,輸入數據di自身可包含關於其優先權的指示。
因此,根據圖1所示方案,可確保即使在某些實施例中主處理器件11的負荷高時仍能處理高優先權數據,而其它數據則可被捨棄以免進一步增加主處理器件11的負荷。
儘管圖1所示裝置並非限制於任何特定種類的數據,然而在某些實施例中,數據di可以是通過通信連接(例如,無線通信連接或基於線材的通信連接)所接收的數據。在某些實施例中,輸入數據di可包括各種通信標準中所使用的幀(frames)、封包、信元(cells)或任何其它種類的數據單元。
例如,在圖2中,顯示用以處理封包的裝置的實施例。圖2所示裝置被實施為單芯片系統(system-on-chip;SoC)20,即,以下所述組件21-23集成在單個芯片上。在其它實施例中,組件21-23可設置在單獨芯片上。在某些實施例中,也可將其它組件(圖2中未示出)設置在SoC 20上。SoC 20包括用於接收輸入封包pi的封包處理引擎21。封包處理引擎21是輔助處理器件的一個例子,並可被配置成(例如被硬接線成)對輸入封包pi執行有限的處理。這種有限的處理可例如包括欲對封包執行的信頭提取(header extraction)、循環冗餘校驗及/或其它處理。輸入封包pi可以是根據如下標準的封包:無線通信標準(如WLAN標準或蜂窩網絡標準(GPRS、UMTS、LTE、…))或基於線材的通信標準(電力線標準、xDSL標準(ADSL、ADSL2、VDSL、VDSL2、SHDSL、…)、家庭網絡標準或類似標準)。在其它實施例中,封包可以是非標準封包。封包處理引擎可例如被實施為硬件、固件或硬件與固件的組合,但也可至少部分地使用軟件來實施。
在由封包處理引擎21處理之後,封包處理引擎21將封包中的至少一些封包作為經部分處理的封包ppp而轉發至CPU隊列22,從而在此處等待由中央處理器(central processing unit;CPU)進行處理。
CPU隊列22可例如包括具有容量的存儲器以用於存儲一定 數量的封包。
CPU 23是可編程主處理器件的一個例子,並可被編程為對經過預處理的封包PPP執行所需處理。應注意,儘管圖2中未明確地顯示,然而與針對圖1所作出的說明類似,某些封包可能不需要由CPU 23來處理,而是可直接由封包處理引擎21輸出。其它封包可直接轉發至CPU隊列22而無需由封包處理引擎21處理。除了處理經過預處理的封包PPP之外,CPU 23也可服務於其他任務,例如控制功能、用戶接口功能或類似功能。
封包處理引擎21可被設計成執行其可非常快地執行的有限的任務。在CPU 23具有高的負荷,例如由於輸入封包的高速率及/或由於CPU 23必須執行的大量其它任務而造成高的負荷的情況下,這可導致CPU隊列22及/或CPU 23超負荷。
CPU 23可利用負荷通知ln將CPU 23的負荷通知封包處理引擎21。例如,CPU負荷可分類為三個區,其中一個是具有低負荷或最小負荷的第一區(為便於解釋,可被可視化為“綠色”),所述第一區指示CPU僅具有輕的負荷。第二區可指示中等CPU負荷(為便於解釋,可被稱為“黃色”負荷)。第三區指示CPU的高負荷(例如超過80%的負荷或超過90%的負荷)且為便於例示,可被稱為“紅色”負荷。CPU 23可定期地、不定期地、在一定數量的封包之後、在每一個封包之後或根據任何其他通知方案而將CPU 23的負荷通知封包處理引擎21。
應注意,分類成三個不同的負荷區僅用作一個例子,且可使用任何數量的負荷區,例如僅有兩個負荷區或多於三個負荷區。在某些實施例中,例如也可使用CPU負荷的百分比來通知所述負荷。
根據負荷通知而定,封包處理引擎21可根據所接收封包的優先權而丟棄某些所接收的封包。例如,封包可分類為三個不同的優先權(低、中、及高),然而在其它實施例中,也可使用任何其它數量的不同優先權。利用以上給出的例子,例如在其中CPU負荷是“綠色”的實施例中,所有優先權的封包均可由封包處理引擎21來處理並作為經過預處理的封包而轉發至CPU隊列22。在CPU負荷是“黃色”的情況下,封包處理引擎21可例如捨棄具有低優先權的封包而僅處理具有中等優先權及高優先權的封包,並且將這些封包作為經過預處理的封包PPP而轉發至CPU隊列22。在CPU負荷是“紅色”的情況下,封包處理引擎21可捨棄具有低優先權及中等優先權的封包而僅處理具有高優先權的封包,並且將具有高優先權的封包作為經過預處理的封包而轉發至CPU隊列22。
在某些實施例中,封包處理引擎21可包括分類引擎24以對輸入封包di指派優先權。在其它實施例中,可在輸入封包pi自身中(例如,在其信頭中)標記優先權。可例如根據封包的類型指派優先權。
例如,可對能實現電話服務的實時封包(如網絡電話(voice over IP;VoIP)封包)指派高優先權。可對其它實時封包(如視頻流封包)指派高優先權或中等優先權。可對不是實時封包的封包(例如,只是與下載文件有關的封包)指派低優先權。這種封包可被捨棄或稍後重新發送,此可能會延長下載的持續時間,但不會幹擾例如使用網絡電話進行的電話會話。此外或作為另外一種選擇,也可例如根據對封包發送方或接收方所指派的服務品質(quality of service;QoS)類別來指派優先權。例如,某些通信服務的用戶可具有價格更高的服務合同,且可對由此種用戶發送或發 送到此種用戶的封包指派高於由服務合同價格較低的用戶發送或發送到服務合同價格較低的用戶的封包的優先權。也可使用其它分類準則。
在某些實施例中,封包處理引擎21可在封包被捨棄時通知封包的發送方。在其它實施例中,此外或作為另外一種選擇,封包處理引擎或SoC 20的任何其它組件可向發送方發出對封包處理的確認。
儘管在圖2中使用封包作為例子,然而在其它實施例中,也可使用其它類型的數據單元(如信元、符號或幀)。
接著,參見圖3及圖4,將描述根據某些實施例的例示性方法。儘管所述方法將被描述為一系列動作或事件,然而這些動作或事件的順序不應被視為限制性的。相反,在其它實施例中,所述順序可不同於所示及/或所述順序,可重複(例如,週期性地或非週期性地)執行各種動作或事件,可與其它動作或事件(包括未明確描述的動作或事件)並行地執行某些動作或事件,可省略某些動作或事件,及/或可提供額外的動作或事件。
所述方法可使用圖1或圖2的裝置來實施,但也可使用其它裝置或器件來實施。
現在轉向圖3,在圖3所示實施例中,在30處,所述方法包括在輔助處理器件處接收數據。所述數據可以是欲處理的任何種類的數據,例如,通信系統中所使用的封包化數據。
此外,在31處,所述方法包括在輔助處理器件處接收關於主處理器件的負荷的信息。在某些實施例中,輔助處理器件及主處理器件可參照圖1所述來實施。
在32處,根據關於負荷的信息而定,輔助處理器件捨棄所接收的數據或預處理所接收數據。例如,當所述信息指示主處理器件具有低負荷時,可由輔助處理器件對所有數據進行預處理。在所述信息指示主處理器件具有高負荷的情況下,可僅對具有高優先權的數據進行預處理,其它數據則可捨棄。在其它實施例中,可使用其它準則。
在33處,將在32處預處理的數據轉發至主處理器件以進一步處理。其它數據可能不需要進一步處理而是直接輸出。應注意,在其它實施例中,可在輔助處理器件處對所有數據至少部分地進行預處理,例如以確定數據的優先權。在33處進行轉發之前,可接著作出是否要捨棄數據的決定。例如,當信息指示主處理器件具有低負荷時,可將所有數據轉發至主處理器件。在所述信息指示主處理器件具有高負荷的情況下,可僅轉發具有高優先權的數據,其它數據則可捨棄。在其它實施例中,可使用其它準則。
參見圖4,現在將描述根據另一實施例的方法。對於圖4所示方法,為例示起見,將假設封包作為數據的例子進行處理。在其它實施例中,可處理其它種類的數據,例如,信元或幀。
在圖4所示實施例中,在40處,封包處理引擎(例如圖2所示封包處理引擎21或任何其它封包處理引擎)接收封包。在41處,封包處理引擎還接收關於中央處理器(CPU)的負荷的信息。在某些實施例中,可針對在40處所接收的每一個封包,在41處執行接收CPU負荷的步驟。在其它實施例中,可定期地或不定期地執行接收CPU負荷的步驟。例如,在某些實施例中,CPU可僅在負荷改變時發送關於CPU負荷的信息。
在42處,可由封包處理引擎對封包進行預處理。封包的預處理可包括封包預處理引擎被設計用於執行的任何任務,例如對封包進行循環冗餘校驗、信頭提取或與處理有關的任何其它動作(例如封包的路由或轉發)。可選地,在43處還確定封包的優先權。例如,封包處理引擎可根據封包中數據的類型(實時數據、非實時數據、語音數據、視頻數據等)或封包發送方及/或接收方所要求的服務品質(QoS)來確定封包的優先權。在其它實施例中,封包自身可包括對其優先權的指示符,所述指示符可例如在封包發送方處添加。在這種情況下,可能不需要在封包處理引擎處對優先權進行另外確定。
在44處,封包處理引擎將檢查在41處所接收的CPU負荷情況下,封包的優先權是否足以使CPU處理所述封包。例如,當CPU負荷低時,可處理所有封包而不管其優先權如何,並在45處將封包轉發至CPU隊列。當例如CPU負荷高時,封包處理引擎在45處可僅將具有高優先權的封包轉發至CPU,具有低優先權的封包則可在46處被捨棄。在中等CPU負荷情況下,例如可在46處捨棄具有低優先權的封包,且封包處理引擎可將具有高優先權或中等優先權的封包在45處轉發至CPU隊列。
儘管在圖4所示實施例中,可在42處對每一個封包進行預處理,然而在其它實施例中,所述預處理可全部或部分地在44與45之間進行,即在某些實施例中封包處理引擎可僅對那些根據其優先權及CPU負荷,接著將被轉發至CPU隊列的封包進行預處理。否則,這些封包可被捨棄而無需進行預處理。
可使用其它方法,例如使用只有兩個優先等級的方法。在其 它實施例中,可對封包使用多於三個負荷等級(例如,以百分比形式給出的負荷)及/或多於兩個優先等級。在其它實施例中,可使用除封包之外的其它數據單元,例如信元。
上述實施例僅用作例示性例子而不應被視為限制性的。
10‧‧‧輔助處理器件
11‧‧‧主處理器件
20‧‧‧單芯片系統
dap‧‧‧經處理的數據
dfp‧‧‧經完全處理的數據
di‧‧‧輸入數據
dpp‧‧‧經部分處理的數據
ln‧‧‧負荷通知

Claims (20)

  1. 一種裝置,包括:一輔助處理器件,用以接收待處理數據;一主處理器件;以及一從所述主處理器件至所述輔助處理器件的反饋路徑,所述主處理器件用以通過所述反饋路徑將所述主處理器件的一負荷通知所述輔助處理器件;其中所述輔助處理器件用以根據所述主處理器件的所述負荷及所述數據的一優先權來選擇性地捨棄所接收的待主處理器件處理的數據,以及用以處理不需主處理器件處理的數據並將其輸出為經處理的數據。
  2. 如請求項1所述之裝置,其中所述輔助處理器件進一步用以根據所述優先權及所述負荷將經過預處理的數據轉發至所述主處理器件。
  3. 如請求項1所述之裝置,其中所述輔助處理器件包括一有限的功能集合以處理數據。
  4. 如請求項3所述之裝置,其中所述輔助處理器件包括硬件、固件、或硬件與固件的組合,以對所述有限的功能集合執行處理。
  5. 如請求項1所述之裝置,其中所述輔助處理器件包括一分類引擎,以對所接收的數據指派優先權。
  6. 如請求項1所述之裝置,其中所述主處理器件用以通過指示至少兩個不同的負荷區中的一個來發送關於所述主處理器件的負荷的信息。
  7. 如請求項1所述之裝置,其中所述輔助處理器件用以在所述主處理器件的一負荷高時捨棄具有一低優先權的資料。
  8. 一種單芯片系統,包括:一數據單元處理引擎,用以接收輸入數據單元,其中該數據單元處理引擎還用以對該接收的輸入數據單元進行循環冗餘校驗;一中央處理器(CPU);一CPU隊列,可操作地耦接於所述數據單元處理引擎與所述CPU之間;以及一從所述CPU至所述數據單元處理引擎的反饋路徑,所述CPU用以通過所述反饋路徑將所述CPU的一負荷通知所述數據單元處理引擎;其中所述數據單元處理引擎用以根據所接收數據單元的一優先權及從所述CPU接收的所述負荷信息將所述數據單元選擇性地轉發至所述CPU隊列。
  9. 如請求項8所述之單芯片系統,其中所述數據單元處理引擎用以在將所述數據單元轉發至所述CPU隊列之前預處理所述數據單元。
  10. 如請求項8所述之單芯片系統,其中所述數據單元處理引擎用以根據所述負荷信息及所述數據單元的所述優先權來捨棄未被轉發至所述CPU隊列的所述數據單元中的至少某些數據單元。
  11. 如請求項8所述之單芯片系統,其中所述數據單元是封包。
  12. 如請求項8所述之單芯片系統,其中所述數據單元處理引擎進一步包括一分類引擎,以用於對所述數據單元指派一優先權。
  13. 如請求項8所述之單芯片系統,其中所述負荷信息選自用於指示一低負荷的一第一信息、用於指示一中等負荷的一第二信息及用於指示一高負荷的一第三信息。
  14. 如請求項13所述之單芯片系統,其中: 所述優先權選自一高優先權、一中等優先權及一低優先權;在一低負荷下,所有數據單元均被轉發至所述CPU隊列而無論所述數據單元的所述優先權如何;在一中等負荷下,僅將具有高優先權或中等優先權的數據單元轉發至所述CPU隊列,具有低優先權的數據單元則被捨棄;以及在一高負荷下,僅將具有高優先權的數據單元轉發至所述CPU隊列,具有中等優先權及低優先權的數據單元則被捨棄。
  15. 一種方法,包括:在輔助處理器件處接收數據;在所述輔助處理器件處接收主處理器件的一負荷;在所述輔助處理器件處根據所接收的所述負荷及所述數據的一優先權來選擇性地捨棄待主處理器件處理的數據;以及在所述輔助處理器件處處理不需主處理器件處理的數據並將其輸出為經處理的數據。
  16. 如請求項15所述之方法,更包括根據所述負荷及所述數據的所述優先權將經過預處理的數據選擇性地轉發至所述主處理器件。
  17. 如請求項15所述之方法,其中接收數據包括接收數據封包。
  18. 如請求項15所述之方法,更包括對所接收數據指派一優先權。
  19. 如請求項18所述之方法,其中指派所述優先權包括以下中的至少一者:根據數據的一類型指派優先權,或根據所述數據的一發送方或一接收方的一服務類別指派所述優先權。
  20. 如請求項15所述之方法,其中將所述數據轉發至所述主處理器件包括:將所述數據轉發至被指派給所述主處理器件的一隊列。
TW104107530A 2014-03-13 2015-03-10 具處理器件之間流量控制的裝置、單芯片系統及方法 TWI573020B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/207,695 US20150261721A1 (en) 2014-03-13 2014-03-13 Flow control between processing devices

Publications (2)

Publication Number Publication Date
TW201535121A TW201535121A (zh) 2015-09-16
TWI573020B true TWI573020B (zh) 2017-03-01

Family

ID=52745855

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104107530A TWI573020B (zh) 2014-03-13 2015-03-10 具處理器件之間流量控制的裝置、單芯片系統及方法

Country Status (7)

Country Link
US (1) US20150261721A1 (zh)
EP (1) EP2919117A3 (zh)
JP (1) JP6104970B2 (zh)
KR (1) KR20150107681A (zh)
CN (2) CN104917693A (zh)
BR (1) BR102015005315A2 (zh)
TW (1) TWI573020B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019244312A1 (ja) * 2018-06-21 2019-12-26 三菱電機株式会社 データ処理装置、データ処理システム、データ処理方法及びプログラム
US20210184977A1 (en) * 2019-12-16 2021-06-17 Citrix Systems, Inc. Cpu and priority based early drop packet processing systems and methods
WO2024025235A1 (ko) * 2022-07-29 2024-02-01 삼성전자주식회사 전자 장치 및 전자 장치의 제어 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6473086B1 (en) * 1999-12-09 2002-10-29 Ati International Srl Method and apparatus for graphics processing using parallel graphics processors
US6636481B1 (en) * 1999-01-26 2003-10-21 Matsushita Electric Industrial Co., Ltd. Data connecting method, data connecting apparatus, program recording medium
TW200506646A (en) * 2003-06-30 2005-02-16 Microsoft Corp Network load balancing with host status information
US20060067231A1 (en) * 2004-09-27 2006-03-30 Matsushita Electric Industrial Co., Ltd. Packet reception control device and method
TW201218691A (en) * 2010-03-31 2012-05-01 Alcatel Lucent Method for reducing energy consumption in packet processing linecards
TW201342811A (zh) * 2005-09-21 2013-10-16 Semiconductor Energy Lab 循環冗餘核對電路及具有循環冗餘核對電路之半導體裝置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5548533A (en) * 1994-10-07 1996-08-20 Northern Telecom Limited Overload control for a central processor in the switching network of a mobile communications system
US6442139B1 (en) * 1998-01-29 2002-08-27 At&T Adaptive rate control based on estimation of message queuing delay
US6092108A (en) * 1998-03-19 2000-07-18 Diplacido; Bruno Dynamic threshold packet filtering of application processor frames
US7095715B2 (en) * 2001-07-02 2006-08-22 3Com Corporation System and method for processing network packet flows
US6738378B2 (en) * 2001-08-22 2004-05-18 Pluris, Inc. Method and apparatus for intelligent sorting and process determination of data packets destined to a central processing unit of a router or server on a data packet network
CN1430376A (zh) * 2001-12-30 2003-07-16 深圳市中兴通讯股份有限公司上海第二研究所 自动过负荷控制系统
JPWO2004059914A1 (ja) * 2002-12-26 2006-05-11 松下電器産業株式会社 ネットワーク端末装置、通信過負荷回避方法およびプログラム
DE10327545B4 (de) * 2003-06-18 2005-12-01 Infineon Technologies Ag Verfahren und Vorrichtung zur Verarbeitung von Echtzeitdaten
GB0413482D0 (en) * 2004-06-16 2004-07-21 Nokia Corp Packet queuing system and method
CN1756164A (zh) * 2004-09-27 2006-04-05 松下电器产业株式会社 数据包接收控制装置及方法
CA2594967A1 (en) * 2005-01-13 2006-07-20 Vyyo Inc. Device, system and method of communicating between circuit switch interfaces over an analog modulation communication network
JP4340646B2 (ja) * 2005-10-26 2009-10-07 日本電信電話株式会社 通信処理回路、通信処理方法
US7876696B2 (en) * 2006-01-27 2011-01-25 Texas Instruments Incorporated Adaptive upstream bandwidth estimation and shaping
JP4137948B2 (ja) * 2006-02-14 2008-08-20 日本電信電話株式会社 パケット通過制御装置及びパケット通過制御方法
CN101316194B (zh) * 2007-05-31 2011-04-06 华为技术有限公司 提高监听用户面数据上报可靠性的方法及装置
JP2009171408A (ja) * 2008-01-18 2009-07-30 Oki Electric Ind Co Ltd パケット処理装置、及びパケット処理方法
JP4849270B2 (ja) * 2008-02-13 2012-01-11 岩崎通信機株式会社 コンピュータ装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6636481B1 (en) * 1999-01-26 2003-10-21 Matsushita Electric Industrial Co., Ltd. Data connecting method, data connecting apparatus, program recording medium
US6473086B1 (en) * 1999-12-09 2002-10-29 Ati International Srl Method and apparatus for graphics processing using parallel graphics processors
TW200506646A (en) * 2003-06-30 2005-02-16 Microsoft Corp Network load balancing with host status information
US20060067231A1 (en) * 2004-09-27 2006-03-30 Matsushita Electric Industrial Co., Ltd. Packet reception control device and method
TW201342811A (zh) * 2005-09-21 2013-10-16 Semiconductor Energy Lab 循環冗餘核對電路及具有循環冗餘核對電路之半導體裝置
TW201218691A (en) * 2010-03-31 2012-05-01 Alcatel Lucent Method for reducing energy consumption in packet processing linecards

Also Published As

Publication number Publication date
BR102015005315A2 (pt) 2015-12-01
KR20150107681A (ko) 2015-09-23
EP2919117A2 (en) 2015-09-16
US20150261721A1 (en) 2015-09-17
JP6104970B2 (ja) 2017-03-29
JP2015176607A (ja) 2015-10-05
CN104917693A (zh) 2015-09-16
TW201535121A (zh) 2015-09-16
CN113285887A (zh) 2021-08-20
EP2919117A3 (en) 2015-11-25

Similar Documents

Publication Publication Date Title
EP3142310B1 (en) Method, device, and system for configuring flow entries
WO2015149624A1 (zh) 业务链路选择控制方法以及设备
CN111801915B (zh) 用于在多径场景中对数据分组进行高效重新排序的技术
CN1816016A (zh) 用于减少ip分组丢失的路由方法和设备
US20140362764A1 (en) Selecting a particular codec list for codec negotiation
US20220345408A1 (en) Tool port throttling at a network visibility node
TWI573020B (zh) 具處理器件之間流量控制的裝置、單芯片系統及方法
CN103299675B (zh) 用于tcp依赖的流控制的自适应相对比特率管理器
CN103281257A (zh) 一种协议报文处理方法和设备
WO2015094040A1 (en) Method and control node for handling data packets
US9419906B2 (en) Network congestion control with adaptive QoS bit-rate differentiation
US20090238344A1 (en) Communication control device and communication control method
JP2017521940A (ja) アプリケーション内フローの優先順位付けをサポートするシステム、方法及びデバイス
US9001657B2 (en) Mesh network node with multiple automatic repeat requesters
KR101348620B1 (ko) 무선 근거리통신망에서 a-mpdu 전송 방법
KR20120107948A (ko) 데이터 패킷의 우선순위 레벨을 결정하는 방법, 데이터 패킷 전송 방법, 데이터 패킷 수신 방법, 데이터 패킷의 우선순위 레벨을 결정하는 모듈, 휴대용 전자 장치 및 시스템
US8295802B2 (en) Communication control device and communication control method for an emergency call over the internet
CN106535145A (zh) 短信传输方法、短信传输装置、终端和应用服务器
US8441953B1 (en) Reordering with fast time out
US10547549B2 (en) Processing data flows based on information provided via beacons
JP2006237853A (ja) Sipサーバ
JP2015149537A (ja) 経路制御装置及びシステム及び方法
CN108173776A (zh) 报文转发方法及装置、计算机可读存储介质
US20230412505A1 (en) System and method for transmitting a data packet
CN102821027B (zh) 用户端设备及其转发封包的方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees