TWI571712B - 多重容錯控制系統及其同步方法 - Google Patents

Description

多重容錯控制系統及其同步方法

本發明係有關於一種多重容錯控制系統，特別是一種PC-BASED多重容錯控制系統。本發明還涉及此系統的同步方法。

在控制系統中，採用多重容錯架構的控制系統可在電子組件故障或是因環境因素造成單機失效的情況下，透過預先設定投票的位置，例如：輸入訊號到控制程式執行前、控制程式執行完畢後、輸出訊號到輸出設備前等，執行投票機制來維持控制器設計之預期功能或是進入安全失效(Fail-safe)模式。而同步機制是多重容錯控制系統中非常重要的設計，若多重容錯控制系統內的控制器無法達到同步的狀況，則控制系統內控制器的I/O訊號、執行狀態、時間參數、及診斷資料等資訊將無從比對，因此也就失去多重容錯架構的目的。

目前，為了使多重容錯系統中控制器達到同步，大部份都是透過硬體脈衝(Pulse)或是利用權杖傳遞(Token Passing)配合網路廣播等兩種機制。其中，利用硬體脈衝達到同步的方式必須配合相對應的硬體電路來實現；而利用權杖傳遞達到同步的方式則必須使用支援權杖環(Token Ring)功能的網卡，此兩種方式在設計上需要專用之硬體電路及特殊之通訊協定，且無法應用於一般商用PC-based控制器，因此極度缺乏彈性及通用性。

因此，如何提出一種多重容錯系統及其同步方法，能夠有效改善習知技藝之多重容錯系統的種種缺點已成為一個刻不容緩的問題。

有鑑於上述習知技藝之問題，本發明之其中一目的就是在提供一種多重容錯系統及其同步方法，以解決習知技藝之多重容錯系統使用上缺乏彈性及通用性的問題。

根據本發明之其中一目的，提出一種多重容錯控制系統，其可包含複數個控制器及網路。任一個控制器可傳送同步訊號至其它該些控制器，並可接收由其它該些控制器傳送的同步訊號，並可根據其它該些控制器傳送的同步訊號中之時間戳記及其本機時間進行第一次同步程序以計算基準時間，再根據此基準時間調整其本機時間，以達到第一次時間同步。

在一較佳的實施例中，任一個控制器傳送之同步訊號更可包含IP位址。

在一較佳的實施例中，任一個控制器在達到第一次時間同步後即可傳送第一同步確認訊號至其它該些控制器。

在一較佳的實施例中，若任一個控制器在預設週期次數內未傳送第一同步確認訊號至其它該些控制器，其它該些控制器則可判定其失效並執行預定之失效處理程序，並將失效的控制器忽略。

在一較佳的實施例中，第一次同步程序完成後，任一個控制器可接收由其它該些控制器傳送的同步訊號，並可根據其它該些控制器傳送的同步訊號中之時間戳記及其本機時間進行第二次同步程序以計算基準時間，再根據基準時間調整其本機時間，以達到第二次時間同步。

在一較佳的實施例中，任一個控制器可根據其它該些控制器傳送的同步訊號中之時間戳記及其本機時間之中間值、最大值或最小值做為基準時間。

在一較佳的實施例中，任一個控制器在達到第二次時間同步後即可傳送第二同步確認訊號至其它該些控制器。

在一較佳的實施例中，任一個控制器傳送之第二次同步確認訊號可包含同步資料，而同步資料可包含I/O訊號、執行狀態、時間戳記及診斷資訊等等。

在一較佳的實施例中，若任一個該控制器在一預設週期次數內未傳送該第二同步確認訊號至其它該些控制器，其它該些控制器則判定其失效並執行預定之一失效處理程序，並將失效的該控制器忽略。

在一較佳的實施例中，任一個控制器可根據其它該些控制器傳送的該些第二同步確認訊號執行資料同步程序，以達到資料同步，並可執行投票機制以決定其輸入訊號，以執行控制器預定程序。

根據本發明之其中一目的，再提出一種同步方法，可應用於多重容錯控制系統，多重容錯控制系統可包含複數個控制器，該些控制器透過網路連結，此同步方法可包含下列步驟：根據其它該些控制器傳送的同步訊號中之時間戳記及其本機時間進行第一次同步程序以計算基準時間；根據其它該些控制器傳送的同步訊號中之時間戳記及其本機時間計算基準時間；以及根據基準時間調整其本機時間，以達到第一次時間同步。

在一較佳的實施例中，任一個控制器傳送之同步訊號更可包含IP位址。

在一較佳的實施例中，同步方法更可包含下列步驟：任一個控制器在達到第一次時間同步後即傳送一第一同步確認訊號至其它該些控制器。

在一較佳的實施例中，同步方法更可包含下列步驟：若任一個控制器在預設週期次數內未傳送第一同步確認訊號至其它該些控制器，其它該些控制器則判定其失效並執行預定之失效處理程序，並將失效的控制器忽略。

在一較佳的實施例中，同步方法更可包含下列步驟：在第一次同步程 序完成後，任一個控制器接收由其它該些控制器傳送的同步訊號，並根據其它該些控制器傳送的同步訊號中之時間戳記及其本機時間進行第二次同步程序以計算基準時間，再根據基準時間調整其本機時間，以達到第二次時間同步。

在一較佳的實施例中，同步方法更可包含下列步驟：任一個控制器根據其它該些控制器傳送的同步訊號中之時間戳記及其本機時間之中間值、最大值或最小值做為基準時間。

在一較佳的實施例中，同步方法更可包含下列步驟：任一個控制器在達到第二次時間同步後即傳送一第二同步確認訊號至其它該些控制器。

在一較佳的實施例中，任一個控制器傳送之第二次同步確認訊號可包含一同步資料，此同步資料可包含I/O訊號、執行狀態、時間戳記及診斷資訊等等。

在一較佳的實施例中，同步方法更可包含下列步驟：若任一個控制器在預設週期次數內未傳送第二同步確認訊號至其它該些控制器，其它該些控制器則判定其失效並執行預定之失效處理程序，並將失效的控制器忽略。

在一較佳的實施例中，同步方法更可包含下列步驟：任一個控制器根據其它該些控制器傳送的該些第二同步確認訊號執行資料同步程序，以達到資料同步，並執行投票機制以決定其輸入訊號，以執行控制器預定程序。

承上所述，依本發明之多重容錯控制系統及其同步方法，其可具有一或多個下述優點：

(1)本發明之一實施例中，多重容錯控制系統可採用目前最為廣泛的乙太網路技術標準，並可利用軟體實現同步機制，因此可以直接應用於一般商用PC-based控制器的同步程序，因此使用上更具彈性，通用性極佳。

(2)本發明之一實施例中，多重容錯控制系統則可透過預先設計好的程 式來判斷錯誤發生在哪一個控制器，並忽略失效地控制器，同時產生警報通知使用者，使多重容錯控制系統順利地運作，因此具備更高的可靠性。

(3)本發明之一實施例中，多重容錯控制系統可透過特殊設計的同步驗證機制確實有效地使系統中多個控制器能達到時間同步及資料同步，因此可以使多重容錯控制系統能夠充份的發揮其效能。

1、2‧‧‧多重容錯控制系統

11、21a、21b、21c‧‧‧控制器

12‧‧‧網路

22‧‧‧乙太網路

23‧‧‧通訊閘道控制器

S61~S68、S71~S73‧‧‧步驟流程

第1圖 其係為本發明之多重容錯控制系統之方塊圖。

第2圖 其係為本發明之多重容錯控制系統之第一實施例之第一示意圖。

第3圖 其係為本發明之多重容錯控制系統之第一實施例之第二示意圖。

第4圖 其係為本發明之多重容錯控制系統之第一實施例之第三示意圖。

第5圖 其係為本發明之多重容錯控制系統之第一實施例之第四示意圖。

第6圖 其係為本發明之多重容錯控制系統之第一實施例之流程圖。

第7圖 其係為本發明之同步方法之流程圖。

以下將參照相關圖式，說明依本發明之多重容錯控制系統及其同步方法之實施例，為使便於理解，下述實施例中之相同元件係以相同之符號標示來說明。

請參閱第1圖，其係為本發明之多重容錯控制系統之方塊圖。如圖所 示，多重容錯控制系統1可包含複數個控制器11及網路12。

該些控制器11可透過網路彼此連結，此網路可為乙太網路。其中，任一個控制器11能以網路廣播的方式傳送同步訊號至其它該些控制器11，並可接收由其它該些控制器11傳送的同步訊號，此同步訊號可包含時間戳記及IP位址等等。任一個控制器11並可根據其它該些控制器11傳送的同步訊號中之時間戳記及其本機時間進行第一次同步程序以計算基準時間，再根據此基準時間調整其本機時間，以達到第一次時間同步。在較佳的實驗例中，任一個11控制器可計算其它該些控制器11傳送的同步訊號中之時間戳記及其本機時間之中間值、最大值或最小值做為基準時間，以執行第一次同步程序。

而任一個控制器11在達到第一次時間同步後即可以網路廣播的方式傳送第一同步確認訊號至其它該些控制器11，以確認是否所有的控制器11均已經達到第一次時間同步。若任一個控制器11在預設週期次數內未傳送第一同步確認訊號至其它該些控制器11，其它控制器11則可判定其失效並執行預定之失效處理程序，並將失效的控制器11忽略，並且發出警報警示使用者。

在第一次同步程序完成後，任一個控制器11可接收由其它該些控制器11傳送的同步訊號，並可根據其它該些控制器11傳送的同步訊號中之時間戳記及其本機時間進行第二次同步程序以計算基準時間，再根據基準時間調整其本機時間，以達到第二次時間同步。同樣的，任一個11控制器可計算其它該些控制器11傳送的同步訊號中之時間戳記及其本機時間之中間值、最大值或最小值做為基準時間，以執行第二次同步程序。

而任一個控制器在達到第二次時間同步後即可傳送第二同步確認訊號至其它該些控制器11。而第二次同步確認訊號可包含同步資料，而同步資 料則可包含I/O訊號、執行狀態、時間戳記及診斷資訊等等。

同樣的，若任一個控制器11在預設週期次數內未傳送第二同步確認訊號至其它該些控制器11，其它控制器11則可判定其失效並執行預定之失效處理程序，並將失效的控制器11忽略，並且發出警報警示使用者。

任一個控制器11可根據其它該些控制器11傳送的該些第二同步確認訊號執行資料同步程序，以達到資料同步，在所有的控制器11均達到資料同步後，各個控制器11即可執行投票機制以決定各個控制器11的輸入訊號，以執行控制器預定程序。

由上述可知，在較佳的實施例中，本發明之多重容錯控制系統1可採用目前最為廣泛的乙太網路技術標準，並網路廣播及軟體的方式實現同步機制，故可直接應用於一般商用PC-based控制器的同步機制，通用性極佳。除此之外，多重容錯控制系統1更可具備同步驗證機制，確認同步是否完成，使多重容錯控制系統1能發揮最佳的效能。

請參閱第2圖、第3圖、第4圖及第5圖，其係為本發明之多重容錯控制系統之第一實施例之第一示意圖、第二示意圖、第三示意圖及第四示意圖。如第2圖所示，多重容錯控制系統2可包以含複數個控制器21a、21b、21c及乙太網路22。而控制器21a、21a、21a則可以透過乙太網路22與通訊閘道控制器23連結，而通訊閘道控制器23則以與其它網路24連結。

而控制器21a、21b、21c則可透過乙太網路22與通訊閘道控制器23連結，而通訊閘道控制器23則與其它網路連結。在初始化同步的階段，控制器21a能以網路廣播的方式傳送同步訊號至其它控制器21b、21c並可接收由其它控制器21b、21c傳送的同步訊號，此同步訊號可包含時間戳記及IP位址等等。控制器21a並可根據其它控制器21b、21c傳送的同步訊號中之時間戳記及其本機時間進行第一次同步程序以計算基準時間，再根據此 基準時間調整其本機時間，以達到第一次時間同步，而其它控制器21b、21c也可同樣執行上述的操作。

由上述可知，在各個控制器21a、21b、21c進行同步過程時，控制器21a可廣播同步訊息給控制器21b、21c，並紀錄廣播時，控制器21a的相對時間Ta。在控制器21a傳送的封包中，包含了控制器21a的IP位址資訊。同理，控制器21b廣播同步訊息給控制器21a、21c，並紀錄廣播時，控制器21b的相對時間Tb。在控制器21b傳送的封包中，包含了控制器21b的IP位址資訊；控制器21c廣播同步訊息給控制器21b、21c，並紀錄廣播時，控制器21c的相對時間Tc。在控制器21c傳送的封包中，包含了控制器21c的IP位址資訊。控制器21a可計算其它控制器21b、21c傳送的同步訊號中之時間戳記及其本機時間之中間值、最大值或最小值做為基準時間，以執行第一次同步程序，而控制器21b、21c也可分別執行相同的操作

如第3圖所示，時間同步動作可以採用所有相對時間的中間值為相對基準時間。如第4圖所示，時間同步動作也可以採用所有相對時間的最小值為基準時間。如第5圖所示，時間同步動作也可以採用所有相對時間的最大值為基準時間。藉此，各個控制器21a、21b、21c可調整其本機時間(Local Time)與其他控制器的相對時間於容許範圍內。

而控制器21a在達到第一次時間同步後即可以網路廣播的方式傳送第一同步確認訊號至其它控制器21b、21c，而控制器21b、21c也分別執行相同的操作以確認是否所有的控制器21a、21b、21c均已經達到第一次時間同步。

若控制器21a、21b、21c的任何一個，例如控制器21b未廣播第一同步確認訊號至其它控制器21a、21c，控制器21a、21c則會確認控制器21b是否失效，並使其根據同步訊號調整其本機時間再重新進行第一次同步程 序，若在預設週期次數內控制器21b均未傳送第一同步確認訊號至其它控制器21a、21c，其它控制器21a、21c則可判定其失效並執行預定之失效處理程序，並將失效的控制器21b忽略，並且發出警報警示使用者。

在第一次同步程序完成後，即可執行I/O週期掃描程序，控制器21a可接收由其它控制器21b、21c傳送的同步訊號，並可根據其它控制器21b、21c傳送的同步訊號中之時間戳記及其本機時間進行第二次同步程序以計算基準時間，再根據基準時間調整其本機時間，以達到第二次時間同步。同樣的，控制器21a可計算其它控制器21b、21c傳送的同步訊號中之時間戳記及其本機時間之中間值、最大值或最小值做為基準時間，以執行第二次同步程序，而控制器21b、21c也可分別執行相同的操作。

在控制器21a在達到第二次時間同步後即可傳送第二同步確認訊號至其它控制器21b、21c。而第二次同步確認訊號可包含同步資料，而同步資料則可包含I/O訊號、執行狀態、時間戳記及診斷資訊等等。

同樣的，若控制器21a、21b、21c的任何一個，例如控制器21b未廣播第一同步確認訊號至其它控制器21a、21c，控制器21a、21c則會確認控制器21b是否失效，並使其根據同步訊號調整其本機時間再重新進行第二次同步程序，若在預設週期次數內控制器21b均未傳送第二同步確認訊號至其它控制器21a、21c，其它控制器21a、21c則可判定其失效並執行預定之失效處理程序，並將失效的控制器21b忽略，並且發出警報警示使用者。

控制器21a可根據其它控制器21b、21c傳送的該些第二同步確認訊號執行資料同步程序，以達到資料同步，在所有的控制器21a、21b、21c均達到資料同步後，各個控制器21a、21b、21c即可執行投票機制以決定各個控制器21a、21b、21c的輸入訊號，以執行控制器預定程序。

值得一提的是，習知技藝之多重容錯控制系統設計上需要專用之硬體 電路及特殊之通訊協定，且無法應用於一般商用PC-based控制器，因此極度缺乏彈性及通用性。相反的，本發明之一實施例中，多重容錯控制系統可採用目前最為廣泛的乙太網路技術標準，並可利用軟體實現同步機制，因此可以直接應用於一般商用PC-based控制器的同步程序，因此使用上更具彈性，通用性極佳。

此外，本發明之一實施例中，多重容錯控制系統則可透過預先設計好的程式來判斷錯誤發生在哪一個控制器，並忽略失效地控制器，同時產生警報通知使用者，使多重容錯控制系統順利地運作，因此具備更高的可靠性。

再者，本發明之一實施例中，多重容錯控制系統可透過特殊設計的同步驗證機制確實有效地使系統中多個控制器能達到時間同步及資料同步，因此可以使多重容錯控制系統能夠充份的發揮其效能。

請參閱第6圖，其係為本發明之多重容錯控制系統之第一實施例之流程圖。本實施例可包含下列步驟： 在步驟S61中，執行控制器初始化，並進入步驟S62。

在步驟S62中，執行第一次同步程序，並進入步驟S63。

在步驟S63中，確認是否所有的控制器已完成第一次同步程序？若是則進入步驟S64；若否，則進入步驟S631。

在步驟S631中，判斷控制器是否失效？若是，則進入步驟S68；若否，則進入步驟S632。

在步驟S632中，依其它控制器之同步訊號調整本機時間，並回到步驟S62。

在步驟S64中，執行I/O週期掃描，並進入步驟S65。

在步驟S65中，執行第二次同步程序，並進入步驟S66。

在步驟S66中，確認是否所有的控制器已完成第二次同步程序？若是則進入步驟S67；若否，則進入步驟S661。

在步驟S661中，判斷控制器是否失效？若是，則進入步驟S68；若否，則進入步驟S662。

在步驟S662中，依其它控制器之同步訊號調整本機時間，並回到步驟S64。

在步驟S67中，執行控制器預定程序。

在步驟S68中，執行預定之失效處理程序。

儘管前述在說明本發明之多重容錯控制系統的過程中，亦已同時說明本發明之同步方法的概念，但為求清楚起見，以下仍然列出本發明之同步方法之流程。

請參閱第7圖，其係為本發明之同步方法之流程圖，本發明之同步方法可應用於多重容錯控制系統，多重容錯控制系統可包含複數個控制器，該些控制器可透過網路連結。本發明之同步方法可包含下列步驟： 在步驟S71中，根據其它該些控制器傳送的同步訊號中之時間戳記及其本機時間進行第一次同步程序以計算基準時間。

在步驟S72中，根據其它該些控制器傳送的同步訊號中之時間戳記及其本機時間計算基準時間。

在步驟S73中，根據基準時間調整其本機時間，以達到第一次時間同步。

本發明之同步方法的詳細說明以及實施方式已經於前面敘述本發明之多重容錯控制系統時描述過，在此為了簡略說明便不再重覆敘述。

綜上所述，在本發明之一實施例中，多重容錯控制系統可採用目前最為廣泛的乙太網路技術標準，並可利用軟體實現同步機制，因此可以直接 應用於一般商用PC-based控制器的同步程序，因此使用上更具彈性，通用性極佳。

又，在本發明之一實施例中，多重容錯控制系統則可透過預先設計好的程式來判斷錯誤發生在哪一個控制器，並忽略失效地控制器，同時產生警報通知使用者，使多重容錯控制系統順利地運作，因此具備更高的可靠性。

此外，本發明之一實施例中，多重容錯控制系統可透過特殊設計的同步驗證機制確實有效地使系統中多個控制器能達到時間同步及資料同步，因此可以使多重容錯控制系統能夠充份的發揮其效能。

可見本發明在突破先前之技術下，確實已達到所欲增進之功效，且也非熟悉該項技藝者所易於思及，其所具之進步性、實用性，顯已符合專利之申請要件，爰依法提出專利申請，懇請 貴局核准本件發明專利申請案，以勵創作，至感德便。

以上所述僅為舉例性，而非為限制性者。其它任何未脫離本發明之精神與範疇，而對其進行之等效修改或變更，均應該包含於後附之申請專利範圍中。

1‧‧‧多重容錯控制系統

11‧‧‧控制器

12‧‧‧網路

Claims (20)

1. 一種多重容錯控制系統，係包含：複數個控制器；以及一網路，係連結該些控制器；其中，任一個該控制器係傳送同步訊號至其它該些控制器，並接收由其它該些控制器傳送的同步訊號，並根據其它該些控制器傳送的同步訊號中之時間戳記及其本機時間進行一第一次同步程序以計算一基準時間，再根據該基準時間調整其本機時間，以達到第一次時間同步。
2. 如申請專利範圍第1項所述之多重容錯控制系統，其中任一個該控制器傳送之同步訊號更包含IP位址。
3. 如申請專利範圍第1項所述之多重容錯控制系統，其中任一個該控制器在達到該第一次時間同步後即傳送一第一同步確認訊號至其它該些控制器。
4. 如申請專利範圍第3項所述之多重容錯控制系統，其中若任一個該控制器在一預設週期次數內未傳送該第一同步確認訊號至其它該些控制器，其它該些控制器則判定其失效並執行預定之一失效處理程序，並將失效的該控制器忽略。
5. 如申請專利範圍第3項所述之多重容錯控制系統，其中在該第一次同步程序完成後，任一個該控制器接收由其它該些控制器傳送的同步訊號，並根據其它該些控制器傳送的同步訊號中之時間戳記及其本機時間進行一第二次同步程序以計算該基準時間，再根據該基準時間調整其本機時間，以達到第二次時間同步。
6. 如申請專利範圍第5項所述之多重容錯控制系統，其中任一個該控制器係根據其它該些控制器傳送的同步訊號中之時間戳記及其本機時間 之中間值、最大值或最小值做為該基準時間。
7. 如申請專利範圍第5項所述之多重容錯控制系統，其中，任一個該控制器在達到第二次時間同步後即傳送一第二同步確認訊號至其它該些控制器。
8. 如申請專利範圍第7項所述之多重容錯控制系統，其中任一個該控制器傳送之該第二次同步確認訊號係包含一同步資料，該同步資料包含I/O訊號、執行狀態、時間戳記及診斷資訊。
9. 如申請專利範圍第7項所述之多重容錯控制系統，其中若任一個該控制器在一預設週期次數內未傳送該第二同步確認訊號至其它該些控制器，其它該些控制器則判定其失效並執行預定之一失效處理程序，並將失效的該控制器忽略。
10. 如申請專利範圍第7項所述之多重容錯控制系統，其中任一個該控制器係根據其它該些控制器傳送的該些第二同步確認訊號執行一資料同步程序，以達到資料同步，並執行一投票機制以決定其輸入訊號，以執行一控制器預定程序。
11. 一種同步方法，係應用於一多重容錯控制系統，該多重容錯控制系統係包含複數個控制器，該些控制器透過一網路連結，該同步方法係包含下列步驟：根據其它該些控制器傳送的同步訊號中之時間戳記及其本機時間進行一第一次同步程序以計算一基準時間；根據其它該些控制器傳送的同步訊號中之時間戳記及其本機時間計算一基準時間；以及根據該基準時間調整其本機時間，以達到第一次時間同步。
12. 如申請專利範圍第11項所述之同步方法，其中任一個該控制器傳送之 同步訊號更包含IP位址。
13. 如申請專利範圍第11項所述之同步方法，更包含下列步驟：其中任一個該控制器在達到該第一次時間同步後即傳送一第一同步確認訊號至其它該些控制器。
14. 如申請專利範圍第13項所述之同步方法，更包含下列步驟：若任一個該控制器在一預設週期次數內未傳送該第一同步確認訊號至其它該些控制器，其它該些控制器則判定其失效並執行預定之一失效處理程序，並將失效的該控制器忽略。
15. 如申請專利範圍第14項所述之同步方法，更包含下列步驟：在該第一次同步程序完成後，任一個該控制器接收由其它該些控制器傳送的同步訊號，並根據其它該些控制器傳送的同步訊號中之時間戳記及其本機時間進行一第二次同步程序以計算該基準時間，再根據該基準時間調整其本機時間，以達到第二次時間同步。
16. 如申請專利範圍第15項所述之同步方法，更包含下列步驟：任一個該控制器係根據其它該些控制器傳送的同步訊號中之時間戳記及其本機時間之中間值、最大值或最小值做為該基準時間。
17. 如申請專利範圍第15項所述之同步方法，更包含下列步驟：任一個該控制器在達到第二次時間同步後即傳送一第二同步確認訊號至其它該些控制器。
18. 如申請專利範圍第17項所述之同步方法，其中任一個該控制器傳送之該第二次同步確認訊號係包含一同步資料，該同步資料包含I/O訊號、執行狀態、時間戳記及診斷資訊。
19. 如申請專利範圍第17項所述之同步方法，更包含下列步驟：若任一個該控制器在該預設週期次數內未傳送該第二同步確認訊號 至其它該些控制器，其它該些控制器則判定其失效並執行預定之一失效處理程序，並將失效的該控制器忽略。
20. 如申請專利範圍第17項所述之同步方法，更包含下列步驟：任一個該控制器係根據其它該些控制器傳送的該些第二同步確認訊號執行一資料同步程序，以達到資料同步，並執行一投票機制以決定其輸入訊號，以執行一控制器預定程序。