TWI557263B - Film forming method and film forming device - Google Patents

Film forming method and film forming device Download PDF

Info

Publication number
TWI557263B
TWI557263B TW100134922A TW100134922A TWI557263B TW I557263 B TWI557263 B TW I557263B TW 100134922 A TW100134922 A TW 100134922A TW 100134922 A TW100134922 A TW 100134922A TW I557263 B TWI557263 B TW I557263B
Authority
TW
Taiwan
Prior art keywords
gas
film
flow rate
film forming
reaction
Prior art date
Application number
TW100134922A
Other languages
English (en)
Other versions
TW201229294A (en
Inventor
Yu Nunoshige
Hideaki Yamasaki
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201229294A publication Critical patent/TW201229294A/zh
Application granted granted Critical
Publication of TWI557263B publication Critical patent/TWI557263B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45565—Shower nozzles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

成膜方法及成膜裝置
本發明係關於一種於半導體晶圓、FPD(Flat Panel Display)基板、液晶基板、太陽能電池用基板等被處理基板上形成特定薄膜之成膜方法及成膜裝置。
CMOS電晶體等半導體元件係具有配線層與基板，或配線層與配線層等連接構造。具體來說，例如圖17所示，Si基板(Si晶圓)的p/n雜質擴散層(擴散層)10與第1配線之間係形成有接觸孔20，而第1配線與第2配線之間則形成有介層孔30。上述接觸孔20及介層孔30係埋置有鎢或銅等金屬來使Si基板或配線層電連接。近年來，在埋置該金屬前，會先使Ti/TiN層積膜等阻絕層形成於接觸孔20及介層孔30，來形成阻絕層22、32。
以往，這類Ti膜或TiN膜的形成係使用物理性蒸鍍(PVD)法。然而，在半導體元件的微細化及高集積化已演進的今日，接觸孔或介層孔的寬深比(口徑與深度的比)卻變得極大。於是，阻絕層的形成便多半採用階梯覆蓋率良好的化學性蒸鍍(CVD)法。
然而，為了降低擴散層10與接觸孔20內之金屬的接觸電阻，較佳係使TiSix膜(鈦矽化膜)等合金層12介設於例如阻絕層22與擴散層10之間，而藉由調節阻絕層22與擴散層10界面處的工作函數，來降低基於該工作函數之蕭特基能障(Schottky barrier)。
上述TiSix膜的形成可使用例如電漿CVD法。該方法係使用TiCl4作為原料氣體，並使用H2氣體等作為還原氣體，而在溫度650℃左右形成Ti膜，同時使其一部分與Si基板反應而自發地形成合金層12(例如參照專利文獻1：日本特開2000-049142號公報)。
然而，過去形成上述般的Ti膜之情況，為了如專利文獻1所述般地提高成膜速度以提升成膜效率，會使成膜氣體相對於還原氣體的流量比要來得少(專利文獻1中流量比為0.01左右)，故供應TiCl4氣體來進行Ti膜的成膜反應時，便會伴隨其而在反應所進行的供應限制區域內發生成膜反應。
亦即，在供應限制區域中，若愈提高成膜氣體的流量比，則成膜速度亦會愈大。相對於此，一般來說在反應限制區域中，由於成膜反應會因溫度而受到限制，因此所供應之成膜氣體並不會全部反應，而使得成膜效率明顯降低。
然而，傳統在供應限制區域中所進行之成膜反應係在基板表面附近處發生成膜反應，由於成膜氣體會在該處被消耗，因此若接觸孔的孔徑愈小，而寬深比愈大，便會難以到達底部。特別是近年來由於接觸孔或介層孔的寬深比(口徑與深度的比)日益增大，因此上述般接觸孔底部的膜厚便會較基板表面的膜厚要來得薄，而有覆蓋率惡化之問題。
是以，本發明係鑑於上述問題所發明者，其目的在於提供一種藉由使得成膜反應在反應限制區域內發生，則即便是寬深比大的接觸孔，仍可形成更薄且覆蓋率良好的鈦膜，並可降低接觸孔底部的電阻之成膜方法。
為解決上述問題，依據本發明一觀點，而提供一種成膜方法，係將包含有含鈦成膜氣體與還原氣體之處理氣體供應至處理室內而生成電漿，以使鈦膜成膜於被處理基板上之方法，其特徵在於：藉由改變該還原氣體流量、該處理室內壓力或對電極所施加之該電漿產生用高頻功率其中之一來控制該反應限制區域，以讓欲使用於該鈦膜的成膜處理之該成膜氣體流量在該成膜處理的反應限制區域內。
此情況下，可藉由增加該還原氣體流量來控制將成為該成膜處理之反應限制區域的邊界之該成膜氣體流量變大。又，可藉由增加該處理室內壓力來控制將成為該成膜處理之反應限制區域的邊界之該成膜氣體流量變大。此外，可藉由增加該高頻功率來控制將成為該成膜處理之反應限制區域的邊界之該成膜氣體流量變大。
又，該成膜氣體流量較佳係設定在該成膜氣體相對於該還原氣體流量的流量比為13sccm/100sccm以上，55sccm/100sccm以下之範圍。又，該成膜氣體流量可設定在該成膜氣體相對於該還原氣體流量的流量比為13sccm/100sccm以上，45.6sccm/100sccm以下之範圍，亦可設定在該成膜氣體相對於還原氣體流量的流量比為45.6sccm/100sccm以上，55sccm/100sccm以下之範圍。
為解決上述問題，依據本發明其他觀點，係提供一種成膜方法，係將包含有含鈦成膜氣體與還原氣體之處理氣體供應至處理室內而生成電漿，以使鈦膜成膜於被處理基板上之方法，其特徵在於：藉由使得該成膜氣體與還原氣體在依該成膜處理的處理條件而決定之該成膜處理的反應限制區域內反應，而於該被處理基板上形成鈦膜，其中該成膜處理的處理條件包含了該成膜氣體流量、該還原氣體流量、該處理室內壓力、以及對電極所施加之該電漿產生用高頻功率。
為解決上述問題，依據本發明另一觀點，係提供一種成膜裝置，係將包含有含鈦成膜氣體與還原氣體之處理氣體供應至處理室內而生成電漿，以於形成有接觸孔的被處理基板上形成鈦膜之成膜裝置，其特徵在於具備有：載置台，係用以載置該被處理基板；噴淋頭，係將該處理氣體供應至處理室內；高頻電源，係在與該載置台之間而以特定功率來將電漿產生用高頻供應至該噴淋頭；排氣裝置，係將該處理室內排氣而減壓至特定壓力；以及控制部，係藉由改變該還原氣體流量、該處理室內壓力或該高頻功率其中之一來控制該反應限制區域，以讓欲使用於該鈦膜的成膜處理之該成膜氣體流量在該成膜處理的反應限制區域內。
依據本發明，由於可使成膜反應在反應限制區域內發生，則即便是寬深比大的接觸孔，仍可形成更薄且覆蓋率良好的鈦膜，並可降低接觸孔的電阻。
以下，參照添附圖式來詳加說明本發明之較佳實施形態。
此外，本說明書及圖式中，針對實質上具有相同功能構成之構成要素，則賦予相同符號而省略重複說明。
(成膜裝置)
參照圖式來加以說明可實施本發明實施形態的成膜方法之成膜裝置的構成例。圖1係顯示本實施形態之成膜裝置的概略結構之圖式。此處的成膜裝置100係舉構成為電漿CVD裝置之情況為例，其係藉由電漿CVD(PECVD：plasma-enhanced chemical vapor deposition)來於作為被處理基板之Si基板W上形成Ti膜。
圖1所示成膜裝置100係具有由氣密地構成之略圓筒狀處理容器所構成的處理室(腔室)111。於處理室111內用以水平地支撐Si基板W之載置台(susceptor)112係在受到其中央下部所設置之圓筒狀支撐組件113的支撐之狀態下所配置。該載置台112係由AlN等陶瓷所構成，其外緣部則設置有用以導引Si基板W之導引環114。
又，載置台112係埋置有加熱器115，該加熱器115係藉由來自加熱器電源140的供電而將Si基板W加熱至特定溫度。亦即，加熱器115與加熱器電源140構成了溫度調整機構。於載置台112內，下部電極116係埋設於加熱器115上，且下部電極116為例如接地狀態。
處理室111的頂壁111A係透過絕緣組件119而設置有噴淋頭120。該噴淋頭120大致上係由上方的基底組件121與安裝在該基底組件121下方之淋氣板122所構成。基底組件121係埋設有能夠加熱噴淋頭120之加熱器123。該加熱器123係連接有加熱器電源141。控制部係藉由加熱器電源141來控制加熱器123，而將噴淋頭120加熱控制在特定溫度。
淋氣板122係形成有將氣體噴出至處理室111內之複數個噴出孔124。各噴出孔124係與基底組件121與淋氣板122之間所形成之氣體擴散空間125相連通。基底組件121的中央部係設置有用以將處理氣體供應至氣體擴散空間125之氣體導入埠126。氣體導入埠126係連接於後述氣體供應機構130的混合氣體供應管138。
氣體供應機構130係具有供應Ti化合物氣體(TiCl4氣體)之TiCl4氣體供應源131、供應Ar氣之Ar氣體供應源132、以及供應還原氣體(H2氣體)之H2氣體供應源133。
然後，TiCl4氣體供應源131係連接有TiCl4氣體供應管131L，Ar氣體供應源132係連接有Ar氣體供應管132L，而H2氣體供應源133則連接有H2氣體供應管133L。各氣體管131L~133L係分別設置有流量控制器(MFC)131C~133C以及將該流量控制器131C~133C挾置其中之2個閥體131V~133V。
氣體混合部137係具有能夠混合上述處理氣體並供應至噴淋頭120之功能，其氣體流入側係透過各氣體管131L~133L而連接有處理氣體供應源131~133，其氣體流出側係透過混合氣體供應管138而連接有噴淋頭120。
在製程時，係將選自TiCl4氣體、Ar氣、H2氣體當中的一種氣體或複數種氣體的混合氣體經由噴淋頭120的氣體導入埠126與氣體擴散空間125而從複數噴出孔124導入至處理室111內。
如此地本實施形態之噴淋頭120雖係構成為預先將處理氣體混合後再供應至處理室111內之所謂的預混合型，但亦可構成為獨立地將各處理氣體供應至處理室111內之後混合型。
噴淋頭120係透過匹配器142而連接有高頻(RF)電源143，於成膜時，係從該高頻電源143對噴淋頭120供應例如450kHz的高頻(RF)，以於噴淋頭120及下部電極116之間產生高頻電場，來使被供應至處理室111內之處理氣體電漿化而形成Ti膜。
處理室111的底壁111B中央部係形成有圓形的孔117，底壁111B係設置有覆蓋該孔117而朝下方突出之排氣室150。排氣室150的側面係連接有排氣管151，且該排氣管151係連接有排氣裝置152。然後，便可藉由該排氣裝置152來將處理室111內減壓至特定真空壓力。
於載置台112處，用以支撐並升降Si基板W之複數根(例如3根)支撐銷(舉升銷)160係可相對於載置台112表面突陷般地設置，且該等支撐銷160係固定在支撐板161。然後，支撐銷160係藉由氣缸等驅動機構162而透過支撐板161作升降。處理室111的側壁111C係設置有供進行Si基板W的搬出入之搬出入口118，以及能夠開閉該搬出入口118之閘閥G。
該等支撐銷160會在將Si基板W相對於處理室111進行搬入或搬出時作升降。具體來說，將Si基板W搬入至處理室111內時係上升支撐銷160。然後，藉由搬送臂(未圖示)來將Si基板W從搬出入口118搬入並載置於支撐銷160。接著，下降支撐銷160來將Si基板W載置於載置台112上。又，將Si基板W從處理室111搬出時，係上升支撐銷160來抬舉Si基板W。然後，藉由搬送臂(未圖示)來接收Si基板W，再從搬出入口118搬出。
成膜裝置100係連接有控制部(整體控制裝置)190，而藉由該控制部190來控制成膜裝置100的各部。又，控制部190係連接有作業員為了管理成膜裝置100而進行指令的輸入操作等之鍵盤，或將成膜裝置100的稼働狀況可視化地顯示之顯示器等所構成的操作部192。
此外，控制部190係連接有記憶部194，該記憶部194中記憶有藉由控制部190的控制來實現在成膜裝置100所實施之各種處理(對Si基板W所進行之成膜處理等)的程式，或執行程式所需的處理條件(配方)等。
記憶部194係記憶有在例如複數處理條件(配方)中所使用之資訊。其中，處理條件係整合了用來控制成膜裝置100各部之控制參數、設定參數等之複數參數值。各處理條件係包含有例如成膜氣體、還原氣體等的流量比，或處理室111內壓力、高頻功率等之參數值。
此外，該等程式或處理條件可被記憶在硬碟或半導體記憶體，又，係在收納於CD-ROM、DVD等可移動式電腦可讀取的記憶媒體之狀態下而安裝在記憶部194的特定位置。
控制部190係根據來自操作部192的指示等，而從記憶部194讀取所欲程式、處理條件來控制各部，以便能夠在成膜裝置100實施所欲處理。又，藉由來自操作部192之操作便可編集處理條件。
(成膜處理)
接下來說明藉由上述本實施形態之成膜裝置100所實施之成膜處理。圖2A、圖2B係用以說明本實施形態之成膜處理之步驟圖。成膜裝置100係對具有例如圖2A所示般的膜構造之Si基板200進行處理。Si基板200係於Si基材202上形成有SiO2膜等層間絕緣膜204，而藉由蝕刻來形成接觸孔205，以使Si表面203露出於接觸孔205底部。
此處，係舉於圖2A所示般的層間絕緣膜204上及接觸孔205內形成Ti膜，並於接觸孔205底部的Si表面203上形成TiSix膜(Ti矽化膜)之情況為例。本實施形態之成膜裝置100係搬入圖2A所示般的Si基板200而實施Ti膜的成膜處理。
首先，將Si基板200搬入至處理室111內並載置於載置台112上後，關閉閘閥G，而藉由加熱器115、123來將載置台112與噴淋頭120加熱至特定溫度。然後，藉由排氣裝置152來將處理室111內減壓至特定真空壓力。
於此狀態下，如圖2A所示般地供應TiCl4氣體等含Ti成膜氣體、H2氣體等還原氣體，並藉由高頻電源143而以特定功率來對噴淋頭120供應特定高頻以生成電漿。藉此使成膜氣體與還原氣體發生反應，而於Si基板200上形成Ti膜。如此地，如圖2B所示，Si表面203及層間絕緣膜204表面便會形成有Ti膜206，另一方面，於Si表面203表面(即接觸孔205底部)處，所沉積之Ti會與下層之Si表面203的Si發生矽化反應(矽化物化)，而自發地形成TiSix膜207。
然而，依上述方式產生電漿而形成Ti膜的情況，若導入過多的還原氣體(此處為H2氣體)，則TiCl4氣體相對於還原氣體的流量比便會降低。於是，若是在Ti膜的成膜反應中供應TiCl4氣體，則伴隨其而在反應所進行之所謂供應限制模式(transfer limited mode)下的反應便會成為主要。
供應限制模式下的成膜反應係在基板表面附近處發生成膜反應，由於TiCl4氣體會在該處被消耗，因此若接觸孔205的孔徑愈小而寬深比愈大，便會難以到達底部。是以，若是圖3所示般之接觸孔205的孔徑小而寬深比大的情況，則接觸孔205底部的膜厚便會較基板表面的膜厚要來得薄，而有覆蓋率惡化之問題。
於是，本發明人試著減少H2氣體並增加TiCl4氣體的流量來增大TiCl4氣體相對於H2氣體的流量比後，Ti膜便如圖4所示般地，接觸孔205底部的膜厚會變成與基板表面的膜厚大致相同，而改善了覆蓋率。
此被認為係因為藉由增大TiCl4氣體的流量比，則Ti膜的成膜反應中，成膜反應較TiCl4氣體的供應要容易進行之所謂反應限制模式(reaction limited mode)下的反應便會成為主要。
此情況下，若得知從供應限制模式切換為反應限制模式邊界處的TiCl4氣體流量比，則藉由使TiCl4氣體的流量為該邊界的流量以上，便可經常地在覆蓋率良好的反應限制模式下發生成膜反應。於是，便進行了求得從供應限制模式切換為反應限制模式邊界處的TiCl4氣體流量比之實驗。
首先，針對於表面整體地形成有Si膜之裸基板的Si膜上形成Ti膜之實驗結果加以說明。使用Si膜的裸基板係為了評估在接觸孔205底部之Si表面203上的成膜反應。此實驗中係將作為處理氣體之還原氣體(H2氣體)的流量固定在100sccm，而使TiCl4氣體的流量在12sccm~80sccm之間變化來進行Ti膜的成膜處理，以求得成膜速度。
圖5係顯示其實驗結果。圖5係以成膜速度為縱軸，以TiCl4氣體流量為橫軸，而將於Si膜上形成Ti膜情況下之TiCl4氣體流量與成膜速度的關係作成為圖表。此外，此實驗中的其他的處理條件係使下部電極116的溫度為550℃，使噴淋頭120的溫度為420℃，使處理室111內壓力為666Pa，且除了TiCl4氣體與H2氣體以外另供應2000sccm的Ar氣，並以800W的功率來對噴淋頭120供應450kHz的高頻(RF)而生成電漿，來進行成膜處理30秒鐘。
由圖5所示之實驗結果可知從供應限制模式切換為反應限制模式邊界處的TiCl4氣體流量為25.3sccm。亦即，TiCl4氣體的流量比為邊界流量25.3sccm以下之區域係成為依據供應限制模式之反應區域(供應限制區域)。然後，TiCl4氣體的流量為邊界流量25.3sccm以上之區域則成為依據反應限制模式之反應區域(反應限制區域)。將該反應限制區域的邊界流量以TiCl4氣體相對於H2氣體的流量比(TiCl4氣體的流量/H2氣體的流量)來表示時，為25.3sccm/100sccm。
於供應限制區域中，Ti膜的成膜速度會隨著TiCl4氣體的流量增加而變快，在邊界流量25.3sccm處，成膜速度係達到最大。另一方面，於反應限制區域中，Ti膜的成膜速度會隨著TiCl4氣體的流量增加而減少。此外，隨著TiCl4氣體的流量變大，則減少變得和緩。由此可知若TiCl4氣體的流量過多，便會成為飽和傾向。
接下來，針對於表面整體地形成有SiO2膜之裸基板的SiO2膜上形成Ti膜之實驗結果加以說明。使用SiO2膜的裸基板係為了評估在構成基板表面及接觸孔205的開口部表面或內壁部表面之層間絕緣膜204上的成膜反應。此處，係在相同於使用Si膜的裸基板時之處理條件下進行Ti膜的成膜。
圖6係顯示其實驗結果。圖6係以成膜速度為縱軸，以TiCl4氣體的流量為橫軸，而將於SiO2膜上形成Ti膜情況下之TiCl4氣體流量與成膜速度的關係作成為圖表。此外，圖6的圖表係將圖5所示之圖表予以重疊顯示。
圖6中的虛線圖形係顯示從Si膜上之Ti膜的成膜結果所預測之SiO2膜上之Ti膜的成膜結果。已知在通常利用電漿CVD所進行之Ti膜的成膜中，Si膜上與SiO2膜上的成膜速度會因成膜溫度而有一定的變化。若基板溫度變高，則在Si膜上，當形成Ti膜時，由於會因H2氣體而發生Ti的還原反應，同時亦會因基板的Si而發生Ti的還原反應，因而使得Si膜上的成膜速度較SiO2膜上的成膜速度要來得大。
又，於Si膜上，雖然會因基板的Si而發生Ti的還原反應，同時亦會有該Si與Ti的矽化物化反應並行著進行，但由於該等反應速度係決定於基板溫度，因此若基板溫度為一定，則成膜速度比亦會是一定。於是，SiO2膜上的成膜速度圖形便可由Si膜上的成膜速度圖形來加以預測。本實驗中係將SiO2膜上的成膜速度預測值計算為Si膜上的成膜速度實際測量值之2/3倍，圖6係顯示SiO2膜上之成膜速度的預測圖形(虛線圖形)。
由圖6所示之實驗結果可知SiO2膜上亦與Si膜上同樣地，從供應限制模式切換為反應限制模式邊界處的TiCl4氣體流量為25.3sccm。亦即，TiCl4氣體的流量為邊界流量25.3sccm以下之區域係成為依據供應限制模式之反應區域(供應限制區域)。然後，TiCl4氣體的流量為邊界流量25.3sccm以上之區域則成為依據反應限制模式之反應區域(反應限制區域)。
又，SiO2膜上亦與Si膜上同樣地，於供應限制區域中，Ti膜的成膜速度會隨著TiCl4氣體的流量增加而變快，在邊界流量25.3sccm處，成膜速度係達到最大。另一方面，於反應限制區域中，Ti膜的成膜速度會隨著TiCl4氣體的流量增加而減少。此外，隨著TiCl4氣體的流量變大，則減少變得和緩。由此可知在SiO2膜上亦同樣地若TiCl4氣體的流量過多，便會成為飽和傾向。
然而，有關SiO2膜上的成膜速度實際測量圖形，得知了相對於在TiCl4氣體流量為12~40sccm之區域中係與預測圖形大致一致，而在TiCl4氣體流量大於40sccm之區域(亦即有飽和傾向之區域)中，實際測量圖形係較預測圖形要來得低。
此被認為係因為隨著TiCl4氣體流量的增加，與Ti膜的成膜反應同時發生了Ti膜的蝕刻反應。依據圖6的實驗，在TiCl4氣體流量為邊界流量45.6sccm以上之區域中，則蝕刻反應便會與成膜反應同時地發生。將發生該蝕刻反應的邊界流量以TiCl4氣體相對於H2氣體的流量比(TiCl4氣體的流量/H2氣體的流量)來表示時，為45.6sccm/100sccm。
以下，針對上述成膜反應與蝕刻反應，比較SiO2膜上的反應與Si膜上的反應來更加詳細地說明。於SiO2膜上的Ti膜成膜中，在氣相中因電漿的促使而分解之TiCl4氣體會在基板表面藉由還原氣體(H2氣體)或H自由基與熱能而反應形成Ti膜。然而，所成膜之Ti膜會因TiCl4氣體所分解產生的Cl氣體或Cl自由基，而發生Cl+Ti→TiClx反應，因此被認為與成膜的同時亦會發生蝕刻反應。
相對於此，於Si膜上的Ti膜成膜中，所分解之TiClx氣體會在基板表面藉由H2氣體或H自由基的還原氣體、熱能而與Si反應形成Ti矽化物(TiSix)。由於藉由該矽化物化反應所形成之Ti矽化物會與Ti原子與Si原子堅固地結合，因此便不會與TiCl4氣體所分解產生的Cl氣體或Cl自由基反應，而不會發生蝕刻反應。
如此地，被認為在圖6所示之TiCl4氣體的流量為邊界流量45.6sccm以上之區域中，隨著TiCl4氣體流量的增加，由於在氣相中TiCl4氣體所分解產生的Cl氣體或Cl自由基的濃度變高而積極地發生蝕刻反應後之結果，則SiO2膜上的成膜速度實際測量圖形便會較預測圖形要來得低。
此外，得知了若如上所述地增加TiCl4氣體流量，相對於在SiO2膜上會與成膜反應同時地發生蝕刻反應，由於Si膜上不會發生蝕刻反應，因此縱使是增加TiCl4氣體流量，Si膜上仍不會因蝕刻而受到損傷。
由以上可知，藉由使得TiCl4氣體流量在圖6所示之反應限制區域內，則即便是孔徑小而寬深比大的接觸孔205，仍可大幅地改善Ti膜的覆蓋率。
亦即，在反應限制區域中，由於基板溫度會成為反應的限制過程，因此縱使是TiCl4氣體在基板表面附近處被消耗而導致接觸孔205內的TiCl4氣體流量減少，成膜速度仍不會改變。於是，便可在接觸孔205內形成較供應限制區域情況更加良好覆蓋率的Ti膜，且在接觸孔205底部的Si表面203上形成較供應限制區域情況更厚的Ti膜。
此外，藉由使得TiCl4氣體流量在圖6所示之反應限制區域中發生蝕刻反應的區域內，便可在接觸孔205底部的Si表面203上形成更厚的Ti膜。亦即，於發生蝕刻反應之區域中，相對於在構成基板表面之SiO2膜等層間絕緣膜204上會與成膜反應同時地發生蝕刻反應，而在接觸孔205底部的Si表面203上則不會發生蝕刻反應。於是，便可相對於基板表面所形成之Ti膜，而使得接觸孔205底部的Si表面203所形成之Ti膜較厚。
然而，上述Ti膜成膜反應中之供應限制區域與反應限制區域與邊界處的TiCl4氣體流量，可藉由改變TiCl4氣體流量以外的處理條件來調整。據此，便可藉由TiCl4氣體流量以外的處理條件來控制Ti膜成膜反應的反應限制區域。
具體來說，由於可藉由H2氣體等還原氣體的流量、處理室111內壓力、高頻電源143的RF功率來控制反應限制區域，因此以下便根據其實驗結果來加以說明。此外，亦如根據圖6所說明般，供應限制區域與反應限制區域的邊界不論是在Si膜上形成Ti膜之情況，或在SiO2膜上形成Ti膜之情況皆為相同，因此以下的實驗便使用SiO2膜的裸基板，而在SiO2膜上形成Ti膜。
(反應限制區域中之H2氣體流量相依性)
首先，針對反應限制區域中之H2氣體流量相依性的評估實驗結果加以說明。此實驗中係使H2氣體流量在0sccm~100sccm之間變化，來求得在分別的H2氣體流量下而與圖6情況同樣地於裸基板的SiO2膜上進行Ti膜的成膜處理之成膜速度。此外，其他的處理條件係與圖5所示之實驗時相同。
圖7、圖8係顯示其實驗結果。圖7係以成膜速度為縱軸，以TiCl4氣體流量為橫軸，而將使H2氣體的流量為30sccm、40sccm、50sccm、100sccm時的成膜速度圖形分別予以重疊顯示。圖8係以反應限制區域邊界處的TiCl4氣體流量為縱軸，以H2氣體的流量為橫軸，而將該等關係予以整合。圖8之反應限制區域邊界處的TiCl4氣體流量係圖7中成膜速度達到最大時的TiCl4氣體流量。
由圖7、圖8之實驗結果可知，隨著H2氣體流量的增加，會有反應限制區域邊界處的TiCl4氣體流量亦增加為較大之傾向。據此，藉由增加H2氣體流量，則可控制使反應限制區域邊界處的TiCl4氣體流量增加。
(反應限制區域的處理室內壓力相依性)
接下來，針對反應限制區域的處理室內壓力相依性之評估實驗結果加以說明。此實驗中係使RF功率為1000W時的處理室111內壓力變化為400Pa、500Pa、666Pa，而在分別的壓力下使TiCl4氣體的流量在12sccm~80sccm之間變化，來求得與圖6情況同樣地於裸基板的SiO2膜上進行Ti膜的成膜處理之成膜速度。又，使RF功率為800W時的處理室111內壓力變化為500Pa、666Pa，並進行相同於上述之成膜處理來求得成膜速度。此外，其他的處理條件係與圖5所示之實驗時相同。
圖9、圖10係顯示其實驗結果。圖9係以成膜速度為縱軸，以TiCl4氣體流量為橫軸，而將各成膜處理中的成膜速度圖形予以重疊顯示。圖10係以反應限制區域邊界處的TiC14氣體流量為縱軸，以處理室內壓力為橫軸，而將該等關係予以整合。圖10之反應限制區域邊界處的TiCl4氣體流量係圖9中成膜速度達到最大時的TiCl4氣體流量。
由圖9、圖10的實驗結果可知，隨著處理室內壓力增加，會有反應限制區域邊界處的TiCl4氣體流量亦微量增加之傾向。據此，藉由增加處理室內壓力，則亦可控制使反應限制區域邊界處的TiCl4氣體流量增加。
(反應限制區域的RF功率相依性)
接下來，說明反應限制區域的RF功率相依性之評估實驗結果。
此實驗中係將H2氣體的流量固定在100sccm，而使高頻電源143的RF功率變化為500W、800W、1000W、1200W，來求得與圖6情況同樣地於裸基板的SiO2膜上進行Ti膜的成膜處理之成膜速度。又，將H2氣體固定在30sccm，而使RF功率變化為500W、800W，來求得與上述情況同樣地於裸基板的SiO2膜上進行Ti膜的成膜處理之成膜速度。此外，其他的處理條件係與圖5所示之實驗時相同。
圖11、圖12係顯示其實驗結果。圖11係以成膜速度為縱軸，以TiCl4氣體流量為橫軸，而將各成膜處理中的成膜速度圖形予以重疊顯示。圖12係以反應限制區域邊界處的TiCl4氣體流量為縱軸，以RF功率為橫軸，而將該等關係予以整合。圖12之反應限制區域邊界處的TiCl4氣體流量係圖11中成膜速度達到最大時的TiCl4氣體流量。
由圖11、圖12的實驗結果可知，不僅是H2氣體流量較大之情況(100sccm)，即使是H2氣體流量較小之情況(30sccm)，隨著RF功率的增加，會有反應限制區域邊界處的TiCl4氣體流量亦增加為較大之傾向。據此，藉由增加RF功率，則亦可控制使反應限制區域邊界處的TiCl4氣體流量增加。
如上所述地，可藉由TiCl4氣體流量以外的處理條件，例如H2氣體流量、處理室內壓力、RF功率，來控制Ti膜成膜反應的反應限制區域。此外，藉由該等處理條件亦可控制圖6所示之發生蝕刻反應的區域。
於是，本實施形態之Ti膜的成膜處理中，係使得使用於該成膜處理之TiCl4氣體的流量在反應限制區域或發生蝕刻反應之區域內，而藉由改變TiCl4氣體流量以外的處理條件，來控制反應限制區域或發生蝕刻反應的區域。藉此，由於可經常地在反應限制區域內進行成膜處理，因此即便是形成有寬深比大的接觸孔，仍可經常地形成覆蓋率良好的Ti膜。
另一方面，為了在反應限制區域或發生蝕刻反應的區域中進行成膜處理，亦被認為只要單純地增加TiCl4氣體流量即可。但已知若TiCl4氣體的流量過多，便會有所成膜之Ti膜的電阻率上升之問題。於是，便必須在電阻率不會上升之範圍內增加TiCl4氣體流量。
此處，將TiCl4氣體流量與所成膜之Ti膜電阻率的關係之實驗結果顯示於圖13。該實驗中係使處理室內壓力為500Pa，使RF功率為1000W，而上述以外的處理條件則與圖5情況同樣地於裸基板的Si膜上進行Ti膜的成膜處理，來測量藉此所形成之Ti膜的電阻率。
圖13係以電阻率為縱軸，以TiCl4氣體流量為橫軸，而將TiCl4氣體流量與所成膜之Ti膜電阻率的關係作成為圖表。據此，當TiCl4氣體的流量超過55sccm時，電阻率會開始上升。
依據以上的實驗結果，針對Ti膜成膜處理中之最適當的TiCl4氣體流量實用範圍參照圖式來加以說明。圖14係將上述實驗中反應限制區域邊界處的TiCl4氣體流量會成為最小(13sccm)之成膜速度圖形(圖11)與電阻率圖形(圖13)予以重疊顯示。
據此，TiCl4氣體的流量的實用範圍當以流量比(TiCl4氣體的流量/H2氣體的流量)來表示時，藉由設定在13sccm/100sccm~55sccm/100sccm之範圍內，便可形成覆蓋率良好的Ti膜。又，若欲使接觸孔205的底部加厚時，較佳係設定在發生蝕刻反應的區域，即為45.6sccm/100sccm~55sccm/100sccm之範圍內，而不希望發生蝕刻反應時，則較佳地設定在13sccm/100sccm~45.6sccm/100sccm之範圍內。
接下來，將實際上於接觸孔形成Ti膜情況下的實驗結果顯示於圖15、圖16。圖15係顯示於圖6所示之情況下，使TiCl4氣體的流量為12sccm而在供應限制區域中成膜之情況，與使TiCl4氣體的流量為40sccm而在反應限制區域且發生蝕刻之區域中所成膜情況下的接觸孔整體之圖式。圖16係圖15所示之接觸孔的上部(Top)、側部(Side)、底部(Bottom)之放大圖。下述表1係將圖15、圖16所示之各部的膜厚與覆蓋率予以整合。
[表1]
由表1可知，接觸孔底部的厚度在圖6所示之反應限制區域的情況(此處亦為進而發生蝕刻之區域)中，相較於供應限制區域的情況，係從68.7%大幅改善為207.3%。
又，接觸孔側壁的成膜在供應限制區域的情況中，膜厚係從上部至下部逐漸減少。相對於此，在反應限制區域的情況，膜厚係從上部至下部大致為一定，而顯示了相較於供應限制區域的情況，覆蓋率係獲得改善。由此可知，可於接觸孔內從上部至下部而以大致相等的成膜速度來成膜。
此外，基板表面的膜厚在反應限制區域的情況，相較於供應限制區域的情況係從12.4nm變薄為5.1nm。由此可知在基板表面係進行了蝕刻反應。藉由可使該基板表面的厚度變薄，便亦可大幅改善對接觸孔側壁的覆蓋率。
藉此，可覆蓋率佳地形成於該Ti膜成膜處理後所實施之阻隔膜(例如TiN膜)或接觸栓塞用膜(例如鎢膜)。此外，由於在接觸孔側壁亦會形成有足夠厚度的Ti膜，因此亦可不形成阻隔膜而是直接在Ti膜上形成接觸栓塞用膜，從而可提高產能，且亦可降低製造成本。
以上，雖已參照添附圖式來加以說明本發明之較佳實施形態，但無需贅言本發明當然不限於該實施形態。本發明所屬技術區域中具通常知識者應當可在申請專利範圍所記載之範疇內，思及各種變更例或修正例，且可明瞭該等當然亦屬於本發明之技術範圍。
本發明可適用於在半導體晶圓、FPD基板、液晶基板，太陽能電池用基板等被處理基板上形成特定薄膜之成膜方法及成膜裝置。
100．．．成膜裝置
111．．．處理室
111A．．．頂壁
111B．．．底壁
111C．．．側壁
112．．．載置台
113．．．支撐組件
114．．．導引環
115．．．加熱器
116．．．下部電極
117．．．圓形的孔
118．．．搬出入口
119．．．絕緣組件
120．．．噴淋頭
121．．．基底組件
122．．．淋氣板
123．．．加熱器
124．．．噴出孔
125．．．氣體擴散空間
126．．．氣體導入埠
130．．．氣體供應機構
131~133．．．各氣體供應源
131C~133C．．．流量控制器
131V~133V．．．閥體
131L~133L．．．各氣體供應管
137．．．氣體混合部
138．．．混合氣體供應管
140、141．．．加熱器電源
142．．．匹配器
143．．．高頻電源
150．．．排氣室
151．．．排氣管
152．．．排氣裝置
160．．．支撐銷
161．．．支撐板
162．．．驅動機構
190．．．控制部
192．．．操作部
194．．．記憶部
200、W．．．Si基板
202．．．Si基材
203．．．Si表面
204．．．層間絕緣膜
205．．．接觸孔
206．．．Ti膜
207．．．TiSix膜
G．．．閘閥
圖1係顯示本發明實施形態之成膜裝置結構之剖面圖。
圖2A係用以說明同實施形態之成膜處理之步驟圖。
圖2B係用以說明同實施形態之成膜處理之步驟圖。
圖3係用以說明在供應限制模式下，於寬深比大的接觸孔形成Ti膜情況下的覆蓋情況之示意圖。
圖4係用以說明反應限制模式下，於寬深比大的接觸孔形成Ti膜情況下的覆蓋情況之示意圖。
圖5係將於Si膜上形成Ti膜情況下之TiCl4氣體流量與成膜速度的關係作成為圖表之圖式。
圖6係將於SiO2膜上形成Ti膜情況下之TiCl4氣體流量與成膜速度的關係作成為圖表之圖式。
圖7係顯示反應限制區域中之H2氣體流量相依性的評估實驗結果之圖式。
圖8係顯示圖7所示之H2氣體流量與反應限制區域邊界處的TiCl4氣體流量的關係之圖式。
圖9係顯示反應限制區域之處理室內壓力相依性的評估實驗結果之圖式。
圖10係顯示圖9所示之處理室內壓力與反應限制區域邊界處的TiCl4氣體流量的關係之圖式。
圖11係顯示反應限制區域中之RF功率相依性的評估實驗結果之圖式。
圖12係顯示圖11所示之RF功率與反應限制區域邊界處的TiCl4氣體流量的關係之圖式。
圖13係將TiCl4氣體流量與所成膜之Ti膜電阻率的關係作成為圖表之圖式。
圖14係將圖6所示之H2氣體流量30sccm、RF功率500W情況下的成膜速度圖形與圖13所示之電阻率圖形予以重疊之圖式。
圖15係顯示實際上於接觸孔形成Ti膜情況下的實驗結果之圖式。
圖16為圖15所示之各部(上部、側部、下部)的部分放大圖。
圖17係顯示半導體元件的配線構造之概略圖。
100．．．成膜裝置
111．．．處理室
111A．．．頂壁
111B．．．底壁
111C．．．側壁
112．．．載置台
113．．．支撐組件
114．．．導引環
115．．．加熱器
116．．．下部電極
117．．．圓形的孔
118．．．搬出入口
119．．．絕緣組件
120．．．噴淋頭
121．．．基底組件
122．．．淋氣板
123．．．加熱器
124．．．噴出孔
125．．．氣體擴散空間
126．．．氣體導入埠
130．．．氣體供應機構
131~133．．．各氣體供應源
131C~133C．．．流量控制器
131V~133V．．．閥體
131L~133L．．．各氣體供應管
137．．．氣體混合部
138．．．混合氣體供應管
140、141．．．加熱器電源
142．．．匹配器
143．．．高頻電源
150．．．排氣室
151．．．排氣管
152．．．排氣裝置
160．．．支撐銷
161．．．支撐板
162．．．驅動機構
190．．．控制部
192．．．操作部
194．．．記憶部
W．．．Si基板
G．．．閘閥

Claims (6)

  1. 一種成膜方法，係將包含有含鈦成膜氣體與還原氣體之處理氣體供應至處理室內而生成電漿，以使鈦膜成膜於形成有接觸孔的被處理基板上之方法，其特徵在於：藉由改變該還原氣體流量、該處理室內壓力或對電極所施加之該電漿產生用高頻功率其中之一來控制該反應限制區域，以讓欲使用於該鈦膜的成膜處理之該成膜氣體流量在該成膜處理的反應限制區域內；藉由增加該還原氣體流量、該處理室內壓力、該高頻功率之任一者來控制將成為該成膜處理之反應限制區域的邊界之該成膜氣體流量變大。
  2. 如申請專利範圍第1項之成膜方法，其中該成膜氣體流量係設定在該成膜氣體相對於該還原氣體流量的流量比為13sccm/100sccm以上，55sccm/100sccm以下之範圍。
  3. 如申請專利範圍第2項之成膜方法，其中該成膜氣體流量係設定在該成膜氣體相對於該還原氣體流量的流量比為13sccm/100sccm以上，45.6sccm/100sccm以下之範圍。
  4. 如申請專利範圍第2項之成膜方法，其中該成膜氣體流量係設定在該成膜氣體相對於該還原氣體流量的流量比為45.6sccm/100sccm以上， 55sccm/100sccm以下之範圍。
  5. 如申請專利範圍第1至4項中任一項之成膜方法，其係藉由使得該成膜氣體與還原氣體在依該成膜處理的處理條件而決定之該成膜處理的反應限制區域內反應，而於該被處理基板上形成鈦膜，其中該成膜處理的處理條件包含了該成膜氣體流量、該還原氣體流量、該處理室內壓力、以及對電極所施加之該電漿產生用高頻功率。
  6. 一種成膜裝置，係將包含有含鈦成膜氣體與還原氣體之處理氣體供應至處理室內而生成電漿，以於形成有接觸孔的被處理基板上形成鈦膜之成膜裝置，其特徵在於具備有：載置台，係用以載置該被處理基板；噴淋頭，係將該處理氣體供應至處理室內；高頻電源，係在與該載置台之間而以特定功率來將電漿產生用高頻供應至該噴淋頭；排氣裝置，係將該處理室內排氣而減壓至特定壓力；以及控制部，係藉由改變該還原氣體流量、該處理室內壓力或該高頻功率其中之一來控制該反應限制區域，以讓欲使用於該鈦膜的成膜處理之該成膜氣體流量在該成膜處理的反應限制區域內；該控制部係藉由增加該還原氣體流量、該處理室內壓力、該高頻功率之任一者來控制將成為該成 膜處理之反應限制區域的邊界之該成膜氣體流量變大。
TW100134922A 2010-09-29 2011-09-28 Film forming method and film forming device TWI557263B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010219947A JP5476269B2 (ja) 2010-09-29 2010-09-29 成膜方法及び成膜装置

Publications (2)

Publication Number Publication Date
TW201229294A TW201229294A (en) 2012-07-16
TWI557263B true TWI557263B (zh) 2016-11-11

Family

ID=45981890

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100134922A TWI557263B (zh) 2010-09-29 2011-09-28 Film forming method and film forming device

Country Status (4)

Country Link
JP (1) JP5476269B2 (zh)
KR (1) KR101290957B1 (zh)
CN (1) CN102433546B (zh)
TW (1) TWI557263B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102061749B1 (ko) * 2012-12-27 2020-01-02 주식회사 무한 기판 처리 장치
JP6199619B2 (ja) * 2013-06-13 2017-09-20 株式会社ニューフレアテクノロジー 気相成長装置
JP6492736B2 (ja) 2015-02-17 2019-04-03 東京エレクトロン株式会社 基板処理装置及び基板処理方法並びに記憶媒体
JP2018113322A (ja) * 2017-01-11 2018-07-19 株式会社日立国際電気 半導体装置の製造方法、プログラムおよび基板処理装置
CN107093577A (zh) * 2017-04-17 2017-08-25 上海华虹宏力半导体制造有限公司 接触孔的制造方法
JP6777614B2 (ja) * 2017-09-26 2020-10-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW554382B (en) * 1998-06-09 2003-09-21 Tokyo Electron Ltd Method of forming TiSiN film, diffusion preventing film and semiconductor device constituted by TiSiN film and method of producing the same, and TiSiN film forming device
CN1806315A (zh) * 2004-04-09 2006-07-19 东京毅力科创株式会社 Ti膜及TiN膜的成膜方法、接触结构、计算机能够读取的存储介质以及计算机程序
CN1898410A (zh) * 2003-12-26 2007-01-17 东京毅力科创株式会社 氮化钛膜的成膜

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629236A (ja) * 1992-07-07 1994-02-04 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
WO2008007675A1 (fr) * 2006-07-11 2008-01-17 Tokyo Electron Limited procédé de formation de film, procédé de nettoyage, et dispositif de formation de film

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW554382B (en) * 1998-06-09 2003-09-21 Tokyo Electron Ltd Method of forming TiSiN film, diffusion preventing film and semiconductor device constituted by TiSiN film and method of producing the same, and TiSiN film forming device
CN1898410A (zh) * 2003-12-26 2007-01-17 东京毅力科创株式会社 氮化钛膜的成膜
CN1806315A (zh) * 2004-04-09 2006-07-19 东京毅力科创株式会社 Ti膜及TiN膜的成膜方法、接触结构、计算机能够读取的存储介质以及计算机程序

Also Published As

Publication number Publication date
KR101290957B1 (ko) 2013-07-30
CN102433546B (zh) 2015-01-07
JP2012072475A (ja) 2012-04-12
CN102433546A (zh) 2012-05-02
JP5476269B2 (ja) 2014-04-23
TW201229294A (en) 2012-07-16
KR20120033264A (ko) 2012-04-06

Similar Documents

Publication Publication Date Title
TWI557263B (zh) Film forming method and film forming device
KR100960162B1 (ko) 성막 처리 방법
TWI637443B (zh) Contact layer formation method
JP5726281B1 (ja) 基板処理装置及び半導体装置の製造方法
TWI726837B (zh) Ｔｉ膜之成膜方法
US8334208B2 (en) Film-forming method and film-forming apparatus
KR102595190B1 (ko) 화학 기상 증착 동안 티타늄 및 티타늄 실리사이드들의 선택성을 향상시키기 위한 방법들 및 장치
JP2010065309A (ja) Ｔｉ系膜の成膜方法および記憶媒体
KR101302819B1 (ko) Ｔｉ막의 성막 방법
KR101217393B1 (ko) 성막 방법, 플라즈마 처리 장치 및 기억 매체
TW202229582A (zh) 改良阻障性質之鈦材料的氮化物覆蓋
JP2010111888A (ja) Ｔｉ膜の成膜方法および成膜装置、ならびに記憶媒体
TW202346636A (zh) 用於處理基板的方法和設備
KR20120069170A (ko) 플라즈마 처리 장치 및 이를 이용한 박막 형성 방법