TWI553992B - 訊號調制方法及訊號整流及調制裝置 - Google Patents

Description

訊號調制方法及訊號整流及調制裝置

本發明係指一種訊號調制方法及訊號整流及調制裝置，尤指一種錯動式訊號調制方法及其訊號整流及調制裝置。

感應式電源供應器中，為了安全運作，需要在供應端確認其供電線圈上感應區域為正確之受電裝置，且在可以接收電力的狀況下才進行電力發送，為了使供電端能夠辨識受電端是否為正確的受電裝置，需要透過傳送資料碼來進行識別。資料碼的傳送係藉由供電端驅動供電線圈產生諧振，發送電磁能量傳送到受電端，以進行電力傳送，而在受電端接收電力時，可透過訊號調制技術改變接收線圈上的阻抗狀態，再透過反饋影響供電線圈上的諧振載波訊號變化，以傳送資料碼。

上述資料碼係由多個調制訊號所構成。在先前技術中，受電端同時在感應線圈兩端進行訊號調制。例如，在美國專利公開案US 2013/0342027 A1之受電模組20中，受電微處理器21同時開啟對應於感應線圈兩端的開關元件A6及B6，以同時對感應線圈兩端進行調制。詳細來說，在調制期間，開關元件A6及B6會同時導通，使得訊號調制電阻A3及B3同時進行調制，此時，由於控制二極體A4及B4的運作，下橋開關元件A2及B2會同時停止進行整流。在此情況下，若欲使反射至供電線圈的訊號振幅加大，需要增加調制時間，然而調制時間的加長代表整流器停止工作的時間加長，使其對後端供電能力降低。另一方面，當訊號調制電阻A3及B3之阻值愈小時，反射至供電端的訊號愈大，同時帶來的是調制期間損耗的功率愈大。亦即，加大反射訊號的另一個實現方式為縮小訊號調制電阻，但縮小的幅度仍受限於功率損耗的瓶頸。

此外，用來進行整流的下橋開關元件A2及B2分別透過保護電阻B1及A1連接至感應線圈，並透過線圈電壓來控制下橋開關元件A2及B2之閘極電壓，以控制下橋開關元件A2及B2導通或斷開來進行整流運作。然而，若欲提高下橋開關元件A2及B2的運作速度，需降低保護電阻A1及B1的大小以提高下橋開關元件A2及B2之閘極充放電速度。在此情形下，阻值較低的保護電阻A1及B1將使得齊納二極體A5及B5承受較大的功率而容易燒毀，整流開關的切換速度因此而受限。

另一方面，在美國專利公開案US 2013/0342027 A1之受電模組20中，穩壓電路25需要穩壓電容251來維持輸出電壓的穩定，由於穩壓電容251往往具有較大的電容值，在穩壓電容251與整流與訊號反饋電路23之間設置有斷路保護電路24，以在供電端與受電端感應初期整流與訊號反饋電路23開始輸出電力時，可先將電力提供予受電微處理器21使用，避免穩壓電容251吸收過多電荷而無法順利啟動受電微處理器21。此外，在受電線圈271剛離開供電端時，穩壓電容251仍存在大量電荷，此電荷會逆流至受電微處理器21，使受電微處理器21無法判別目前是否處於感應供電階段。再者，上述電路結構可能存在另一個問題，即剛開始感應到電力時，斷路保護電路24是關閉的，也就是說，整流與訊號反饋電路23端在沒有大電容輔助吸收電荷的情況下，瞬間的高電壓可能會造成電路元件損毀。此外，在斷路保護電路24打開的瞬間，穩壓電容251開始大量吸收電荷，使得受電微處理器21之工作電壓瞬間降低，可能會造成受電微處理器21停止運作或產生其它不良影響。

請參考第1圖，第1圖為訊號調制的波形示意圖。如第1圖所示，波形W1_1繪示美國專利公開案US 2013/0342027 A1之受電模組20中的開關元件A6及B6之閘極訊號，其在高電位時同時導通開關元件A6及B6，以產生調制訊號。波形W1_2則繪示上述調制訊號反射至供電端再經由訊號解析電路13處理後得到的訊號。由波形W1_2可知，每一調制訊號反饋至供電端的訊號變化量大小不一，這是因為在先前技術中，調制控制訊號（即開關元件A6及B6之閘極訊號）與線圈振盪週期無任何對應關係。換句話說，調制訊號是隨機性地出現在供電線圈的振盪週期上，使得每一調制區間所反射的供電線圈振盪週期的起點與振盪數量都不固定，進而使受到調制改變供電線圈振幅的變化量也不固定。根據美國專利公開案US 2013/0342027 A1的內容，由於供電端可根據線圈訊號的變化量來動態調整訊號判別的準位，大小不一的線圈振幅變化量容易造成訊號的誤判。

進一步地，請參考第2圖，第2圖為訊號調制之一調制區間的訊號波形示意圖。如第2圖所示，波形W2_1繪示美國專利公開案US 2013/0342027 A1之受電模組20中的開關元件A6及B6之閘極訊號，其在高電位時同時導通開關元件A6及B6，以產生調制訊號。波形W2_2繪示下橋開關元件B2之閘極電壓。由上述可知，在進行調制時，控制二極體A4及B4的運作使得下橋開關元件A2及B2同時停止進行整流，即下橋開關元件A2及B2之閘極電壓應為零電位，以斷開下橋開關元件A2及B2。然而，如第2圖之波形W2_2所示，在調制期間（即開關元件A6及B6之閘極訊號為高電位時），下橋開關元件B2之閘極仍有殘存電壓，無法完全達到零電位，造成下橋開關元件B2無法完全斷開，進而使調制過程中產生多餘的功率消耗。

由上述可知，習知技術仍存在許多尚待解決的問題。因此，實有必要提出一種訊號調制方法，使得受電模組更有效地產生調制訊號，同時克服上述缺點。

因此，本發明之主要目的即在於提供一種訊號調制方法及其訊號整流及調制裝置，以有效地產生調制訊號，並解決上述問題。

本發明揭露一種訊號調制方法，用於一感應式電源供應器之一受電模組。該訊號調制方法包含有設定一調制訊號所對應的複數個調制區間；在該複數個調制區間中的第i個調制區間對該受電模組之一感應線圈之一第一端進行調制，其中i為奇數；以及在該複數個調制區間中的第j個調制區間對該受電模組之該感應線圈之一第二端進行調制，其中j為偶數；其中，在對該第一端進行調制時不調制該第二端，在對該第二端進行調制時不調制該第一端。

本發明另揭露一種訊號調制方法，用於一感應式電源供應器之一受電模組。該訊號調制方法包含有設定一調制訊號所對應的複數個調制區間；比較該受電模組之一感應線圈之一第一端或一第二端的電壓與一參考電壓，以產生一比較結果；以及根據該比較結果，決定該複數個調制區間開始及停止的時間點。

本發明另揭露一種訊號整流及調制裝置，用於一感應式電源供應器之一受電模組，該受電模組包含一感應線圈，用來從該感應式電源供應器之一供電模組接收電源。該整流及調制裝置包含有一第一整流電晶體、一第二整流電晶體、一第一整流控制模組、一第二整流控制模組、一第一調制控制模組、一第二調制控制模組、一參考電壓產生器、一比較器以及一處理器。該第一整流電晶體耦接於該感應線圈之一第一端與一地端之間，用來對該感應線圈之該第一端進行整流。該第二整流電晶體耦接於該感應線圈之一第二端與該地端之間，用來對該感應線圈之該第二端進行整流。該第一整流控制模組耦接於該感應線圈之該第一端、該第二端及該第一整流電晶體，用來根據該感應線圈之該第一端與該第二端之電壓，輸出一第一整流控制訊號，以控制該第一整流電晶體進行整流。該第二整流控制模組耦接於該感應線圈之該第一端、該第二端及該第二整流電晶體，用來根據該感應線圈之該第一端與該第二端之電壓，輸出一第二整流控制訊號，以控制該第二整流電晶體進行整流。該第一調制控制模組耦接於該感應線圈之該第一端，用來對該第一端進行訊號調制。該第二調制控制模組耦接於該感應線圈之該第二端，用來對該第二端進行訊號調制。該參考電壓產生器用來產生一參考電壓。該比較器耦接於該參考電壓產生器及該第一整流控制模組或該第二整流控制模組，用來比較該參考電壓及該感應線圈之一線圈電壓，以產生一比較結果。該處理器耦接於該比較器、該第一整流控制模組、該第二整流控制模組、該第一調制控制模組及該第二調制控制模組，用來根據該比較結果，控制該第一調制控制模組及該第二調制控制模組交替對該感應線圈之該第一端及該第二端進行調制。其中，該處理器在控制該第一調制控制模組對該感應線圈之該第一端進行調制的同時，透過該第二整流控制模組斷開該第二整流電晶體，以暫停對該感應線圈之該第二端進行整流，在控制該第二調制控制模組對該感應線圈之該第二端進行調制的同時，透過該第一整流控制模組斷開該第一整流電晶體，以暫停對該感應線圈之該第一端進行整流。

請參考第3圖，第3圖為本發明實施例一受電模組30之示意圖。受電模組30可用於一感應式電源供應器，用以從感應式電源供應器中相對應之一供電模組接收電源。如第3圖所示，受電模組30包含有一感應線圈300、整流二極體11及21、整流電晶體12及22、保護二極體121及221、整流控制模組R1及R2、調制控制模組M1及M2、一參考電壓產生器72、一比較器71、一處理器60、一穩壓器40及一電源輸出端50。此外，為提供處理器60穩定的工作電壓，受電模組30另包含一整流二極體61及一濾波電容62，設置於處理器60之電源輸入端。為提供穩壓器40穩定的輸入電力，受電模組30另包含電容值較大的一穩壓電容41，設置於穩壓器40之電力輸入端。

其中，感應線圈300包含有一線圈及一電容，其可和供電模組之線圈進行諧振，以產生電力，並反饋調制訊號和資料至供電端。整流二極體11耦接於感應線圈300之第一端S1與電源輸出端50之間，可透過穩壓器40輸出電源至電源輸出端50。整流二極體21耦接於感應線圈300之第二端S2與電源輸出端50之間，可透過穩壓器40輸出電源至電源輸出端50。整流二極體11及21可分別在不同相位輸出電源至電源輸出端50。整流電晶體12耦接於感應線圈300之第一端S1與地端之間，可用來控制感應線圈300之第一端S1進行整流。整流電晶體22耦接於感應線圈300之第二端S2與地端之間，可用來控制感應線圈300之第二端S2進行整流。整流控制模組R1耦接於感應線圈300之第一端S1、第二端S2及整流電晶體12，可根據感應線圈300之第一端S1與第二端S2之電壓，輸出一整流控制訊號S12至整流電晶體12，以控制整流電晶體12進行整流。整流控制模組R2耦接於感應線圈300之第一端S1、第二端S2及整流電晶體22，可根據感應線圈300之第一端S1與第二端S2之電壓，輸出一整流控制訊號S22至整流電晶體22，以控制整流電晶體22進行整流。在此例中，整流電晶體12及22皆為一N型金氧半場效電晶體（N-type Metal Oxide Semiconductor Field-Effect Transistor，NMOS），因此當整流控制訊號S12及S22為高電位時可導通整流電晶體12及22之兩端，當整流控制訊號S12及S22為低電位時可斷開整流電晶體12及22之兩端。

詳細來說，當感應線圈300之電流從整流二極體11輸出時，感應線圈300之第一端S1為高電位，第二端S2為低電位，此時根據感應線圈300之第一端S1與第二端S2的電位關係，整流控制模組R2會導通整流電晶體22，使電流可從地端流向感應線圈300，以達到平衡；當感應線圈300之電流從整流二極體21輸出時，感應線圈300之第二端S2為高電位，第一端S1為低電位，此時根據感應線圈300之第一端S1與第二端S2的電位關係，整流控制模組R1會導通整流電晶體12，使電流可從地端流向感應線圈300，以達到平衡。保護二極體121及221則分別耦接至整流電晶體12及22之閘極與地端之間，用來限制整流電晶體12及22之閘極電壓於一定範圍內。也就是說，根據整流電晶體12及22之元件特性，保護二極體121及221可分別鎖定整流電晶體12及22之閘極電壓的上限，以避免整流電晶體12及22之閘極電壓超過其元件耐壓而燒毀。一般來說，保護二極體121及221可採用齊納二極體（Zener diode）來實現，但不應以此為限。

請繼續參考第3圖。調制控制模組M1耦接於感應線圈300之第一端S1，可用來對第一端S1進行訊號調制。調制控制模組M2耦接於感應線圈300之第二端S2，可用來對第二端S2進行訊號調制。調制控制模組M1及M2的運作由處理器60來進行控制。詳細來說，處理器60在控制調制控制模組M1對感應線圈300之第一端S1進行調制的同時，會透過整流控制模組R2斷開整流電晶體22，以暫停對感應線圈300之第二端S2進行整流；另一方面，處理器60在控制調制控制模組M2對感應線圈300之第二端S2進行調制的同時，會透過整流控制模組R1斷開整流電晶體12，以暫停對感應線圈300之第一端S1進行整流。參考電壓產生器72可用來產生一參考電壓Vref予比較器71。比較器71耦接於參考電壓產生器72及整流控制模組R1，用來比較參考電壓Vref及感應線圈300之一線圈電壓VS，以產生一比較結果CR，並輸出比較結果CR至處理器60。詳細來說，比較器71可比較感應線圈300之第一端S1或第二端S2的線圈電壓VS與參考電壓Vref，以產生比較結果CR。在第3圖之受電模組30中，比較器71之一輸入端係耦接於整流控制模組R1，以接收來自於感應線圈300之第一端S1的線圈電壓VS，並將其與參考電壓Vref進行比較。在另一實施例中，亦可將比較器71之輸入端耦接至整流控制模組R2，以接收來自於感應線圈300之第二端S2的線圈電壓VS，並將其與參考電壓Vref進行比較。

除此之外，處理器60耦接於比較器71、整流控制模組R1及R2、調制控制模組M1及M2，用來根據比較結果CR，控制調制控制模組M1及M2交替進行在感應線圈300之第一端S1及第二端S2的訊號調制運作。詳細來說，處理器60可分別輸出調制控制訊號C13及C23，以在不同時間分別控制調制控制模組M1及M2進行調制。相對應地，處理器60亦分別輸出整流關閉訊號C14及C24，以在調制時分別控制整流控制模組R1及R2暫停整流。處理器60可以是一微處理器（Microprocessor）、一微控制器（Micro Controller Unit，MCU）或任何類型的處理裝置。此外，穩壓器40受控於處理器60，可用來接收來自於感應線圈300之電源。穩壓電容41則耦接於穩壓器40與整流二極體11、21之間，用來穩定穩壓器40所接收之電源。

有別於習知技術中，受電模組同時在感應線圈兩端進行訊號調制，本發明以錯動方式對感應線圈兩端進行訊號調制。換句話說，在本發明之實施例中，處理器交替開啟二個調制控制模組，以在不同調制區間內分別對感應線圈之第一端及第二端進行訊號調制，其詳細運作方式說明如下。

請參考第4A圖及第4B圖，第4A圖及第4B圖分別為第3圖之調制控制模組M1及M2之一種實施方式之示意圖。如第4A圖所示，調制控制模組M1包含有一調制電晶體13及一調制負載電阻131。調制電晶體13受控於處理器60，可用來對感應線圈300之第一端S1進行調制。調制負載電阻131則耦接於調制電晶體13及感應線圈300之第一端S1之間，用來提供調制所需之負載。詳細來說，處理器60可輸出調制控制訊號C13至調制電晶體13，以控制調制電晶體13導通或斷開。當調制電晶體13導通時，會改變感應線圈300之第一端S1對地端的阻抗，使感應線圈300上的電性產生變化，上述電性變化會反饋至供電端，並透過供電端的訊號解析及解碼還原調制資料。在此例中，調制電晶體13為一N型金氧半場效電晶體，當調制控制訊號C13為高電位時可導通調制電晶體13，當調制控制訊號C13為低電位時可斷開調制電晶體13。另一方面，如第4B圖所示，調制控制模組M2包含有一調制電晶體23及一調制負載電阻231。調制電晶體23受控於處理器60，可用來對感應線圈300之第二端S2進行調制。調制負載電阻231則耦接於調制電晶體23及感應線圈300之第二端S2之間，用來提供調制所需之負載。同樣地，處理器60透過調制控制訊號C23來控制調制電晶體23導通或斷開，詳細運作方式可參考上述相關於調制控制模組M1的說明，在此不贅述。

請參考第5A圖及第5B圖，第5A圖及第5B圖分別為第3圖之整流控制模組R1及R2之一種實施方式之示意圖。如第5A圖所示，整流控制模組R1包含有一整流控制電晶體14、電壓轉換電阻141及143、加速放電二極體142及144、一整流關閉電晶體146及一保護二極體145。整流控制電晶體14係一N型金氧半場效電晶體，其汲極耦接於整流電晶體12，用來輸出整流控制訊號S12至整流電晶體12；其源極耦接於地端；其閘極則透過電壓轉換電阻141及加速放電二極體142連接至感應線圈300之第一端S1，以受控於感應線圈300之第一端S1的電壓。當整流控制電晶體14導通時，可控制整流控制訊號S12到達零電位，以完整斷開整流電晶體12。電壓轉換電阻141耦接於感應線圈300之第一端S1與整流控制電晶體14之閘極之間，可用來控制整流控制電晶體14之閘極電壓隨著感應線圈300之第一端S1的電壓變化。此外，加速放電二極體142亦耦接於感應線圈300之第一端S1與整流控制電晶體14之閘極之間，當感應線圈300之第一端S1的電壓下降時，可用來控制整流控制電晶體14之閘極電壓快速下降，以快速斷開整流控制電晶體14，進而加速提升整流控制訊號S12。換句話說，整流控制電晶體14之閘極電壓可隨著感應線圈300之第一端S1的電壓進行變化，以在感應線圈300之第一端S1的電壓上升時導通整流控制電晶體14，進而斷開整流電晶體12以停止在第一端S1的整流。除此之外，加速放電二極體142的運作使得整流控制電晶體14之閘極可在感應線圈300之第一端S1的電壓下降時迅速放電，以加速斷開整流控制電晶體14。如此一來，在整流切換時可提升整流電晶體12的導通速度。

進一步地，電壓轉換電阻143耦接於感應線圈300之第二端S2與整流控制電晶體14之汲極之間，可用來控制整流控制訊號S12隨著感應線圈300之第二端S2的電壓進行變化。此外，加速放電二極體144耦接於感應線圈300之第二端S2與整流控制電晶體14之汲極之間，當感應線圈300之第二端S2的電壓下降時，可用來加速降低整流控制訊號S12之電壓。換句話說，整流控制訊號S12可隨著感應線圈300之第二端S2的電壓進行變化，以在感應線圈300之第二端S2的電壓上升時導通整流電晶體12，以開始在感應線圈300之第一端S1進行整流。除此之外，加速放電二極體144的運作使得整流控制訊號S12可在感應線圈300之第二端S2的電壓下降時迅速放電。如此一來，在整流切換時可提升整流電晶體12的斷開速度。

請繼續參考第5A圖。整流關閉電晶體146耦接於處理器60及整流控制電晶體14之汲極，可在調制控制模組M2對感應線圈300之第二端S2進行調制時，控制整流控制訊號S12持續斷開整流電晶體12，以暫停對感應線圈300之第一端S1進行整流。詳細來說，由於訊號調制係在感應線圈300上產生對地的低阻抗路徑，以在感應線圈300之第一端S1或第二端S2為高電位時將線圈訊號拉低，此時感應線圈300之對向端需暫停整流，以避免上述拉低線圈訊號的運作造成大量電流通過整流二極體使其消耗過大功率。亦即，當感應線圈300之第二端S2正在進行調制時，第一端S1應暫停整流；當感應線圈300之第一端S1正在進行調制時，第二端S2應暫停整流。在此情況下，當處理器60透過調制控制訊號C23導通調制電晶體23以對感應線圈300之第二端S2進行調制時，也會同步透過整流關閉訊號C14導通整流關閉電晶體146，使整流控制訊號S12下降至零電位以持續斷開整流電晶體12。除此之外，保護二極體145耦接於整流控制電晶體14之閘極與地端之間，可用來限制整流控制電晶體14之閘極電壓於一定範圍內。也就是說，根據整流控制電晶體14之元件特性，保護二極體145可鎖定整流控制電晶體14之閘極電壓的上限，以避免整流控制電晶體14之閘極電壓超過其元件耐壓而燒毀。一般來說，保護二極體145可採用齊納二極體來實現，但不應以此為限。

另一方面，如第5B圖所示，整流控制模組R2包含有一整流控制電晶體24、電壓轉換電阻241及243、加速放電二極體242及244、一整流關閉電晶體246及一保護二極體245。整流控制電晶體24係一N型金氧半場效電晶體，其汲極耦接於整流電晶體22，用來輸出整流控制訊號S22至整流電晶體22；其源極耦接於地端；其閘極則透過電壓轉換電阻241及加速放電二極體242連接至感應線圈300之第二端S2，以受控於感應線圈300之第二端S2的電壓。電壓轉換電阻241耦接於感應線圈300之第二端S2與整流控制電晶體24之閘極之間，可用來控制整流控制電晶體24之閘極電壓隨著感應線圈300之第二端S2的電壓變化。此外，加速放電二極體242亦耦接於感應線圈300之第二端S2與整流控制電晶體24之閘極之間，當感應線圈300之第二端S2的電壓下降時，可用來控制整流控制電晶體24之閘極電壓快速下降，以快速斷開整流控制電晶體24，進而加速提升整流控制訊號S22。進一步地，電壓轉換電阻243耦接於感應線圈300之第一端S1與整流控制電晶體24之汲極之間，可用來控制整流控制訊號S22隨著感應線圈300之第一端S1的電壓進行變化。此外，加速放電二極體244耦接於感應線圈300之第一端S1與整流控制電晶體24之汲極之間，當感應線圈300之第一端S1的電壓下降時，可用來加速降低整流控制訊號S22之電壓。整流關閉電晶體246耦接於處理器60及整流控制電晶體24之汲極，可在調制控制模組M1對感應線圈300之第一端S1進行調制時，控制整流控制訊號S22持續斷開整流電晶體22，以暫停對感應線圈300之第二端S2進行整流。在此情況下，當處理器60透過調制控制訊號C13導通調制電晶體13以對感應線圈300之第一端S1進行調制時，也會同步透過整流關閉訊號C24導通整流關閉電晶體246，使整流控制訊號S22下降至零電位以持續斷開整流電晶體22。除此之外，保護二極體245耦接於整流控制電晶體24之閘極與地端之間，可用來限制整流控制電晶體24之閘極電壓於一定範圍內。相關於整流控制模組R2之詳細運作方式可參考上述對於整流控制模組R1的說明，在此不贅述。

有別於習知技術中，整流控制僅在線圈兩端各透過單一電阻輸入線圈電壓來控制整流電晶體，在本發明之實施例中，可透過整流控制模組來控制整流電晶體，以提升整流切換時整流電晶體導通與斷開之速度，同時使整流電晶體在斷開時其控制訊號（即閘極電壓）可完全達到零電位，以避免調制時整流電晶體無法完全斷開而產生多餘的功率損耗。請參考第6圖，第6圖為在受電模組30中進行訊號調制時訊號波形之示意圖。如第6圖所示，波形W6_1繪示處理器60輸出至調制控制模組M1的調制控制訊號C13，其亦可代表處理器60輸出至整流控制模組R2的整流關閉訊號C24；波形W6_2繪示整流控制模組R2所輸出之整流控制訊號S22，即整流電晶體22之閘極訊號；波形W6_3則繪示訊號調制反饋至供電端線圈上的波形。由第6圖可知，在進行訊號調制時，訊號會反饋至供電線圈以產生振盪幅度的變化，且相較於習知技術中整流電晶體在進行訊號調制時無法完全持續斷開（如第2圖之波形W2_2所示），本發明可在進行訊號調制時完全持續斷開整流電晶體，以避免整流電晶體產生額外的功率損耗，進而提升調制的效能。

值得注意的是，根據受電模組30所繪示的電路結構，本發明可在不影響電流承受導通能力的情況下，同時達到快速的整流切換。詳細來說，根據金氧半場效電晶體的特性，可用來承受導通大電流的電晶體往往具有較大的寄生電容，此寄生電容限制了閘極訊號的切換速度；另一方面，對於閘極具有較小寄生電容其訊號具有高速切換能力之電晶體而言，其電流承受導通能力必定較為薄弱。在此情況下，習知技術所採用的整流電晶體（如美國專利公開案US 2013/0342027 A1中的下橋開關元件A2及B2）必須在電流承受導通能力以及整流切換速度之間進行取捨，使整流的能力受到限制。相較之下，在本發明之受電模組30中，整流電晶體12及22可採用電流承受導通能力較強的元件，以承受感應線圈300上的大電流。整流切換速度則可透過整流控制模組R1及R2來協助提升。也就是說，整流控制模組R1及R2中的整流控制電晶體14及24可採用切換速度較快的電晶體，並透過加速放電二極體142、144、242及244分別在整流控制電晶體14及24之閘極與汲極端產生快速放電的效果，以提升整流控制訊號S12及S22的切換速度，進而加速整流電晶體12及22的開關切換。如此一來，本發明可同時提升電流承受導通能力及整流切換速度。

如上所述，本發明係採用錯動方式對感應線圈兩端進行訊號調制。以受電模組30為例，處理器60可交替開啟調制控制模組M1及M2，以在不同調制區間內分別對感應線圈300之第一端S1及第二端S2進行訊號調制。詳細來說，針對一調制訊號，處理器60可先設定相對應的複數個調制區間。接著，在此複數個調制區間中的第i個調制區間內，處理器60可控制調制控制模組M1對感應線圈300之第一端S1進行調制，其中i為奇數；在此複數個調制區間中的第j個調制區間內，處理器60可控制調制控制模組M2對感應線圈300之第二端S2進行調制，其中j為偶數。換句話說，在受電模組30中，對感應線圈300之第一端S1進行調制時不調制第二端S2，對感應線圈300之第二端S2進行調制時不調制第一端S1。較佳地，上述複數個調制區間所包含的調制區間數目為偶數，使得感應線圈300之第一端S1與第二端S2進行訊號調制的次數相同。

詳細來說，在上述第i個調制區間內，處理器60可透過調制控制訊號C13導通耦接於感應線圈300之第一端S1的調制電晶體13，以對感應線圈300之第一端S1進行調制；在上述第j個調制區間內，處理器60可透過調制控制訊號C23導通耦接於感應線圈300之第二端S2的調制電晶體23，以對感應線圈300之第二端S2進行調制。亦即，調制電晶體13及23係交替導通以產生調制訊號。如上所述，當感應線圈300之一端進行調制時，其對向端需暫停整流，以避免整流迴路通過大量電流而消耗過大的功率。由於感應線圈300之兩端係以錯動方式進行調制，因此，在進行調制時，同一時間僅有一端停止整流而另一端可正常輸出電力，可降低訊號調制期間對供電輸出功率所造成的影響。相較之下，習知技術往往在同一時間對感應線圈的兩端進行調制，使得線圈兩端需同時暫停整流，造成了整流輸出電壓瞬間大幅下降而影響供電輸出能力。

請參考第7圖，第7圖為在受電模組30中進行訊號調制時訊號波形之示意圖。如第7圖所示，波形W7_1繪示處理器60輸出至調制控制模組M1的調制控制訊號C13，波形W7_2繪示處理器60輸出至調制控制模組M2的調制控制訊號C23，波形W7_3繪示感應線圈300中線圈與電容之間的訊號，波形W7_4繪示感應線圈300之第一端S1的電壓訊號，波形W7_5繪示整流控制模組R2輸出至整流電晶體22之整流控制訊號S22，波形W7_6繪示整流控制模組R1輸出至整流電晶體12之整流控制訊號S12。在第7圖中，一調制訊號係對應至4個調制區間，其中，在第1個和第3個調制區間內僅導通調制控制模組M1內部之調制電晶體13，以對感應線圈300之第一端S1進行訊號調制；在第2個和第4個調制區間內僅導通調制控制模組M2內部之調制電晶體23，以對感應線圈300之第二端S2進行訊號調制。藉由上述訊號調制方式，可在線圈上產生電性變化，其可反饋至供電端再透過訊號解析及解碼而還原調制資料。除此之外，在進行訊號調制時，感應線圈300的對向端會同步暫停整流，由波形W7_5及W7_6可看出，透過整流關閉電晶體146及246的控制，整流控制訊號S12及S22皆能夠完全到達零電位，以完全持續斷開整流電晶體12及22，且感應線圈300兩端的整流不會同時暫停，亦即，在任何時間點至少會有一端整流輸出電力，使得訊號調制運作不至於對電力輸出效能造成太大影響。

值得注意的是，相較於習知感應線圈兩端同時進行訊號調制的方式而言，本發明之錯動式調制方式亦可對供電端線圈產生明顯的訊號反射，特別是在供電負載較大的情況下，本發明之錯動式調制方式更不易受到負載的影響，而能夠維持其訊號調制效果。

除此之外，在第7圖之實施例中，一調制訊號包含有4個調制區間，但在其它實施例中，調制訊號可包含任意數目的調制區間，且調制區間的長度亦可根據系統需求而任意調整，只要每一調制區間的長度大致相等即可。此外，在上述實施例中，處理器60係先啟動調制控制訊號C13，再啟動調制控制訊號C23，但在其它實施例中，亦可改變啟動的順序，亦即，先啟動調制控制訊號C23，再啟動調制控制訊號C13，而不限於此。

另一方面，透過比較器及參考電壓產生器的運作，本發明亦解決了習知技術中每一調制訊號反饋至供電端的訊號變化量大小不一的缺點。有別於習知技術中調制訊號係隨機性地出現在線圈的振盪週期上，在本發明之實施例中，處理器可透過比較器來偵測感應線圈兩端電位切換的時間點，以根據電位切換的週期（即整流切換週期）來發送調制控制訊號，使得每一調制訊號皆可對應至固定的電位切換週期。請再次參考第3圖，並以第3圖之受電模組30為例。處理器60可先設定對應於一調制訊號之複數個調制區間。接著，比較器71比較感應線圈300之第一端S1或第二端S2所對應的線圈電壓VS與參考電壓Vref，以產生比較結果CR，並輸出比較結果CR至處理器60。處理器60再根據比較結果CR，決定上述複數個調制區間開始及停止的時間點。詳細來說，比較器71之一輸入端可接收整流控制模組R1中的整流控制電晶體14或整流控制模組R2中的整流控制電晶體24之閘極電壓，由整流控制模組R1及R2之電路結構可知，整流控制電晶體14及24之閘極係分別透過電壓轉換電阻141、加速放電二極體142以及電壓轉換電阻241、加速放電二極體242連結至感應線圈300之第一端S1及第二端S2，其閘極電壓並隨著感應線圈300之線圈電壓VS變化。在此情況下，整流控制電晶體14及24之閘極電壓可對應至感應線圈300之線圈電壓VS。比較器71之另一輸入端則從參考電壓產生器72接收參考電壓Vref，並在輸出端輸出上述閘極電壓與參考電壓Vref的比較結果。參考電壓Vref應設定在整流控制電晶體14及24之閘極電壓的高電位與低電位之間的一電壓準位，以判斷感應線圈300兩端所處的電位高低。

值得注意的是，受電模組30中僅包含單一比較器71，其連接於整流控制模組R1以接收整流控制電晶體14之閘極電壓。由於感應線圈300之第一端S1及第二端S2之切換週期相同且電位高低互為反相，因此比較器71只需要取得感應線圈300之第一端S1的週期與電位高低，即等同於取得第二端S2的週期與電位高低。在另一實施例中，亦可將比較器71改為連結至整流控制模組R2以取得感應線圈300之第二端S2的週期與電位高低，而不限於此。除此之外，比較器71亦可透過其它方式取得線圈電壓VS及切換週期，而不限於透過整流控制模組R1或R2的方式。

接著，處理器60可根據比較結果CR（其包含感應線圈300兩端的切換週期與電位高低），來決定每一調制區間開始及停止的時間點。以下範例係對應於第3圖中受電模組30之電路結構來說明，即比較器71比較對應於感應線圈300之第一端S1的線圈電壓VS與參考電壓Vref而產生比較結果CR的情形。本領域具通常知識者應可藉由本範例所揭露的內容推知比較器71連接至感應線圈300之第二端S2的情形。

首先，針對一調制訊號所對應的複數個調制區間，處理器60可設定每一調制區間所對應的一預定時間，一般來說，可設定每一調制區間所對應的預定時間皆相同，其可大致等於數個（例如3或4個）線圈電壓VS切換的週期。接著，當處理器60接收到一訊號調制指示時，可依據比較結果CR判斷感應線圈300之第一端S1所處的電位高低，並據以決定是否開始對應於第一端S1之一調制區間，同時在該調制區間開始時啟動計時器。當計時器的計時時間到達該預定時間時（即經過數個週期後），處理器60即可依據比較結果CR判斷感應線圈300之第一端S1所處的電位高低，並據以決定是否停止調制區間。

詳細來說，針對調制區間的開始時間，處理器60可在接收到訊號調制指示之後，透過比較結果CR來判斷感應線圈300之第一端S1的電位下降至低於參考電壓Vref之一低電位的時間點，並在此時間點控制調制區間開始（即導通調制控制模組M1中的調制電晶體13），使得感應線圈300之第一端S1在位於低電位時開始進行調制。同樣地，針對調制區間的停止時間，處理器60亦可在預定時間到達之後，透過比較結果CR來判斷感應線圈300之第一端S1的電位下降至低於參考電壓Vref之一低電位的時間點，並在此時間點控制調制區間停止（即斷開調制控制模組M1中的調制電晶體13），使得感應線圈300之第一端S1在位於低電位時停止進行調制。需注意的是，訊號調制之運作係透過分別耦接於感應線圈300之第一端S1及第二端S2的調制電晶體13及23來拉低第一端S1及第二端S2的電壓訊號，在此情形下，由於感應線圈300之第一端S1及第二端S2的電壓訊號近似方波，其低電位接近零電位而無法產生拉低效果，只有高電位的部分會受到調制影響。換句話說，根據比較結果CR，處理器60可控制訊號調制運作在相對應線圈電壓VS為低電位時（即不受到調制影響時）開始或結束，使得訊號調制區間可包含完整的線圈電壓VS之切換週期，即線圈電壓VS位於高電位的數個完整期間。進一步來說，由於每一調制區間所對應的預定時間皆相同，因此每一調制區間可包含相同數目且完整的線圈電壓VS之切換週期。如此一來，每一調制訊號皆可在線圈上產生相同幅度的訊號變化量，以提升供電端進行訊號判別的準確度。

另一方面，比較器71對感應線圈300之第一端S1的電壓與參考電壓Vref進行比較而產生的比較結果CR亦可用來判別感應線圈300之第二端S2的電位高低。詳細來說，當處理器60接收到一訊號調制指示且欲對感應線圈300之第二端S2進行調制時，可依據比較結果CR判斷感應線圈300之第一端S1所處的電位高低，進而判斷感應線圈300之第二端S2所處的電位高低，並據以決定是否開始對應於第二端S2之一調制區間，同時在該調制區間開始時啟動計時器。當計時器的計時時間到達預定時間時（即經過數個週期後），處理器60即可依據比較結果CR判斷感應線圈300之第一端S1所處的電位高低，進而判斷感應線圈300之第二端S2所處的電位高低，並據以決定是否停止調制區間。如上所述，感應線圈300之第一端S1與第二端S2互為反相訊號，當第一端S1為高電位時第二端S2為低電位，當第一端S1為低電位時第二端S2為高電位，因此，只需要透過單一比較器71即可取得感應線圈300兩端的電位狀態。

詳細來說，針對調制區間的開始時間，處理器60可在接收到訊號調制指示之後，透過比較結果CR來判斷感應線圈300之第一端S1的電位上升至高於參考電壓Vref之一高電位的時間點，並據以判斷感應線圈300之第二端S2位於一低電位，處理器60即可在此時間點控制調制區間開始（即導通調制控制模組M2中的調制電晶體23），使得感應線圈300之第二端S2在位於低電位時開始進行調制。同樣地，針對調制區間的停止時間，處理器60亦可在預定時間到達之後，透過比較結果CR來判斷感應線圈300之第一端S1的電位上升至高於參考電壓Vref之一高電位的時間點，並據以判斷感應線圈300之第二端S2位於一低電位，處理器60即可在此時間點控制調制區間停止（即斷開調制控制模組M2中的調制電晶體23），使得感應線圈300之第二端S2在位於低電位時停止進行調制。

請參考第8A圖及第8B圖，第8A圖及第8B圖為在受電模組30中進行訊號調制時訊號波形之示意圖。第8A圖放大了第7圖中的部分波形，以明確繪示調制區間開始及結束的時間點與線圈電壓VS的對應關係；第8B圖則繪示多筆調制訊號的波形。如第8A圖所示，波形W8_1為波形W7_4的放大，其繪示感應線圈300之第一端S1的電壓訊號；波形W8_2為波形W7_1的放大，其繪示調制控制訊號C13；波形W8_3則繪示比較器71所輸出之比較結果CR。由第8A圖可知，調制控制訊號C13開始及停止的時間點皆發生在感應線圈300之第一端S1的電壓為低電位時，即相對應比較結果CR輸出低電位時。一般來說，由於線圈電壓VS切換的速度相當快，而處理器60的處理延遲可能造成調制控制訊號C13無法恰好在線圈電壓VS切換至低電位的時間點啟動或關閉，然而，調制控制訊號C13只要在感應線圈300之第一端S1位於低電位時啟動或關閉，即可確保調制區間包含完整的線圈電壓VS切換週期，即線圈電壓VS位於高電位的數個完整期間。舉例來說，在第8A圖中，調制區間（即調制控制訊號C13導通調制電晶體13的時間）包含了4個線圈電壓VS位於高電位的完整期間。

除此之外，如第8B圖所示，波形W8_4及W8_5分別繪示調制控制訊號C13及C23，波形W8_6則繪示受電模組30產生之調制訊號反射至供電端再經由訊號解析電路處理後得到的訊號。由第8B圖可知，每一調制訊號皆包含完整且數量相同的線圈電壓VS切換週期，因此在線圈上產生的訊號變化量與變化型態都相同，反射至供電端經由訊號解析而得到的訊號波形亦相同。

值得注意的是，比較器71除了可控制處理器60執行訊號調制的時間點之外，亦可用來啟動或關閉處理器60的運作。在習知技術中，處理器是根據其接收到的電源電壓是否到達工作電壓來決定是否開啟。由於受電模組之電力輸出端的穩壓器需使用一穩壓電容，其具有相當大的電容值，使得穩壓電容與處理器之間需設置一開關，此開關在處理器啟動之前需關閉，以避免感應線圈連接整流輸出的電力需對穩壓電容充電而延緩處理器所需工作電壓提高後開啟的時間，甚至於無法到達其工作電壓而無法開啟處理器。例如，美國專利公開案US 2013/0342027 A1之受電模組20中的斷路保護電路24即可用來處理上述問題。相較之下，在本發明之實施例中，處理器60可根據比較器71所輸出之比較結果CR來決定是否開啟。詳細來說，當受電模組30靠近一供電裝置或放置在一供電裝置上時，供電裝置會先傳送少量電力，受電模組30之感應線圈300在接收到電力之後會開始諧振，亦即，在感應線圈300之兩端產生電壓變化，此電壓變化可透過整流控制模組R1或R2傳送至比較器71，進而產生高低電位持續切換的比較結果CR。處理器60即可在接收到比較結果CR之後，判斷受電模組30位於一供電裝置附近，並開始產生調制訊號以反射至供電端。另一方面，當受電模組30之感應線圈300離開供電端時，感應線圈300也會立即停止諧振，即使穩壓電容41存在的電荷仍足以供處理器60使用，處理器60仍可透過比較器71得知感應線圈300已停止接收電力，並據以停止相關運作。在此情況下，由於處理器60是根據比較結果CR來進行運作，而不是根據其接收到的電源電壓，因此，在本發明之受電模組30中，整流二極體11及21可直接輸出電力至穩壓器40及電源輸出端50，而不需要在穩壓電容41之前設置任何開關。

在此實施例中，由於感應線圈300接收到的電力不需透過開關，可在整流之後直接傳送至穩壓器40及電源輸出端50，以避免電流通過開關所造成的功率損耗。除此之外，在習知技術中，由於穩壓電容設置在開關後方，在開關導通的瞬間，會因電容吸收大量電力使得電壓瞬間大幅下降，若電壓過度下降會造成處理器無法正常運作。相較之下，本發明之實施例不需使用開關來隔絕穩壓電容與處理器，可避免上述問題的發生。

上述關於受電模組30之運作方式可歸納為一訊號調制流程90，如第9圖所示。訊號調制流程90包含以下步驟：

步驟900：  開始。

步驟902：  處理器60設定一調制訊號所對應的複數個調制區間。

步驟904：  處理器60在複數個調制區間中進行調制。若為第i個調制區間（i為奇數），則執行步驟906；若為第j個調制區間（j為偶數），則執行步驟910。

步驟906：  比較器71比較感應線圈300之第一端S1或第二端S2的電壓與參考電壓Vref，以產生比較結果CR，並根據比較結果CR，決定第i個調制區間開始及停止的時間點。

步驟908：  在第i個調制區間內，處理器60透過調制控制訊號C13導通調制電晶體13，以對感應線圈300之第一端S1進行調制，並透過整流關閉訊號C24控制整流控制訊號S22下降至零電位以斷開整流電晶體22，進而暫停感應線圈300之第二端S2的整流，再執行步驟914。

步驟910：  比較器71比較感應線圈300之第一端S1或第二端S2的電壓與參考電壓Vref，以產生比較結果CR，並根據比較結果CR，決定第j個調制區間開始及停止的時間點。

步驟912：  在第j個調制區間內，處理器60透過調制控制訊號C23導通調制電晶體23，以對感應線圈300之第二端S2進行調制，並透過整流關閉訊號C14控制整流控制訊號S12下降至零電位以斷開整流電晶體12，進而暫停感應線圈300之第一端S1的整流。

步驟914：  處理器60判斷是否完成該調制訊號所對應的所有調制區間中的訊號調制。若是，則執行步驟916；若否，則執行步驟904。

步驟916：  結束。

關於訊號調制流程90之詳細運作方式及變化可參考前述說明，在此不贅述。

綜上所述，本發明藉由錯動方式來進行訊號調制，即交替進行在感應線圈之第一端及第二端的訊號調制，可在供電端產生明顯的訊號反射，且位於感應線圈兩端的整流電晶體不需同時斷開，可降低訊號調制對供電輸出功率所造成的影響。此外，透過比較器的運作，訊號調制的時間點可對應至線圈電壓的切換週期，處理器可根據比較器之比較結果，在特定時間點開始或停止進行訊號調制，使得每一調制訊號可在線圈上產生相同幅度的訊號變化量，以提升供電端進行訊號判別的準確度。另外，處理器亦可透過比較器，根據線圈電壓的切換來決定是否開始運作，而不是由接收到的電壓大小來決定，因而不需在穩壓電容與處理器之間設置開關來控制處理器的工作電壓。再者，透過本發明之受電模組的電路結構，整流電晶體可由整流控制模組進行控制，以同時實現高電流承受導通能力和高整流切換速度。   以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

W1_1、W1_2、W2_1、W2_2、W6_1、W6_2、W6_3、W7_1、W7_2、W7_3、W7_4、W7_5、W7_6、W8_1、W8_2、W8_3、W8_4、W8_5、W8_6‧‧‧波形
30‧‧‧受電模組
300‧‧‧感應線圈
R1、R2‧‧‧整流控制模組
M1、M2‧‧‧調制控制模組
11、21‧‧‧整流二極體
12、22‧‧‧整流電晶體
121、221‧‧‧保護二極體
40‧‧‧穩壓器
41‧‧‧穩壓電容
50‧‧‧電源輸出端
60‧‧‧處理器
61‧‧‧整流二極體
62‧‧‧濾波電容
71‧‧‧比較器
72‧‧‧參考電壓產生器
S1‧‧‧感應線圈之第一端
S2‧‧‧感應線圈之第二端
S12、S22‧‧‧整流控制訊號
C13、C23‧‧‧調制控制訊號
C14、C24‧‧‧整流關閉訊號
VS‧‧‧線圈電壓
Vref‧‧‧參考電壓
CR‧‧‧比較結果
13、23‧‧‧調制電晶體
131、231‧‧‧調制負載電阻
14、24‧‧‧整流控制電晶體
141、143、241、243‧‧‧電壓轉換電阻
142、144、242、244‧‧‧加速放電二極體
145、245‧‧‧保護二極體
146、246‧‧‧整流關閉電晶體
90‧‧‧訊號調制流程
900～916‧‧‧步驟

第1圖為訊號調制的波形示意圖。 第2圖為訊號調制之一調制區間的訊號波形示意圖。 第3圖為本發明實施例一受電模組之示意圖。 第4A圖及第4B圖分別為第3圖之調制控制模組之一種實施方式之示意圖。 第5A圖及第5B圖分別為第3圖之整流控制模組之一種實施方式之示意圖。 第6圖為在受電模組中進行訊號調制時訊號波形之示意圖。 第7圖為在受電模組中進行訊號調制時訊號波形之示意圖。 第8A圖及第8B圖為在受電模組中進行訊號調制時訊號波形之示意圖。 第9圖為本發明實施例一訊號調制流程之流程圖。

90‧‧‧訊號調制流程

900~916‧‧‧步驟

Claims (11)

1. 一種訊號調制方法，用於一感應式電源供應器之一受電模組，該訊號調制方法包含有：設定一調制訊號所對應的複數個調制區間；比較該受電模組之一感應線圈之一第一端或一第二端的電壓與一參考電壓，以產生一比較結果；以及根據該比較結果，決定該複數個調制區間開始及停止的時間點；其中，根據該比較結果，決定該複數個調制區間開始及停止的時間點之步驟包含有：設定該複數個調制區間中每一調制區間所對應的一預定時間；在接收到一訊號調制指示時，依據該比較結果判斷該感應線圈之該第一端或該第二端所處的電位高低，並據以決定是否開始該複數個調制區間中的一調制區間；於該調制區間開始時，啟動一計時器；以及當該計時器的計時時間到達該預定時間時，依據該比較結果判斷該感應線圈之該第一端或該第二端所處的電位高低，並據以決定是否停止該調制區間。
2. 如請求項1所述之訊號調制方法，其中該調制區間對應於該感應線圈之該第一端，而根據該比較結果，決定該複數個調制區間開始及停止的時間點之步驟另包含有：在接收到該訊號調制指示時，依據該比較結果判斷該感應線圈之該第一端所處的電位高低，並據以決定是否開始該調制區間；以及當該計時器的計時時間到達該預定時間時，依據該比較結果判斷該感應線圈之該第一端所處的電位高低，並據以決定是否停止該調制區間。
3. 如請求項2所述之訊號調制方法，其中在接收到該訊號調制指示時，依據該比較結果判斷該感應線圈之該第一端所處的電位高低，並據以決定是否開始該調制區間之步驟包含有：透過該比較結果來判斷該感應線圈之該第一端的電位下降至低於該參考電壓之一低電位的一時間點；以及在該時間點控制該調制區間開始，使得該感應線圈之該第一端在位於該低電位時開始進行調制。
4. 如請求項2所述之訊號調制方法，其中當該計時器的計時時間到達該預定時間時，依據該比較結果判斷該感應線圈之該第一端所處的電位高低，並據以決定是否停止該調制區間之步驟包含有：透過該比較結果來判斷該感應線圈之該第一端的電位下降至低於該參考電壓之一低電位的一時間點；以及在該時間點控制該調制區間停止，使得該感應線圈之該第一端在位於該低電位時停止進行調制。
5. 如請求項1所述之訊號調制方法，其中該調制區間對應於該感應線圈之該第二端，而根據該比較結果，決定該複數個調制區間開始及停止的時間點之步驟另包含有：在接收到該訊號調制指示時，依據該比較結果判斷該感應線圈之該第一端所處的電位高低，進而判斷該感應線圈之該第二端所處的電位高低，並據以決定是否開始該調制區間；以及當該計時器的計時時間到達該預定時間時，依據該比較結果判斷該感應線圈 之該第一端所處的電位高低，進而判斷該感應線圈之該第二端所處的電位高低，並據以決定是否停止該調制區間。
6. 如請求項5所述之訊號調制方法，其中在接收到該訊號調制指示時，依據該比較結果判斷該感應線圈之該第一端所處的電位高低，進而判斷該感應線圈之該第二端所處的電位高低，並據以決定是否開始該調制區間之步驟包含有：透過該比較結果來判斷該感應線圈之該第一端的電位上升至高於該參考電壓之一高電位的一時間點；當該感應線圈之該第一端位於該高電位時，判斷該感應線圈之該第二端位於一低電位；以及在該時間點控制該調制區間開始，使得該感應線圈之該第二端在位於該低電位時開始進行調制。
7. 如請求項5所述之訊號調制方法，其中當該計時器的計時時間到達該預定時間時，依據該比較結果判斷該感應線圈之該第一端所處的電位高低，進而判斷該感應線圈之該第二端所處的電位高低，並據以決定是否停止該調制區間之步驟包含有：透過該比較結果來判斷該感應線圈之該第一端的電位上升至高於該參考電壓之一高電位的一時間點；當該感應線圈之該第一端位於該高電位時，判斷該感應線圈之該第二端位於一低電位；以及在該時間點控制該調制區間停止，使得該感應線圈之該第二端在位於該低電位時停止進行調制。
8. 一種訊號整流及調制裝置，用於一感應式電源供應器之一受電模組，該受電模組包含一感應線圈，用來從該感應式電源供應器之一供電模組接收電源，該整流及調制裝置包含有：一第一整流電晶體，耦接於該感應線圈之一第一端與一地端之間，用來控制該感應線圈之該第一端進行整流；一第二整流電晶體，耦接於該感應線圈之一第二端與該地端之間，用來控制該感應線圈之該第二端進行整流；一第一整流控制模組，耦接於該感應線圈之該第一端、該第二端及該第一整流電晶體，用來根據該感應線圈之該第一端與該第二端之電壓，輸出一第一整流控制訊號，以控制該第一整流電晶體進行整流；一第二整流控制模組，耦接於該感應線圈之該第一端、該第二端及該第二整流電晶體，用來根據該感應線圈之該第一端與該第二端之電壓，輸出一第二整流控制訊號，以控制該第二整流電晶體進行整流；一第一調制控制模組，耦接於該感應線圈之該第一端，用來對該第一端進行訊號調制；一第二調制控制模組，耦接於該感應線圈之該第二端，用來對該第二端進行訊號調制；一參考電壓產生器，用來產生一參考電壓；一比較器，耦接於該參考電壓產生器及該第一整流控制模組或該第二整流控制模組，用來比較該參考電壓及該感應線圈之一線圈電壓，以產生一比較結果；以及一處理器，耦接於該比較器、該第一整流控制模組、該第二整流控制模組、該第一調制控制模組及該第二調制控制模組，用來根據該比較結果，控 制該第一調制控制模組及該第二調制控制模組交替進行在該感應線圈之該第一端及該第二端的調制；其中，該處理器在控制該第一調制控制模組對該感應線圈之該第一端進行調制的同時，透過該第二整流控制模組斷開該第二整流電晶體，以暫停對該感應線圈之該第二端進行整流，在控制該第二調制控制模組對該感應線圈之該第二端進行調制的同時，透過該第一整流控制模組斷開該第一整流電晶體，以暫停對該感應線圈之該第一端進行整流。
9. 如請求項8所述之訊號整流及調制裝置，其中該比較器包含有：一第一輸入端，用來接收該第一整流控制模組或該第二整流控制模組之一整流控制電晶體之一閘極電壓，其中該閘極電壓對應於該感應線圈之該線圈電壓；一第二輸入端，用來接收該參考電壓；以及一輸出端，用來根據該閘極電壓與該參考電壓的大小，輸出該比較結果至該處理器。
10. 如請求項8所述之訊號整流及調制裝置，其中該處理器另執行以下步驟，以進行訊號調制：根據該比較結果，決定複數個調制區間開始及停止的時間點。
11. 如請求項8所述之訊號整流及調制裝置，其中該處理器係根據該比較器所輸出之該比較結果來決定是否開啟。