TWI541648B - 記憶體系統中之通道深度調整 - Google Patents

記憶體系統中之通道深度調整 Download PDF

Info

Publication number
TWI541648B
TWI541648B TW101114017A TW101114017A TWI541648B TW I541648 B TWI541648 B TW I541648B TW 101114017 A TW101114017 A TW 101114017A TW 101114017 A TW101114017 A TW 101114017A TW I541648 B TWI541648 B TW I541648B
Authority
TW
Taiwan
Prior art keywords
memory
channel
depth
channel depth
regions
Prior art date
Application number
TW101114017A
Other languages
English (en)
Other versions
TW201250472A (en
Inventor
羅伯特 沃克
Original Assignee
美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美光科技公司 filed Critical 美光科技公司
Publication of TW201250472A publication Critical patent/TW201250472A/zh
Application granted granted Critical
Publication of TWI541648B publication Critical patent/TWI541648B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1678—Details of memory controller using bus width
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0607—Interleaved addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1028—Power efficiency
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)
  • Power Sources (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Semiconductor Memories (AREA)
  • Information Transfer Systems (AREA)
  • Static Random-Access Memory (AREA)

Description

記憶體系統中之通道深度調整
電腦記憶體操作通常處理競爭技術障礙。快速的記憶體效能可藉由設計具有高頻寬之裝置而獲得。然而，通常需要大量電力來操作高頻寬。亦期望低電力消耗，且其與較快的記憶體操作之期望競爭。可期望提供改良記憶體速度且亦改良電力消耗之記憶體裝置。
在本發明之下文詳細描述中，參考形成本發明之一部分且其中藉由圖解說明而展示可實踐本發明之特定實施例之隨附圖式。將足夠詳細地描述此等實施例以使熟習此項技術者能實踐本發明。可利用其他實施例且可作出材料變更、結構變更、邏輯變更、電變更等。
圖1展示(舉例而言，例如經由無線、非無線或光學介面)耦合至一電子系統140之一記憶體系統100。記憶體系統100之實例可包含一或多個耦合在一起之個別記憶體裝置。與在下文圖3中所述的實例相似，在一實例中，包含記憶體系統100及電子系統140之一系統可為一資訊處置系統，諸如一個人電腦。其他此等系統可包含例如音樂播放器、電話、小筆電(netbook)等。圖1中之電子系統140包含數個主控器142。主控器142之實例包含但不限於硬體裝置(諸如處理器、圖形處理器(GPU)等)，或任何數目個個別軟體應用程式。儘管在圖1中展示多個主控器142，但是本發明不如此受限。其他組態包含僅一單一主控器142。
圖1之記憶體系統100包含(例如，藉由一記憶體映射104)概念上可分成數個各種記憶體區(例如，部分)之一記憶體裝置102，諸如實體記憶體之一模組或數個模組(定位在中心或跨一系統分散)。記憶體系統100使用一動態通道110而耦合至電子系統140且被電子系統140存取。動態通道110展示為包含數個可組態的通道部分112。
在一記憶體操作中，可組態的通道部分112可被動態地使用或閒置在動態通道110中。藉由添加可組態的通道部分112，一通道寬度可經增大以允許將更多資料自電子系統140並列傳遞至記憶體系統100。在一實例中，一或多個通道部分112包含一可組態的深度。與通道寬度相比之下，在本揭示內容中，一通道部分之深度可定義為例如在一記憶體操作期間在使用下一通道部分112之前使用一通道部分112來存取之數個位元組。
在一實例中，對於一給定記憶體傳送，所選擇一通道深度亦決定一通道寬度。例如，在具有8個可用通道部分112及一128B傳送之一系統中，若一通道深度選擇為16B，則在累加至下一通道部分112前各通道部分將傳送16B，且一旦已累加8個通道部分則將傳送128B。若一通道深度改選擇為32B，則在累加至下一通道部分112前各通道部分將傳送32B，且一旦已累加4個通道部分則將傳送128B。
在所選擇記憶體操作中，超過一給定寬度之一寬通道或並列系統(例如，高頻寬)並非必要的。例如，在一讀取操作中，若接收資料之主控器142無法快於一給定速度處理 該資料，則使資料速度能超過該給定速度之任何額外的通道寬度並非必要的。在一實例中，動態通道110經組態以提供針對一給定主控器142最佳化的一通道深度/寬度。不啟動(例如，通電)未使用的可組態的通道部分112及相關聯之記憶體陣列，且記憶體裝置100更具能量效率。額外的通道寬度(頻寬)並非必要之一記憶體操作之一實例可包含一圖形操作。圖形主控器可不易受延時影響，且用於資料交易之時間之額外的幾奈秒應不影響效能。
圖1之記憶體系統100亦包含儲存為資料且在圖1中以方塊圖形式表示之一記憶體映射104。在本揭示內容中，記憶體映射為儲存在記憶體中之一概念結構，且表示為一方塊104以供圖解說明目的。在一實例中，記憶體映射104儲存在非揮發性記憶體中或儲存在一磁碟上且在開機時間被讀取。記憶體映射104告訴記憶體韌體記憶體裝置100之儲存能力且定義變數，諸如記憶體之不同區之大小，及用於記憶體之不同區之動態通道110之特性。
在一實例中，在記憶體操作期間，來自記憶體映射之資料動態地上調或下調一或多個可組態的通道部分112之一通道深度。在一實例中，記憶體映射經變更以回應於不同主控器142而調整動態通道110之可組態的通道部分112之通道深度。在一實例中，記憶體映射經變更以回應於不同軟體應用程式而調整可組態的通道部分112之通道深度。不同軟體應用程式可按不同速度利用資料。取決於軟體應用程式之能力，藉由最佳化動態通道110內之通道深度以 匹配軟體應用程式，可實現電力節省，或可實現改良的應用程式速度。
在一實例中，記憶體映射104接收一通道深度選擇信號以自一記憶體請求調整通道深度。在此一組態中，通道深度係保留在一記憶體請求之資料中。在一實例中，一通道深度包含在一記憶體請求之記憶體位址位元中。一例示性記憶體請求包含對應於一實體位址之一列選擇、一組選擇及一行選擇之位元。在此一位址組態中，階層之一頂部可為列，接著為組，接著為行。越接近定位有通道選擇位元之位址之最低有效位元，在移動至下一通道前將按通道存取的位元組之數目越少。在一實例中，繼組選擇位元後定位通道選擇位元。在另一實例中，通道選擇位元與行選擇位元交錯。
在一實例中，記憶體系統100包含用以調整動態通道110內之通道深度之一暫存器106。使用一暫存器106之例示性組態包含藉由來自一硬體主控器142之請求而選擇一通道深度。
圖2展示包括一第一記憶體裝置200之一記憶體系統，諸如來自圖1之記憶體系統100。第一記憶體裝置200(例如，一主記憶體模組或數個主記憶體模組)展示為(例如，由一記憶體映射)概念上分成下文在記憶體操作之討論中所使用的數個區A至E。亦展示一核心區及一作業系統區(OS)。儘管區A至E、核心及OS展示為佔據第一記憶體裝置200之所有空間，但是圖2之方塊圖僅為一區域性實例。例如， 一記憶體系統之實體記憶體及/或虛擬記憶體可大於或小於在圖2中所展示的圖解說明。
在一實例中，記憶體裝置200耦合至一動態通道，諸如在圖1中所展示的動態通道110。在一實例中，區A至E皆可使用記憶體映射來存取以動態地選擇通道深度。在一實例中，使用一固定的通道深度來存取核心區。在一實例中，使用一固定的通道深度來存取OS區。在一實例中，核心區及OS區兩者皆具有一固定的通道深度。取決於諸如記憶體速度及電力要求等之要求，核心區及OS區之各自固定的通道深度可為相同的深度，或其可具有不同的固定通道深度。
在圖2中亦圖解說明一輔助記憶體裝置260(例如，一硬碟機或固態硬碟(SSD))。在本發明之選擇實施例中，一虛擬記憶體組態(諸如一分頁組態)使用輔助記憶體裝置260以擴展記憶體系統之記憶體能力。
在圖2中展示一第一記憶體操作(例如，虛擬記憶體程序220)及一後續的第二記憶體操作(例如，虛擬記憶體程序240)。在一實例中，第一記憶體程序220之要求(例如，延時、頻寬、電力)不同於第二記憶體程序240之要求。第一程序220展示為具有(例如，由作業系統)分配至區C之資料部分222(例如，一頁)、分配至區E之資料部分226及分配至輔助記憶體260之資料部分224及228。第二程序240展示為具有在一不同時間分配至區C之資料部分242，諸如其中繼已完成第一程序220後，作業系統已將區C重新分配至第 二程序240。
在一實施例中，當由OS分配一虛擬記憶體之諸頁時，在該時間宣佈用於該等頁之一通道深度。在一實例中，該經宣佈的通道深度維持直至當一給定程序完成時換出或再生該頁為止。由於使用虛擬記憶體之不同程序可具有關於延時、頻寬及電力之不同要求，故在不同時間使用不同深度存取記憶體之程序可產生最佳化的記憶體存取以用於在該時間執行的特定程序。
在圖2之第二記憶體程序240中，回應於(例如，基於)第二記憶體程序240之要求而宣佈一第二通道深度。如在上文實施例中所討論，要求可基於硬體、基於軟體或基於兩者。圖2之實例圖解說明在包含兩個或兩個以上記憶體程序(220、240)之選擇記憶體操作中，一通道深度可隨著時間不同地組態，即使不同的記憶體程序使用記憶體之相同的實體區(C)。
一資訊處置系統(諸如一電腦)之一實施例包含在圖3中以展示本發明之一較高階的裝置應用之一實施例。圖3係併入如上文所述的本發明之一動態通道記憶體裝置之一資訊處置系統300之一方塊圖。資訊處置系統300僅係可使用本發明之動態通道記憶體裝置之一實施例。其他實例包含但不限於小筆電、相機、個人資料助理(PDA)、蜂巢式電話、MP3播放器、飛機、衛星、軍用車輛等。
在此實例中，資訊處置系統300包括一資料處理系統，該資料處理系統包含用以耦合該系統之各種組件之一系統 匯流排302。系統匯流排302提供在資訊處置系統300之各種組件當中之通信鏈接且可實施為一單一匯流排，實施為匯流排之一組合或以任何其他合適的方式實施。
晶片總成304耦合至系統匯流排302。晶片總成304可包含任何電路或電路之可操作地相容之電路之組合。在一實施例中，晶片總成304包含可為任何類型之一處理器306。在本文中，「處理器」係指任何類型的計算電路，諸如但不限於一微處理器、一微控制器、一圖形處理器、一數位信號處理器(DSP)或任何其他類型的處理器、處理電路或其核心。
在一實施例中，一記憶體裝置307包含在晶片總成304中。在一實施例中，除處理器晶片外，額外的邏輯晶片308亦包含在晶片總成304中。除一處理器外，一邏輯晶片308之一實例亦包含一記憶體控制器。邏輯晶片308上之其他電路(諸如訂製電路、一特定應用積體電路(ASIC)等)亦包含在本發明之一實施例中。
資訊處置系統300亦可包含輔助記憶體311，輔助記憶體311則又可包含適於特定應用之一或多個記憶體元件，諸如一或多個硬碟機312，及/或處置可抽換式媒體313(諸如光碟(CD)、快閃碟、數位視訊光碟(DVD)等等)之一或多個磁碟機。
資訊處置系統300亦可包含一顯示裝置309(諸如一監視器)、額外的周邊組件310(諸如揚聲器)等，及一鍵盤及/或控制器314(其可包含一滑鼠、軌跡球、遊戲控制器、語音 辨識裝置或允許一系統使用者將資料輸入至資訊處置系統300中及自資訊處置系統300接收資料之任何其他裝置)。
雖然已描述本發明之數項實施例，但是上文所列並非旨在要求詳盡。儘管本文已闡釋及描述特定實施例，但是一般技術者將明白經計算以達成相同目的之任何配置可經置換用於所展示的特定實施例。本申請案旨在涵蓋本發明之任何調適或變動。應瞭解上文描述旨在闡釋性且非限制性。熟習此項技術者在研究上文描述時將明白上文實施例及其他實施例之組合。
100‧‧‧記憶體系統/記憶體裝置
102‧‧‧記憶體裝置
104‧‧‧記憶體映射
106‧‧‧暫存器
110‧‧‧動態通道
112‧‧‧通道部分
140‧‧‧電子系統
142‧‧‧硬體主控器
200‧‧‧第一記憶體裝置
220‧‧‧虛擬記憶體程序
222‧‧‧資料部分
224‧‧‧資料部分
226‧‧‧資料部分
228‧‧‧資料部分
240‧‧‧虛擬記憶體程序
242‧‧‧資料部分
260‧‧‧輔助記憶體裝置
300‧‧‧資訊處置系統
302‧‧‧系統匯流排
304‧‧‧晶片總成
306‧‧‧處理器
307‧‧‧記憶體裝置
308‧‧‧邏輯晶片
309‧‧‧顯示裝置
310‧‧‧周邊組件
311‧‧‧輔助記憶體
312‧‧‧硬碟機
313‧‧‧可抽換式媒體
314‧‧‧鍵盤/控制器
A‧‧‧區
B‧‧‧區
C‧‧‧區
D‧‧‧區
E‧‧‧區
Kernel‧‧‧核心區
OS‧‧‧作業系統區
圖1展示根據本發明之一實施例之包含耦合至一電子系統之一記憶體系統之一系統。
圖2展示根據本發明之一實施例之一操作中之記憶體系統之一方塊圖。
圖3展示根據本發明之一實施例之包含一記憶體裝置之一資訊處置系統。
200‧‧‧第一記憶體裝置
220‧‧‧虛擬記憶體程序
222‧‧‧資料部分
224‧‧‧資料部分
226‧‧‧資料部分
228‧‧‧資料部分
240‧‧‧虛擬記憶體程序
242‧‧‧資料部分
260‧‧‧輔助記憶體裝置
A‧‧‧區
B‧‧‧區
C‧‧‧區
D‧‧‧區
E‧‧‧區
Kernel‧‧‧核心區
OS‧‧‧作業系統區

Claims (26)

  1. 一種在一第一記憶體操作期間藉由使用具有一通道深度之一通道之一通道部分存取一記憶體裝置之一區之方法，該方法包括：回應於該記憶體區自該第一記憶體操作經分配至一第二記憶體操作而調整該通道之該通道部分之該通道深度以存取該記憶體區，其中該通道部分之該通道深度包括在一記憶體操作期間可在使用一下一通道部分之前使用該通道部分存取之數個位元組。
  2. 如請求項1之方法，其中該第一記憶體操作包括一第一虛擬記憶體程序，且其中該第二記憶體操作包括一第二虛擬記憶體程序。
  3. 如請求項1之方法，其中調整該通道深度包括基於一軟體能力在該第二記憶體操作期間使用該記憶體區調整該通道深度。
  4. 如請求項1之方法，其中調整該通道深度包括基於一硬體能力在該第二記憶體操作期間使用該記憶體區調整該通道深度。
  5. 如請求項1之方法，調整該通道深度包括自一硬體主控器發送一通道深度選擇信號。
  6. 如請求項1之方法，調整該通道深度包括回應於耦合至該記憶體裝置之一記憶體控制器中之一暫存器而調整該通道深度。
  7. 如請求項1之方法，其中該通道深度保留在自一主控器 至一記憶體控制器之資料中。
  8. 如請求項1之方法，其中調整該通道深度包括回應於一記憶體請求而調整該通道深度。
  9. 一種回應於一第一記憶體請求藉由使用具有一通道深度之一通道之一通道部分存取一記憶體裝置之一區之方法，該方法包括：回應於自該第一記憶體請求至一第二記憶體請求之一改變而調整該通道部分之該通道深度以存取該記憶體區，其中該通道深度包括在一記憶體操作期間可在使用一下一通道部分之前使用該通道部分存取之數個位元組。
  10. 如請求項9之方法，其中該第二記憶體請求進一步包含列選擇位元及組選擇位元。
  11. 如請求項10之方法，其中該等通道選擇位元係在該等組選擇位元後面。
  12. 如請求項11之方法，其中該等通道選擇位元與該等行選擇位元交錯。
  13. 一種由將被具有一通道深度之數個通道部分之一通道部分存取之一記憶體裝置之一區分配至虛擬記憶體之一第一頁之方法，該方法包括：回應於將該區分配至該虛擬記憶體之一第二頁而調整該通道部分之該通道深度，其中該通道深度包括可在使用一下一通道部分之前使用該通道部分存取之數個位元組。
  14. 如請求項13之方法，其中該區包括一第一區，且其中該記憶體裝置之一第二區之一通道深度在該記憶體裝置之操作期間係固定的。
  15. 如請求項14之方法，其中該第二區包含一核心區。
  16. 如請求項15之方法，其中該第二區包含一作業系統區。
  17. 如請求項16之方法，其中該核心區之一固定的通道深度不同於該作業系統區之一固定的通道深度。
  18. 一種系統，其包括：一記憶體控制器，其用以管理一虛擬記憶體程序；數個記憶體區；一通道，其包括數個通道部分以存取該數個記憶體區，其中該數個通道區之一通道區域具有一通道深度，該通道深度包括在一記憶體操作期間可在使用一下一通道部分之前使用該通道部分存取之數個位元組；及一記憶體映射，其用以回應於不同虛擬記憶體操作而在不同時間調整該通道部分之該通道深度以用於該等記憶體區之一給定記憶體區。
  19. 如請求項18之系統，其進一步包含一暫存器，該暫存器用以儲存一經選擇通道深度。
  20. 如請求項18之系統，其中該記憶體映射經組態以解譯來自一記憶體請求中之一位址內之通道深度請求。
  21. 如請求項18之系統，其中該記憶體映射經組態以解譯來自數個不同的硬體主控器之通道深度請求。
  22. 如請求項18之系統，其中一核心記憶體區之一通道深度 係固定的。
  23. 如請求項18之系統，其中一作業系統記憶體區之一通道深度係固定的。
  24. 一種系統，其包括：一記憶體裝置，其包含數個記憶體區；及一通道，其包含用以存取該數個區之數個通道部分，其中該等通道部分之一通道部分具有一通道深度，該通道深度包括在一記憶體操作期間可在使用一下一通道部分之前使用該通道部分存取之數個位元組，且其中該通道深度回應於不同記憶體操作而可動態地調整。
  25. 如請求項24之系統，其進一步包括一記憶體映射，其中該記憶體映射可經變更以調整該等通道部分之該至少一者之該深度。
  26. 如請求項25之系統，其中該記憶體映射儲存在該記憶體裝置中。
TW101114017A 2011-04-19 2012-04-19 記憶體系統中之通道深度調整 TWI541648B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/089,621 US10838886B2 (en) 2011-04-19 2011-04-19 Channel depth adjustment in memory systems

Publications (2)

Publication Number Publication Date
TW201250472A TW201250472A (en) 2012-12-16
TWI541648B true TWI541648B (zh) 2016-07-11

Family

ID=47022175

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101114017A TWI541648B (zh) 2011-04-19 2012-04-19 記憶體系統中之通道深度調整

Country Status (7)

Country Link
US (2) US10838886B2 (zh)
EP (1) EP2700013B1 (zh)
JP (1) JP6259755B2 (zh)
KR (2) KR102267983B1 (zh)
CN (1) CN103477330B (zh)
TW (1) TWI541648B (zh)
WO (1) WO2012145432A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10838886B2 (en) 2011-04-19 2020-11-17 Micron Technology, Inc. Channel depth adjustment in memory systems

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130109426A (ko) * 2012-03-27 2013-10-08 삼성전자주식회사 메모리 확장 장치 및 그것을 사용하는 휴대용 모바일 장치
US9430434B2 (en) * 2013-09-20 2016-08-30 Qualcomm Incorporated System and method for conserving memory power using dynamic memory I/O resizing
US9626286B2 (en) * 2014-10-03 2017-04-18 Sandisk Technologies Llc Hardware and firmware paths for performing memory read processes

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6336180B1 (en) * 1997-04-30 2002-01-01 Canon Kabushiki Kaisha Method, apparatus and system for managing virtual memory with virtual-physical mapping
JPH02121042A (ja) * 1988-10-31 1990-05-08 Toshiba Corp メモリシステム
JPH0659972A (ja) * 1992-08-05 1994-03-04 Oki Electric Ind Co Ltd メモリ制御装置
US5465332A (en) 1992-09-21 1995-11-07 International Business Machines Corporation Selectable 8/16 bit DMA channels for "ISA" bus
JPH08278916A (ja) 1994-11-30 1996-10-22 Hitachi Ltd マルチチャネルメモリシステム、転送情報同期化方法及び信号転送回路
ATE241170T1 (de) 1995-10-06 2003-06-15 Patriot Scient Corp Architektur für einen risc-mikroprozessor
US5761694A (en) 1995-11-30 1998-06-02 Cirrus Logic, Inc. Multi-bank memory system and method having addresses switched between the row and column decoders in different banks
JPH09259041A (ja) 1996-03-27 1997-10-03 Hitachi Ltd キャッシュメモリ制御方式
US6167486A (en) 1996-11-18 2000-12-26 Nec Electronics, Inc. Parallel access virtual channel memory system with cacheable channels
US6470409B1 (en) * 1996-11-26 2002-10-22 Xilinx Inc. Interface system having a programmable number of channels and methods of implementing same
JPH10232819A (ja) 1997-02-20 1998-09-02 Canon Inc メモリ制御装置およびメモリアクセス方法
US6411302B1 (en) * 1999-01-06 2002-06-25 Concise Multimedia And Communications Inc. Method and apparatus for addressing multiple frame buffers
JP4388643B2 (ja) * 1999-10-15 2009-12-24 富士通株式会社 マルチチャンネル信号処理装置
US6708254B2 (en) * 1999-11-10 2004-03-16 Nec Electronics America, Inc. Parallel access virtual channel memory system
JP3546788B2 (ja) * 1999-12-20 2004-07-28 日本電気株式会社 メモリ制御回路
US6847650B1 (en) * 2000-06-29 2005-01-25 Sony Corporation System and method for utilizing a memory device to support isochronous processes
US6625685B1 (en) * 2000-09-20 2003-09-23 Broadcom Corporation Memory controller with programmable configuration
US6816165B1 (en) 2000-12-13 2004-11-09 Micron Technology, Inc. Memory system having multiple address allocation formats and method for use thereof
JP4156817B2 (ja) * 2001-07-27 2008-09-24 株式会社日立製作所 記憶装置システム
US6978259B1 (en) * 2001-10-23 2005-12-20 Hewlett-Packard Development Company, L.P. Automated system adaptation technique particularly for data storage systems
JP4459903B2 (ja) 2002-09-30 2010-04-28 テレフオンアクチーボラゲット エル エム エリクソン（パブル） スケーラブル・マルチチャネル・メモリアクセスのための方法、及びメモリコントローラ
US7080229B2 (en) * 2002-10-28 2006-07-18 Network Appliance Inc. Method and system for strategy driven provisioning of storage in a storage area network
US7065126B2 (en) * 2003-02-25 2006-06-20 Interdigital Technology Corporation Components and methods for processing in wireless communication data in presence of format uncertainty
US8776050B2 (en) 2003-08-20 2014-07-08 Oracle International Corporation Distributed virtual machine monitor for managing multiple virtual resources across multiple physical nodes
US8407433B2 (en) 2007-06-25 2013-03-26 Sonics, Inc. Interconnect implementing internal controls
TWI299497B (en) * 2004-06-24 2008-08-01 Via Tech Inc Method and related apparatus for accessing memory apparatus
JP3955862B2 (ja) 2004-09-27 2007-08-08 株式会社ルネサステクノロジ データ処理装置、及びそれを用いたシステム
US8356127B2 (en) * 2004-12-09 2013-01-15 Rambus Inc. Memory interface with workload adaptive encode/decode
US7480761B2 (en) 2005-01-10 2009-01-20 Microsoft Corporation System and methods for an overlay disk and cache using portable flash memory
US7765366B2 (en) 2005-06-23 2010-07-27 Intel Corporation Memory micro-tiling
US8387034B2 (en) 2005-12-21 2013-02-26 Management Services Group, Inc. System and method for the distribution of a program among cooperating processing elements
US20070226795A1 (en) 2006-02-09 2007-09-27 Texas Instruments Incorporated Virtual cores and hardware-supported hypervisor integrated circuits, systems, methods and processes of manufacture
US8255599B2 (en) * 2006-03-28 2012-08-28 Integrated Device Technology Inc. Packets transfer device having data absorbing buffers with elastic buffer capacities
US7502908B2 (en) 2006-05-04 2009-03-10 International Business Machines Corporation Method for providing an address format compatible with different addressing formats used for addressing different sized address spaces
US7797319B2 (en) 2006-05-15 2010-09-14 Algebraix Data Corporation Systems and methods for data model mapping
WO2008070172A2 (en) * 2006-12-06 2008-06-12 Fusion Multisystems, Inc. (Dba Fusion-Io) Apparatus, system, and method for remote direct memory access to a solid-state storage device
US20080250212A1 (en) * 2007-04-09 2008-10-09 Ati Technologies Ulc Method and apparatus for accessing memory using programmable memory accessing interleaving ratio information
JP5731730B2 (ja) 2008-01-11 2015-06-10 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体記憶装置及びその半導体記憶装置を含むデータ処理システム
US8352705B2 (en) 2008-01-15 2013-01-08 Vmware, Inc. Large-page optimization in virtual memory paging systems
US8225068B2 (en) 2008-06-09 2012-07-17 International Business Machines Corporation Virtual real memory exportation for logical partitions
US8812809B2 (en) * 2008-06-10 2014-08-19 Oracle America, Inc. Method and apparatus for allocating memory for immutable data on a computing device
KR100948158B1 (ko) 2008-06-16 2010-03-18 엘지전자 주식회사 그래픽 코어를 포함하는 멀티 프로세서, 이를 구비한컴퓨터 및 이의 메모리 운용방법
US8386750B2 (en) 2008-10-31 2013-02-26 Cray Inc. Multiprocessor system having processors with different address widths and method for operating the same
US7859932B2 (en) 2008-12-18 2010-12-28 Sandisk Corporation Data refresh for non-volatile storage
US8473691B2 (en) * 2009-02-27 2013-06-25 Ryosuke Ohgishi Memory management device, image forming apparatus, and image forming method
US8018752B2 (en) 2009-03-23 2011-09-13 Micron Technology, Inc. Configurable bandwidth memory devices and methods
TW201110135A (en) 2009-09-02 2011-03-16 Silicon Motion Inc Method for establishing a communication channel between a host device and a memory device, associated memory device and controller thereof, and associated host device and host device application
US8458431B2 (en) * 2009-11-03 2013-06-04 International Business Machines Corporation Expanding memory size
EP2513802B1 (en) * 2009-12-14 2015-03-18 Rambus Inc. Expandable asymmetric-channel memory system
US8438341B2 (en) * 2010-06-16 2013-05-07 International Business Machines Corporation Common memory programming
US8892844B2 (en) 2011-03-07 2014-11-18 Micron Technology, Inc. Methods of accessing memory cells, methods of distributing memory requests, systems, and memory controllers
US10838886B2 (en) 2011-04-19 2020-11-17 Micron Technology, Inc. Channel depth adjustment in memory systems
EP3268865B1 (en) * 2015-06-26 2021-08-04 Hewlett Packard Enterprise Development LP Self-tune controller

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10838886B2 (en) 2011-04-19 2020-11-17 Micron Technology, Inc. Channel depth adjustment in memory systems
US11580039B2 (en) 2011-04-19 2023-02-14 Micron Technology, Inc. Channel depth adjustment in memory systems

Also Published As

Publication number Publication date
US20210081338A1 (en) 2021-03-18
US10838886B2 (en) 2020-11-17
EP2700013A2 (en) 2014-02-26
KR102267983B1 (ko) 2021-06-23
JP2014516444A (ja) 2014-07-10
KR20200055132A (ko) 2020-05-20
US11580039B2 (en) 2023-02-14
TW201250472A (en) 2012-12-16
EP2700013A4 (en) 2015-05-13
WO2012145432A3 (en) 2013-01-17
CN103477330A (zh) 2013-12-25
CN103477330B (zh) 2017-05-03
JP6259755B2 (ja) 2018-01-10
US20120272031A1 (en) 2012-10-25
KR20140025462A (ko) 2014-03-04
EP2700013B1 (en) 2018-12-26
WO2012145432A2 (en) 2012-10-26

Similar Documents

Publication Publication Date Title
Cheong et al. A flash memory controller for 15μs ultra-low-latency SSD using high-speed 3D NAND flash with 3μs read time
CN107466418B (zh) 用于多级别单元模式非易失性存储器的成本优化单级别单元模式非易失性存储器
US11580039B2 (en) Channel depth adjustment in memory systems
KR102401271B1 (ko) 메모리 시스템 및 그 동작 방법
KR101692417B1 (ko) 다이렉트 액세스를 갖는 다중-레벨 메모리
US7984246B1 (en) Multicore memory management system
US11036412B2 (en) Dynamically changing between latency-focused read operation and bandwidth-focused read operation
JP2018503921A (ja) ハイブリッドメモリシステムの動作を制御するための回路および方法
US10169242B2 (en) Heterogeneous package in DIMM
US11474950B2 (en) Memory controller including plurality of address mapping tables, system on chip, and electronic device
KR102276350B1 (ko) Nand 버퍼를 갖는 nand 플래시 저장 디바이스
CN110447075B (zh) 多内核管芯上存储器微控制器
US9990283B2 (en) Memory system
KR20200108768A (ko) 연산 처리를 수행하는 메모리 장치 및 메모리 장치의 동작방법
CN110633229A (zh) 用于高带宽存储器通道的dimm
US10162522B1 (en) Architecture of single channel memory controller to support high bandwidth memory of pseudo channel mode or legacy mode
US10191664B2 (en) Memory system
US20160179374A1 (en) System and Method for Performance Optimal Partial Rank/Bank Interleaving for Non-Symmetrically Populated DIMMs Across DDR Channels
US8977800B2 (en) Multi-port cache memory apparatus and method
US10445003B2 (en) Memory system for dualizing first memory based on operation mode
US20170109066A1 (en) Memory system
CN104409099A (zh) 基于FPGA的高速eMMC阵列控制器
US20170109067A1 (en) Memory system
WO2022160321A1 (zh) 一种访问内存的方法和装置
US20170345512A1 (en) Wear-limiting non-volatile memory