TWI541644B - 使通訊鏈路適於在平台上的鏈接狀態之方法與系統 - Google Patents

使通訊鏈路適於在平台上的鏈接狀態之方法與系統 Download PDF

Info

Publication number
TWI541644B
TWI541644B TW100134369A TW100134369A TWI541644B TW I541644 B TWI541644 B TW I541644B TW 100134369 A TW100134369 A TW 100134369A TW 100134369 A TW100134369 A TW 100134369A TW I541644 B TWI541644 B TW I541644B
Authority
TW
Taiwan
Prior art keywords
metric
receiving device
receiving
transmitting device
transmitting
Prior art date
Application number
TW100134369A
Other languages
English (en)
Other versions
TW201217964A (en
Inventor
文卡翠曼 耶爾
亞范德 庫瑪
珊塔納 賈德休里
達倫Ｓ 覺
丹尼斯Ｒ 哈利奇
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201217964A publication Critical patent/TW201217964A/zh
Application granted granted Critical
Publication of TWI541644B publication Critical patent/TWI541644B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/4013—Management of data rate on the bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/4013—Management of data rate on the bus
    • H04L12/40136—Nodes adapting their rate to the physical link properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Communication Control (AREA)
  • Mobile Radio Communication Systems (AREA)

Description

使通訊鏈路適於在平台上的鏈接狀態之方法與系統 發明領域
本發明係有關一些通訊鏈路，以及係更明確但非排他地論及一種可促使每個通訊鏈路靜態地及/或動態地調適至每個在平台上面之通訊鏈路的鏈結狀態。
 發明背景
一些裝置或代理器，經常係使用一個或多個在十分高之資料率下的通訊鏈路或通道(lane)來進行通訊。一個要達成最大裕度之發射裝置和接收裝置的設定值，經常係藉由使用該平台或電路板之特性的軟體模擬，來預先決定。
然而，一個特定之電路板上面的每個通訊通道之實際特性，可能與該軟體模擬中所用之模型有顯著的不同。此可能會使得該等發射裝置和接收裝置之設定值，就該等通訊鏈路而言，係未盡理想。當使用該等發射裝置和接收裝置之單一和常見設定值時，一些顯著之通道對通道之變動，可能亦會使得該等通訊鏈結未盡理想。
依據本發明之一實施例，係特別提出一種裝置，其包含邏輯，使至少部份基於來自一個或多個串列通訊鏈路之接收資料樣式的度量，而調適至一個發射器的一個或多個串列通訊鏈路的一個或多個設定值。
圖式簡單說明
本發明之實施例的特徵和優點，將會由本主題以下之詳細說明而臻明確，其中：第1圖係例示依據本發明的一個實施例之平台的方塊圖；第2圖係例示依據本發明的一個實施例之兩個在通訊上相耦合的裝置之架構層；第3圖係例示依據本發明的一個實施例之狀態機；第4圖係例示依據本發明的一個實施例之狀態機；第5圖係例示依據本發明的一個實施例之調適運作的序列；第6圖係例示依據本發明的一個實施例之編碼策略的時序圖；第7圖係例示依據本發明的一個實施例之接收裝置的調適流程圖；第8圖係例示依據本發明的一個實施例之發射裝置的調適流程圖；而第9圖則係例示一個可體現本說明書所揭露依據本發明的一個實施例之方法的系統。
 較佳實施例之詳細說明
本說明書所提供本發明之實施例，係藉由範例加以例示，以及係非受限於所附諸圖。為例示之單純和清晰計，諸圖中所例示之元件，在繪製上非必然按比例。舉例而言，某些元件之維度為清晰計，可能會相對於其他元件加以誇大。此外，在認為適當之情況下，參考數字在諸圖中會被重複，以指出對應的或類似之元件。此專利說明書之指稱"一個實施例"或本發明之"某一實施例''意謂的是，關於該實施例的一個特定特徵、結構、或特性，係包含在本發明的至少一個實施例中。因此，遍及此專利說明書之各處中出現的片語"在一個實施例中"，非必然全係論及同一實施例。
本發明之實施例，提供一些可使通訊鏈路靜態地及/或動態地調適至彼等在平台上之個別鏈結狀態的方法與系統。一個在該平台中之裝置，係使用一些包括但非受限之串列、平行、半雙工、和全雙工通訊鏈路、等等的通訊鏈路。在本發明的一個實施例中，該裝置具有邏輯，使至少部份基於來自對應的一個或多個通訊鏈路之接收資料樣式的對應度量，而調適至另一個裝置之對應的一個或多個通訊鏈路的一個或多個設定值。該等通訊鏈路中之信號的類型，包括但非受限之單端式信號、低電壓差動信號(LVDS)和任何其他形式之信號。該等通訊鏈路在本發明的一個實施例中，全係同時加以調適。在本發明的另一個實施例中，該等通訊鏈路係一次調適一個。
一個最佳之度量有關的準則，包括但非受限於本發明的一個實施例中的每個通訊通道的一個或多個參數之電壓裕度、時序裕度、功率耗散、和彼等之任何組合。在本發明的另一個實施例中，該最佳之度量有關之準則，包括但非受限於任何數目之通訊通道群體的一個或多個參數之電壓裕度、時序裕度、功率耗散、和彼等之任何組合。此相關技藝之一般從業人員將可理解到的是，任何一般性準則，係可被用來決定該最佳之度量，而不會影響本發明之工作。
該平台中以通訊方式相耦合之裝置，在本發明的一個實施例中，具有一個背後通道，使容許回授或資料，自一個接收裝置，傳送至一個發射裝置。在本發明的一個實施例中，該通訊鏈路之設定值，包括但非受限之終端調整、時鐘信號通道最佳化、串音、發射或接收端之等化、抖動、信號衰減、反射效應、信號傳播延遲、工作週期、功率位準、和該通訊鏈路之任何其他的參數或特性。在本發明的一個實施例中，該通訊鏈路之設定值的調整，係就每個通道，亦即，單一通道粒度，而加以執行。在本發明的另一個實施例中，該等通訊鏈路之設定值的調整，係就多重之通道，亦即，在任何大小之通道群體的粒度中加以執行。
第1圖係例示依據本發明的一個實施例之平台的方塊圖100。該平台包括但非受限於一個桌上型電腦、一個膝上型電腦、一個隨身型易網機、一個筆記型電腦、一個個人數位助理(PDA)、一個伺服器、一個工作站、一個蜂巢式電話、一個行動運算裝置、一個網際網路電器、或任何其他類型之運算裝置。
該平台100在本發明的一個實施例中，具有裝置1 110、裝置2 120、裝置3 130、裝置4 140、記憶體模組1 150、和記憶體模組2 160。該裝置1 110，係經由該兩通訊鏈路或通道112和114，使與該裝置2 120相耦合。該裝置1 110係經由該通訊鏈路112，將資訊傳送給該裝置120，以及係經由該通訊鏈路114，接收來自該裝置120之資訊。該裝置1 110，亦係經由該兩通訊鏈路122和124，使與該裝置3 130相耦合，以及該裝置2 120，係經由該兩通訊鏈路132和134，使與該裝置3 130相耦合。該裝置3 130，亦係經由該兩通訊鏈路142和144，使與該裝置4 140相耦合。
該裝置1 110在本發明的一個實施例中，係經由該兩通訊鏈路152和154，使與該記憶體模組1 150相耦合。同理，該裝置2 120在本發明的一個實施例中，係經由該兩通訊鏈路162和164，使與一個記憶體模組2 160相耦合。該等裝置1 110和裝置2 120，具有一個積體化記憶體主控制器，使在本發明的一個實施例中，分別與該等記憶體模組1 150和記憶體模組2 160相通訊。
該等通訊鏈路112、114、122、124、132、134、142、144、152、154、162、和164，包含但非受限之資料信號通道、時鐘信號通道、控制信號通道、位址信號、等等。在本發明的一個實施例中，該等通訊鏈路112、114、122、124、132、134、142、144、152、154、162、和164之方向或流程，係屬可規劃式或可配置式。舉例而言，在本發明的一個實施例中，該通訊鏈路112的一個或多個通道經規劃，可使自該裝置2 120，流向至該裝置1 110。同理，該通訊鏈路114的一個或多個通道經規劃，可使自該裝置1110，流向至該裝置2 120。
在本發明的一個實施例中，該等裝置1-4 110、120、130、和140，和該等記憶體模組1-2 150和160，各具有邏輯，使至少部份基於來自彼等對應之通訊鏈路的接收資料樣式之對應度量，而調適至彼等在另一個裝置中之對應的通訊鏈路的一個或多個設定值。舉例而言，在本發明的一個實施例中，該裝置1 110有能力基於該平台100之鏈結狀態，來調適該通訊鏈路112之發射設定值，和/或該通訊鏈路114之接收設定值。該裝置1 110可能選擇該通訊鏈路112中的一個或多個通道，使調適至該等被選定之通道的個別鏈結狀態。同理，該裝置2 120在本發明的一個實施例中，係有能力基於該平台100之鏈結狀態，來調適該通訊鏈路114之發射設定值，和/或該通訊鏈路112之接收設定值。
該等裝置1 110和裝置2 120，在本發明的一個實施例中，具有一個可促成通訊之背後通道。此背後通道可容許一個接收裝置，就一個發射裝置之調適，提供回授給該發射裝置。舉例而言，在本發明的一個實施例中，該裝置2120，可在該裝置1 110之調適運作期間，接收來自該裝置1 110的一個或多個資料樣式或封包。該裝置2 120可使用該背後通道，來評估每個資料樣式之度量或性能指示符，以及可將該等接收自該裝置1 110之資料樣式中，何者具有該最佳之度量，指示給該裝置1 110。該術語"資料樣式"，係廣意地被用來不僅指示該位元樣式，而且指示該樣式為該電氣設定值的一個函數之形狀。在一個實施例中，該同一位元樣式，可以不同之電氣設定值來使用，使建立一個不同之資料樣式。
上述有關裝置1 110和裝置2 120所說明之調適邏輯，在本發明的一個實施例中，係存在於該等裝置3 130、裝置4 140、和該等記憶體模組1-2 150和160中。此相關技藝之一般從業人員將可輕易理解的是，該等裝置3 130、裝置4 140、和該等記憶體模組1-2 150和160中之調適邏輯的工作，將不會在本說明書中做說明。
在本發明的一個實施例中，該等通訊鏈路112、114、122、124、132、134、142、144、152、154、162、和164，可至少部份在非受限之Intel QuickPath互聯標準(QPI)、外設互聯標準(PCI)、外設互聯標準(PCI)快捷介面、Intel可延展記憶體互聯標準(SMI)、等等。該等裝置1-4 110、120、130、和140，包括但非受限之處理器、控制器、輸入/輸出(I/O)中心、等等。該等記憶體模組1-2 150和160，包括但非受限於一個緩衝儲存式記憶體模組、等等。
該平台100之配置，係用以例示本發明的一個實施例，以及並非有限制意。此相關技藝之一般從業人員將可輕易理解的是，該平台100之其他配置係可被使用，而不會影響本發明之工作，以及其他配置在本說明書中將不會做說明。舉例而言，在本發明的一個實施例中，該平台100具有一個或多個周邊設備邏輯模組。
第2圖係例示依據本發明的一個實施例之兩個以通訊方式相耦合的裝置或代理器之架構層200。為例示清晰計，該架構層200在本發明的一個實施例中，至少部份符合該Intel QPI。該裝置1 210，具有一個通訊協定層211、一個傳輸層212、一個路由層213、一個鏈結層214、和一個實體層215。該裝置2 220同樣具有一個通訊協定層221、一個傳輸層222、一個路由層223、一個鏈結層224、和一個實體層225。該裝置1 210可經由該實體層215中之發射(TX)邏輯216，將資訊傳送給該裝置2 220之實體層225中的接收(RX)邏輯227。
在本發明的一個實施例中，該等裝置1 210和裝置2 220，在該等實體層215和225中具有邏輯，使基於該平台之鏈結狀態，促成該等通訊鏈路230和232之調適。該等通訊鏈路230和232之調適，在本發明的一個實施例中，係在該等裝置1 210和裝置2 220之運作模態前被執行，亦即，靜態調適。在本發明的另一個實施例中，該等通訊鏈路230和232之調適，係在該等裝置1 210和裝置2 220之運作模態期間被執行，亦即，動態調適。
該等實體層215與225間之通訊鏈路230和232，在本發明的一個實施例中係屬線接式。此配線包括但非受限之互聯電纜或電線，印刷電路板(PCB)電氣跡線、等等。該等通訊鏈路230和232，可能意謂一些實體上不同之聯線(亦即，該等TX邏輯與RX邏輯間之單向聯線)或相同之聯線(亦即，該等TX邏輯與RX邏輯間之雙向聯線)。其中，該等TX邏輯與RX邏輯間之角色，係在兩個終端間更迭。
該等鏈結層214和224，在本發明的一個實施例中，可確保資訊在該等裝置1 210與裝置2 220之間，有可靠之發射和流向控制。在本發明的一個實施例中，該等鏈結層214和224，具有邏輯來體現該等裝置1 210與裝置2 220間之同步化機構。該等路由層213和223，在本發明的一個實施例中，可提供用以指引封包通過該組織之架構。該等傳輸層212和222，可提供包括但非受限之資料的端對端發射之先進路由能力。
該等通訊協定層211和221，在本發明的一個實施例中，具有一組可在該等裝置1 210與裝置2 220間交換資訊封包之高階規則。第2圖中所例示之架構層200，並非意謂有限制意，以及此相關技藝之一般從業人員將可輕易理解的是，該架構層200之其他配置係可被使用，而不會影響本發明之工作。舉例而言，在本發明的一個實施例中，該通訊鏈路之任一側上面的裝置，可具有任何之層面佈置，只要任一終端在配備上可傳送及接收來自另一適當樣式便可。在本發明的另一個實施例中，該等傳輸層212和224，並非為該等架構層200的一部分。當該等裝置1 210和裝置2 220，使用另一個通訊協定時，此相關技藝之一般從業人員亦可輕易理解的是，如何至少部份基於該等架構層200和修飾體來修飾其他通訊協定之架構層，在本說明書中將不會做說明。
第3圖係例示依據本發明的一個實施例之狀態機300。為例示清晰計，第3圖係參照第1和2圖來加以討論。在本發明的一個實施例中，該狀態機300，係體現在該等實體層215和225中。在本發明的另一個實施例中，該狀態機300，係體現在該等鏈結層214和224中。在本發明的又一個實施例中，該狀態機300，係體現在該等裝置1 210與裝置2 220內之韌體或軟體或彼等之任何組合中。此相關技藝之一般從業人員可輕易理解的是，該狀態機300，可在該裝置或該平台中之任何配置或形式中加以體現，而不會影響本發明之工作。
在本發明的一個實施例中，該平台100中的一個發射裝置和一個接收裝置，具有依據狀態機300而運作之邏輯。該狀態機300可在該等發射裝置和接收裝置上面，促成一個同步機構，使彼等之通訊鏈路，調適至該平台上面之鏈結狀態。該狀態機300在本發明的一個實施例中，具有一個重置狀態310、一個配置狀態320、一個調適狀態330、和一個活動狀態340。該等通訊鏈路之調適，在本發明的一個實施例中，可於該等發射裝置和/或接收裝置兩者，在該調適狀態330中時，在該等發射裝置和接收裝置處被執行。
在該重置狀態310中，一個裝置會進入一個重置模態中，以及所有之設定值，係使設定至彼等之內定值或起始值。在本發明的一個實施例中，該裝置之設定值的內定值或起始值，係屬可規劃式。舉例而言，在本發明的一個實施例中，該裝置之內定設定值，可藉由改變該(等)用以儲存該裝置之內定設定值的暫存器之值，來加以規劃。
該狀態機300在運作上，具有一個慢速模態和正常模態。在該慢速運作模態中，當該重置狀態310，變為該配置狀態320時，以及當該配置狀態320，變為該活動狀態340時，該狀態機300，會減緩兩個裝置間之通訊鏈路的速率。該等狀態變遷332和334，在本發明的一個實施例中，係以比正常運作速率慢之速率來加以執行。在該正常運作模態中，該狀態機300，會減緩兩個裝置間之通訊鏈路的速率。
在本發明的一個實施例中，該狀態機300可容許該等發射裝置和接收裝置，執行一個或多個調適迭代。在本發明的一個實施例中，該等發射裝置和/或接收裝置，可在該配置狀態320期間，決定何者通訊通道，需要被調適至該平台100之鏈結狀態。
舉例而言，在本發明的一個實施例中，該等發射裝置和接收裝置，係以該重置狀態310中之內定設定值使初始化。在完成該重置狀態310之後，該等發射裝置和接收裝置，便會變遷至該配置狀態320，以及會決定該等發射裝置與接收裝置之間，是否有任何通訊通道，需要調適至該平台100之鏈結狀態。該配置狀態320，在本發明的一個實施例中，亦可能包括以該接收裝置偵測該發射裝置，以及反之亦然。該(等)要被調適之通訊通道的決定，包括但非受限於評估該通道之性能，等等。在本發明的另一個實施例中，該(等)要被調適之通訊通道，可使預先設定，以及並不需要做任何決定。
在本發明的一個實施例中，該等發射裝置和接收裝置，係在該配置狀態320中加以設定或規劃，使進入該調適狀態330中。在本發明的一個實施例中，該等發射裝置和接收裝置，具有一個暫存器，其經設定或規劃可容許進入該調適狀態330中。此相關技藝中之一般從業人員將可輕易理解的是，其他將該等發射裝置和接收裝置設定成該調適狀態330之方式可被使用，而不會影響本發明之工作。
該等發射裝置和接收裝置，在本發明的一個實施例中，在該調適狀態330期間係使同步化。該發射裝置與該接收裝置之同步化，係使用但非受限於一個共用之時鐘信號、一個定時器、一個重置信號、一個軟體致能式設定值、等等，來加以執行。在該調適狀態330中，該等接收裝置和/或發射裝置的一個或多個通訊通道，可使調適至該平台100之鏈結狀態。
舉例而言，在本發明的一個實施例中，當該接收裝置的一個或多個通訊通道，就調適而加以決定或選定時，該發射裝置，可決定一個要傳送給該接收裝置之資料樣式。此資訊樣式，在本發明的一個實施例中，係由一個或多個虛擬隨機二進位序列(PRBS)或一個預定之使用者界定之樣式來構成。該發射裝置，在本發明的一個實施例中，亦可能調整該資料樣式之發射設定值。該發射設定包括但非受限於一個終端調整、一個時鐘信號通道最佳化、一個工作週期、一個功率位準、等等。
該發射裝置，可將具有該選定之發射設定值的資料樣式，傳送至該(等)已就調適而被選定之通訊通道上面。該等接收裝置，可接收該資料樣式，以及可決定或評估每個被選定之通訊通道有關的接收之資料樣式有關的度量。該接收之資料樣式有關的度量，在本發明的一個實施例中，係基於該資料樣式，以及/或者該發射裝置之發射設定值。該度量包括但非受限之信號雜訊比(SNR)、封包誤差率、和任何其他適當之參數，使評估該資料樣式之性能或效率，和/或該發射裝置之發射設定值。
在本發明的一個實施例中，該接收裝置，會使用該接收之資料樣式被決定的度量，來調適該選定之通訊通道的設定值。在本發明的一個實施例中，該接收裝置，可基於該決定之度量，來改變該等內定設定值。舉例而言，在本發明的一個實施例中，該接收裝置，可基於該決定之輸入SNR，來調整該等接收器參數、諸如接收器等化、輸入增益。
在本發明的一個實施例中，該接收裝置之調適，在本發明的一個實施例中，可能需要超過一個之迭代。當需要另一個迭代時，該發射裝置，可經由該狀態變遷360，使變遷回該重置狀態310。該發射裝置，可在該重置狀態310中，重置其設定值，以及會變為該配置狀態320，使就該(等)選定之通訊通道，選擇一個具有第二發射設定值之第二資料樣式。該發射裝置，會變遷至該調適狀態330，使就該(等)選定之通訊通道，傳送具有該第二發射設定值之第二資料樣式。該第二資料樣式，在本發明的一個實施例中，係與該第一資料樣式相同。在本發明的另一個實施例中，該第二資料樣式，係不同於該第一資料樣式。該發射裝置在該等狀態間之變遷，係在啟動期間經致能之軟體選項下，或藉由使用一個旁頻帶之軟體，或藉由一個來自該接收裝置之通道通訊，而使促成。
該接收器可接收該第二資料樣式，以及可就每個被選定之通訊通道，決定該接收之第二資料樣式的度量。該接收器可使該接收之第二資料樣式有關的度量，與該首先接收到之第二資料樣式有關的度量相比較，使決定何者度量為較佳。該接收裝置，可使用該接收之資料樣式的最佳決定之度量，來調適該選定之通訊通道的設定值。該等發射裝置和接收裝置之調適的迭代，可能係依需要使重複許多次。當該等發射裝置和接收裝置之適性完成時，該等發射裝置和接收裝置兩者，在本發明的一個實施例中，會設定一個可指示該調適之結束的暫存器。當該暫存器被設定時，該等發射裝置和接收裝置兩者，會變為該重置狀態310。在該重置狀態310期間，該接收裝置會使用基於該調適所決定之設定值，來起始其設定值。
當需要該發射裝置之通訊通道的一個或多個調適時，該狀態機300中之狀態變遷係相類似，以及該接收裝置，可將何者發射設定值具有最佳之度量的一個回授，提供給該發射裝置。舉例而言，在本發明的一個實施例中，在該發射裝置已將具有不同發射設定值之資料樣式，傳送給該接收器裝置以後，該接收器裝置，會將該最佳之度量的指示值，儲存進一個暫存器內。該暫存器之值，可指示該等傳送給該接收裝置之資料樣式，何者具有最佳之度量。
在本發明的一個實施例中，該發射裝置，可接收來自該接收裝置而指示何者資料樣式具有最佳之度量的一個或多個旁頻帶信號。舉例而言，在本發明的一個實施例中，該發射裝置，可將具有五個不同之發射設定值的五個資料樣式，傳送給該接收裝置。該接收裝置，可使用一些旁頻帶信號，傳送一個數值資料，給該發射裝置，使指示該等五個資料樣式中，何者具有最佳之度量。舉例而言，若該具有第四發射設定值之第四資料樣式，具有最佳被決定之度量，該接收裝置可將一個四之數值資料，傳送給該發射裝置。
在本發明的另一個實施例中，該接收裝置可將一個指示值，儲存進一個暫存器內，其可指示該等接收之資料樣式中，何者具有最佳之度量。舉例而言，在本發明的一個實施例中，若該接收裝置決定出，上述接收自該發射裝置之第三資料樣式，為具有該最佳之度量，其可將一個三之值設定至該暫存器。在本發明的一個實施例中，該發射裝置，可使用一些旁頻帶信號，將該接收裝置中之暫存器的值，複製進該發射裝置中的另一個暫存器內。其可讀取該複製之值，使決定何者發射設定值，具有該最佳之度量。在本發明的一個實施例中，該發射裝置可基於上述具有該最佳之度量的指示之發射設定值，來設定該內定發射設定值。
該狀態機300，並非意謂有限制意，以及該狀態機300之其他配置可被使用，而不會影響本發明之工作。舉例而言，在本發明的另一個實施例中，有更多之狀態，可依需要使加至該狀態機300。在本發明的另一個實施例中，某些狀態可使相結合。舉例而言，在本發明的一個實施例中，該等結構狀態320和調適狀態330，係使結合成一個狀態。在動態調適中，該等活動狀態340和配置狀態320可使相結合，亦即，該兩裝置可週期性地自該活動狀態340變為該調適狀態330，以及在調適後接著會經由該重置狀態310，返回至該活動狀態340。
第4圖係例示依據本發明的一個實施例之狀態機400，其可在平台中被用為熱插或線上支援。在本發明的一個實施例中，一個發射裝置和一個接收裝置，具有依據該狀態機400而運作之邏輯。該狀態機400可促成該等發射裝置和接收裝置有關之同步機構，使彼等之通訊鏈路，調適至該平台上面之鏈結狀態。該等通訊鏈路之調適，在本發明的一個實施例中，係在該發射裝置和/或接收裝置處被執行。
該狀態機400，在本發明的一個實施例中，具有一個重置狀態410、一個偵測狀態420、一個調適狀態430、一個配置狀態440、和一個活動狀態450。在該重置狀態410中，一個裝置會進入一個重置模態中，以及所有之設定值，會被設定至彼等之內定值或起始值。
在本發明的一個實施例中，該狀態機400，可促成本發明的一個實施例中之接收裝置的調適。舉例而言，在本發明的一個實施例中，在調適一個接收裝置之流程中，該等發射裝置和接收裝置兩者，會進入該重置狀態410中。在該重置狀態410中，該等發射裝置和接收裝置之設定值，係被設定至彼等之內定值或起始值。在該重置狀態410之後，該等發射裝置和接收裝置兩者，會進入該偵測狀態420中，其中，每個裝置會偵測到另一個裝置之存在。該偵測包括但非受限於決定一個或多個通訊鏈路之電壓位準，接收一個信號，等等。
在該等發射裝置和接收裝置，已偵測到彼此之存在以後，該等發射裝置和接收裝置兩者，會進入該調適狀態430中。在該調適狀態430中，該等發射裝置和/或接收裝置，會選擇或決定一個或多個要使調適至該平台之鏈結狀態的通訊通道。該發射裝置，會應用一個發射器設定值，以及會經由該選定之通訊通道，將一個已知之資料樣式，傳送給該接收裝置。該接收裝置，會經由該選定之通訊通道，接收該已知(或未知)之資料樣式，以及會決定或計算該已知(或未知)之資料樣式的度量。
在本發明的一個實施例中，該接收裝置可使用該決定之度量，來調適該接收器設定值。舉例而言，在本發明的一個實施例中，該接收裝置，可基於該接收之已知資料樣式被決定的輸入SNR，來調整其之接收器輸入參數，諸如接收器等化、輸入增益。在本發明的一個實施例中，該接收裝置，可基於該決定之度量，來改變其之內定設定值。藉由改變該內定設定值，該接收裝置係使配置至該等新設定值，彼等係使調適至該平台之鏈結狀態。
當該接收裝置之調適完成時，該等發射裝置和接收裝置兩者，會進入該重置狀態410中。該接收裝置，係使設定至該等新設定值，彼等係在該調適狀態430期間被決定。該接收裝置係在其每次進入該重置狀態410中時，使設定至該等調適之設定值。在該重置狀態420之後，該等發射裝置和接收裝置兩者，會進入該偵測狀態420中。在該偵測狀態420完成之後，該等發射裝置和接收裝置兩者，會進入該配置狀態440中，其中，該等發射裝置和接收裝置兩者會被配置。舉例而言，在本發明的一個實施例中，該等發射裝置和接收裝置兩者，會依據該QPI標準而運作，以及該配置狀態440，包括但非受限於一個位元鎖定程序、一個位元組鎖定程序、一個調撥鎖定程序、等等。
在該配置狀態440完成之後，該等發射裝置和接收裝置兩者，會進入該活動狀態450中，其中，該等發射裝置和接收裝置兩者，會使用較高之通訊協定層及/或軟體，來通訊或運作。舉例而言，在本發明的一個實施例中，該等發射裝置和接收裝置兩者之鏈結層，會運作而建立該兩裝置間之資料轉移。在本發明的另一個實施例中，該樣式可能係屬未知，亦即，該接收器可調適而不需要該樣式之先驗知識。
在本發明的一個實施例中，該狀態機400可促成一個在本發明的一個實施例中之發射裝置的調適。舉例而言，在本發明中的一個實施例中，在調適一個發射裝置之流程中，該等發射裝置和接收裝置兩者，會進入該重置狀態410中，其中，該等發射裝置和接收裝置之設定值，係使設定至彼等之內定值或起始值。在該重置狀態410之後，該等發射裝置和接收裝置兩者，會進入該偵測狀態420中，其中，每個裝置會偵測到另一個裝置之存在。
在該等發射裝置和接收裝置，已偵測到彼此之存在後，該等發射裝置和接收裝置兩者，會進入該調適狀態430中。在該調適狀態430中，該等發射裝置和/或接收裝置，會選擇或決定一個或多個要被調適至該平台之鏈結狀態的通訊通道。該發射裝置，會經由該(等)選定之通訊通道，將一個已知之資料樣式，傳送給該接收裝置。該接收裝置，會經由該(等)選定之通訊通道，接收該已知之資料樣式，以及會決定或計算該已知之資料樣式的度量。
在本發明的一個實施例中，該接收裝置，會決定該發射裝置所傳送之所有已知資料樣式中的最佳之度量，以及會指示或傳送該資訊給該發射裝置。舉例而言，在本發明的一個實施例中，該發射裝置，會將具有五個不同之發射設定值的五個資料樣式，傳送給該接收裝置。該等五個資料樣式，可能具有相同之資訊樣式、或所有不同之資料樣式、或彼等之任何其他組合。在接收每個資料樣式之後，該接收裝置，會決定每個資料樣式之度量。該接收裝置，會決定該等五個資料樣式中之最佳度量，以及會使用一個背後通道，而對該發射裝置，指示該等五個資料樣式，何者具有該最佳之度量。
在本發明的另一個實施例中，該發射裝置，會執行決定上述具有該接收裝置所決定之最佳度量的資料樣式。該接收裝置，會決定每個被接收之資料樣式有關的度量，以及會使用一個背後通道，將該度量傳送給該發射裝置。該發射裝置，會決定該等資料樣式的被接收之度量中的最佳之度量，以及會基於該最佳之度量，使調適或調整其之發射設定值。舉例而言，在本發明的一個實施例中，該接收裝置，會決定每個接收之資料樣式的位元誤差值(BER)，以及會將該決定之BER，傳送給該發射裝置。該發射裝置，會決定何者資料樣式具有最小之BER，以及會設定其之內定發射設定值，給該等與具有該最小之BER的資料樣式相關聯之發射設定值。
在該發射裝置之調適完成以後，該等發射裝置和接收裝置兩者，會進入該重置狀態410中。在本發明的一個實施例中，該等發射裝置和接收裝置之設定值，在該重置狀態410期間，會被設定至彼等之內定值或起始值。在本發明的另一個實施例中，該等發射裝置和接收裝置之設定值，若彼等之調適已被完成，便會維持在彼等經調適之值。
該發射裝置，會被設定至該調適狀態430期間所決定之新發射設定值。該發射裝置，會在每次進入該重置狀態410時，被設定至該調適之設定值。在該重置狀態420之後，該等發射裝置和接收裝置兩者，會進入該偵測狀態420。在該偵測狀態420完成之後，該等發射裝置和接收裝置兩者，會進入該配置狀態440，其中，該等發射裝置和接收裝置兩者會被配置。在該配置完成之後，該等發射裝置和接收裝置兩者，會進入該活動狀態450，其中，該等發射裝置和接收裝置兩者，可使用較高之通訊協定層和軟體，來通訊或運作。
該狀態機400並非意謂有限制意，以及該狀態機400之其他配置可被使用，而不會影響本發明之工作。舉例而言，在本發明的另一個實施例中，有更多之狀態可依需要使加至該狀態機400。
第5圖係例示依據本發明的一個實施例之調適運作的序列500。為例示清晰計，一般假定為例的是，該等發射裝置與接收裝置之間，存在n個通訊通道，該等通訊通道2 530和通訊通道3 550，已被選定為調適至該平台之鏈結狀態。
在本發明的一個實施例中，該發射裝置傳送給該接收裝置的每個資料樣式，在緊接該資料樣式之前或之後，係具有一段靜止時間或忽略時間。該靜止時間或忽視時間，係該接收裝置為調適計而忽略任何來自該發射裝置之資料發射的周期。舉例而言，在本發明的一個實施例中，該發射裝置，會傳送一個已知之資料樣式1 502，給該接收裝置。在該通訊通道2 530中，該發射裝置，會使用該靜止時間532，而傳送資訊給該接收裝置。該資訊包括但非受限於次一資料樣式有關之發射參數。
該發射裝置，會將一個已知序列503，傳送給該接收裝置。在本發明的一個實施例中，該已知序列503，係一個使用某一種源而建立成之PRBS序列534。該種源係被用來產生該PRBS序列534，以及此相關技藝中之一般從業人員，將可輕易理解如何產生該PRBS序列534，以及其在本說明書中將不做說明。
在該PRBS序列534傳送之後，該發射裝置，會等待該靜止時間536。在本發明的一個實施例中，該等靜止時間532和536，可在該發射裝置，正在改變其之發射設定值或係數時，防止該接收裝置，對任何在該通訊通道2 530上面之短暫雜訊信號產生反應。
當在該樣式1 502期間，該等通訊通道1 510、3 550、和n 570，並未就調適而被選定時，在本發明的一個實施例中，就該等通訊通道1 510、3 550、和n570，並無PRBS序列產生。當該接收裝置接收到來自該發射裝置之PRBS序列534時，該接收裝置便會就該接收之PRBS序列534，決定一個度量。在本發明的一個實施例中，該接收裝置，在該樣式1 502之靜止時間536期間，會使用一個背後通道通訊590，而將該決定之度量，指示給該發射裝置。
在本發明的另一個實施例中，該接收裝置，在該已知之資料樣式2 504的靜止時間542期間，會使用一個背後通道通訊592，而將該決定之度量，指示給該發射裝置。在本發明之又一實施例中，該接收裝置，在該發射裝置所傳送之最後樣式的靜止時間期間，會使用某一通道通訊，而將最佳之度量，指示給該發射裝置。
該樣式2 504係例示，該發射裝置在本發明的一個實施例中，可調適一個以上之通訊通道。在該樣式1 502傳送後之期間506以後，該發射裝置會在該靜止時間562期間，開始傳訊給該接收裝置，以及會經由該通訊通道3 550，將上述使用一個種源所建立之PRBS序列564，傳送給該接收裝置。在該PRBS序列564傳送之後，該發射裝置會等待一段靜止時間566。當該等通訊通道1 510、2 530、和n 570，在該樣式2504期間，並未就調適被選定時，在本發明的一個實施例中，就該等通訊通道1 510、2 530和n 570，並無PRBS序列產生。當該接收裝置，接收來自該發射裝置之PRBS序列564時，該接收裝置，會決定該接收之PRBS序列564有關的度量，以及會使用一個背後通道通訊，而將該度量指示給該發射裝置。
該序列500係例示一個範例，其中，該等樣式1 502和樣式2 504，係逐個傳送，亦即，該等樣式在一段時間期間會使錯開。該等樣式之錯開，會極小化該等樣式間之相互關聯。然而，第5圖中所例示之序列500，並非意謂有限制意。該發射裝置，在本發明的一個實施例中，可就每個通訊通道，傳送一個以上之已知資料樣式。舉例而言，在本發明的另一個實施例中，該等資料樣式1 502和2 504，係平行地或在同一訊框或序列期間被傳送。該等發射裝置和接收裝置，可調適該等被選定之通訊通道，以及每個通訊通道，在本發明的一個實施例中，可具有一個不同之發射或接收設定值。該發射裝置所產生之PRBS序列的類型，在本發明的一個實施例中，係具有某一高級次。在本發明中的一個實施例中，該PRBS序列具有一個23級次。此可容許一些包括但非受限之變遷裕度品質、該等裕度所建立之眼寬、該等裕度所建立之眼高、等等的電氣參數，在該調適期間被測試。此相關技藝中之一般從業人員，可輕易理解的是，任何其他可測試或著重該發射裝置中之發射驅動器和該接收裝置中之接收器區塊的電氣參數之資料樣式係可被使用，而不會影響本發明之工作。
上述可促成該等發射裝置與接收裝置間之通訊的通道，在體現上係使用但非受限之旁頻帶信號、硬體、慢模態軟體、等等。在本發明的一個實施例中，該等發射裝置和接收裝置，係使用一個不同於該等發射裝置與接收裝置間之通訊鏈路的通訊協定，而作為該旁頻帶訊號。該旁頻帶訊號，係使用某一通訊協定，其包括但非受限之聯合測試行動小組(JTAG)介面、內部積體電路通訊(I2C)介面、系統管理匯流排(SMBus)、和任何其他之通訊協定。
舉例而言，在本發明的一個實施例中，該等發射裝置和接收裝置，會使用一個QPI通訊協定，以及該接收裝置，會使用一個JTAG介面，而將該接收之資料樣式的被決定之度量，指示給該發射裝置。該接收裝置可能經由該JTAG介面，將該度量之值，寫進該發射裝置的一個暫存器內。
在本發明的一個實施例中，該通道係使用韌體和/或軟體來體現。該軟體包括但非受限之基本輸入/輸出系統(BIOS)、統一可延伸韌體介面(UEFI)、等等。該等發射裝置和接收裝置，在本發明的一個實施例中，具有一些儲存該等決定之度量的暫存器。舉例而言，在本發明的一個實施例中，該接收裝置，會決定有關每個來自該發射裝置之接收資料樣式的度量，以及會將該度量儲存進一個或多個暫存器內。該平台會使用軟體或韌體，而將該接收裝置內之暫存器的值，複製進該發射裝置中的另一個或多個暫存器內。該發射裝置會讀取該度量，以及會基於該度量，來決定其之發射設定值的調適。在本發明的一個實施例中，該等發射裝置與接收裝置間之通訊鏈路，可藉由一個未調適的或部份調適的通訊鏈路，在某一較慢之速率下運作，而被使用為該通道。
在本發明的一個實施例中，該等發射裝置和接收裝置，具有可體現該背後通道之硬體邏輯。第6圖係例示依據本發明的一個實施例之編碼策略的時序圖600。該發射會使用雙相標記編碼(BMC)編碼策略，來編碼上述以該二進位資料波形620和資料值625表示之資料。該資料係使與該時鐘信號610同步，以及該BMC波形630，係使用BMC編碼策略，來顯示該編碼之資料。該BMC編碼策略，可藉由確保每個位元邊界處，至少有一個數位變遷，而使得同步化更加容易。此相關技藝中之一般從業人員，將可輕易理解該BMC編碼策略之工作，以及其在本說明書中將不做說明。
在本發明的一個實施例中，該BMC波形630之頻率，係以一個x之因數遞減。該數字x可為8、16、32、或任何適當之數字。舉例而言，在本發明的一個實施例中，該BMC波形630之頻率，係以一個8之因數遞減，以及此係以BMC除8波形640來例示。
該編碼策略之接收，在本發明的一個實施例中，需要一個解調，來取得該BMC波形。該調頻式BMC波形會被取樣，以及每個取樣之長度，會決定該BMC波形之位元值。舉例而言，在本發明的一個實施例中，當該BMC波形630之頻率，除以一個8之因數時，該調頻式BMC波形，係每隔兩個連續時鐘信號週期加以取樣，以及該防護頻帶係在兩個時鐘信號週期下被設定。同理，當該BMC波形630之頻率，除以一個32之因數時，該調頻式BMC波形，係每隔八個連續時鐘信號週期加以取樣，以及該防護頻帶係在八個時鐘信號週期下被設定。
在本發明的一個實施例中，該接收裝置，係使用該編碼策略，將該度量傳送給該發射裝置。在本發明的一個實施例中，該接收裝置，會在指示該度量之資料酬載前，包含前同步碼或標頭。該前同步碼或標頭，可容許該發射裝置，識別該度量之存在。其亦可容許該接收裝置之取樣器被啟動，以及估計該調頻式BMC波形之位元邊界。
第6圖中所例示之編碼策略，並非意謂有限制意，以及此相關技藝之一般從業人員，將可輕易理解的是，其他形式之編碼策略係可被使用，而不會影響本發明之工作。
第7圖係例示依據本發明的一個實施例之接收裝置的調適流程圖700。為例示清晰計，第7圖係參照第1、3、和4圖加以討論。該裝置1 110，係假定為一個發射裝置，而為一個範例，以及該裝置2 120，係假定為一個接收裝置。
在步驟710中，該等發射器和接收器，會進入一個初始狀態中。在本發明的一個實施例，該等發射器和接收器，會在步驟710中，進入該重置狀態310中。在本發明的另一個實施例，該等發射器和接收器，會在步驟710中，進入該重置狀態410中。在步驟720中，該等發射器和接收器，會進入一個接收器調適模態中。在本發明的一個實施例中，該等發射器和接收器，會藉由進入該調適狀態330中，而進入該接收器調適模態中。在本發明的另一個實施例中，該等發射器和接收器，會藉由進入該調適狀態430中，而進入該接收器調適模態中。
在步驟730中，該發射器會設定該等發射設定值，以及會傳送一個已知之資料樣式，至一個就調適而選定之被選定的通訊通道上面。在步驟740中，該接收器會接收該選定之通訊通道上面的已知之資料樣式。在步驟750中，該接收器會至少部份基於該接收之已知的資料樣式，來評估該選定之通訊通道有關的度量。在步驟760中，該選定之通訊通道上面的接收器，可使其本身調適至該最佳之度量，以及該流程700便會結束。
第8圖係例示依據本發明的一個實施例之發射裝置的調適流程圖800。為例示清晰計，第8圖係參照第1、3、和4圖加以討論。該裝置1 110係假定為一個發射裝置或發射器，而為一個範例，以及該裝置2 120係假定為一個接收裝置或接收器。
在步驟810中，該等發射裝置和接收裝置，會進入該初始狀態中。在本發明的實施例中，該等發射裝置和接收裝置，會在步驟810中，進入該重置狀態310中。在本發明的另一個實施例中，該等發射裝置和接收裝置，會在步驟810中，進入該重置狀態410中。在步驟820中，該等發射裝置和接收裝置，會進入一個發射器調適模態中。在本發明的一個實施例中，該等發射裝置和接收裝置，會藉由進入該調適狀態330中，而進入該發射器調適模態中。在本發明的另一個實施例中，該等發射裝置和接收裝置，會藉由進入該調適狀態430中，而進入該發射器調適模態中。
在步驟830中，該發射裝置會設定次一發射設定值，以及會傳送一個已知之資料樣式，至一個就調適而選定之被選定的通訊通道上面。在步驟840中，該接收裝置會接收該選定之通訊通道上面的已知之資料樣式。在步驟850中，該流程800會決定出，該發射裝置是否執行該接收裝置所決定之度量的評估。若是，該接收裝置會在步驟855中，使用該通道，將該決定之度量，傳送給該發射裝置，以及該流程會行至步驟860。若否，該流程會行至步驟860，以及會核對調適有關之所有發射設定值是否完成。若否，該流程800便會行至步驟830。若是，該流程800便會行至步驟870，使決定該接收裝置，是否執行該接收裝置所決定之度量的評估。
若是，該流程800便會行至步驟872，以及該接收裝置，會選擇具有該最佳之度量的發射裝置設定值。在步驟874中，該接收裝置，會經由一個背後通道，將該選定之發射裝置設定值，傳送給該發射裝置。在步驟876中，該發射裝置，會接收該選定之發射裝置設定值，以及會基於具有該最佳之度量的發射設定值，來設定該選定之通訊通道，以及該流程800便會結束。
若該接收裝置在步驟870中，並未執行該接收裝置所決定之度量的評估，該流程800便會行至步驟880，以及該發射裝置，會選擇具有該最佳之度量的發射裝置設定值。在步驟882中，該發射裝置，會將該等選定之發射裝置設定值，設定為該等內定發射設定值，以及該流程800便會結束。
第9圖係例示一個可體現本說明書所揭露依據本發明的一個實施例之方法的系統900。此系統900包含但非受限於一個桌上型電腦、一個膝上型電腦、一個超小型準筆記型電腦、一個筆記型電腦、一個個人數位助理(PDA)、一個伺服器、一個工作站、一個蜂巢式電話、一個行動運算裝置、一個網際網路電器、或任何其他類型之運算裝置。在另一個實施例中，該用來體現本說明書所揭露之方法的系統900，可能為一個晶片級系統(SOC)或系統級封裝(SIP)。
該處理器910，具有一個處理核心912，使執行該系統900之指令。該處理核心912，包括但非受限於用以抓取指令之預抓取邏輯、用以解碼指令之解碼邏輯、用以執行指令之執行邏輯、等等。該處理器910，具有一個用以快取儲存該系統900之指令和/或資料的快取記憶體916。在本發明的另一個實施例中，該快取記憶體916，包括但非受限於階層一、階層二、和階層三快取記憶體或該處理器910內之快取記憶體的任何其他配置。
該記憶體控制中心(MCH) 914，可執行一些功能，彼等可促成該處理器910之存取，以及使與一個包括一個揮發性記憶體932和/或一個非揮發性記憶體934之記憶體930相通訊。該揮發性記憶體932，包括但非受限之同步動態隨機存取記憶體(SDRAM)、動態隨機存取記憶體(DRAM)、RAMBUS動態隨機存取記憶體(RDRAM)、和/或任何其他類型之虛擬隨機存取記憶體裝置。該非揮發性記憶體934，包括但非受限之NAND快閃記憶體、相變記憶體(PCM)、唯讀記憶體(ROM)、電可抹除可編程唯讀記憶體(EEPROM)、或任何其他類型之非揮發性記憶體裝置。
該記憶體930，可儲存要被該處理器910執行之資訊和指令。正當該處理器910在執行指令時，該記憶體930，亦可能儲存暫時性變數或其他中間資訊。該晶片集920，係經由一些點對點(PtP)介面917和922，與該處理器910相連接。該晶片集920，可促成該處理器910連接該系統900中之其他模組。在本發明的一個實施例中，該等介面917和922在運作上，係依據一個PtP通訊協定，諸如Intel QuickPath互聯標準(QPI)、等等。該晶片集920，可連接至一個顯示器裝置940，其包括但非受限之液晶顯示器(LCD)、影像管(CRT)顯示器、或任何其他形式之視訊顯示器裝置。
此外，該晶片集920，可連接至一個或多個匯流排950和960，彼等係與各種模組974、980、982、984、和986互聯。一些匯流排950和960，可能係經由一個匯流排橋接器972，使互聯在一起，若匯流排速率或通訊協定中，為存在某種失配。該晶片集920，係耦合但非受限於一個非揮發性記憶體980、一個大容量儲存裝置982、一個鍵盤/滑鼠984、和一個網路介面986。該大容量儲存裝置982，包括但非受限之固態驅動器、硬碟驅動器、通用串列匯流排快閃記憶體驅動器、或任何其他形式之電腦資料儲存媒體。該網路介面986在體現上，係使用任何類型之習見網路介面標準，其中包括但非受限於一個乙太網路介面、一個通用串列匯流排(USB)介面、一個外設互聯標準(PCI)快捷介面、一個無線介面、和/或任何其他適當類型之介面。該無線介面在運作上，係依據但非受限之IEEE 802.11標準和其相關族系、家庭插電聯盟(HPAV)、超寬頻帶(UWB)、籃芽(Bluetooth)、微波存取全球互通(WiMAX)、或任何形式之無線通訊協定。
雖然第9圖中所顯示之模組，係描述為該系統900內之分隔區塊，某些此等區塊所執行之功能，可能係使積體化成一個單一半導體電路，或者可能使用兩個或以上分開之積體電路，來加以體現。舉例而言，雖然該快取記憶體916，係描述為該處理器910內之分隔區塊，該快取記憶體916，可使分別合併進該處理器核心912內。該系統900在本發明的另一個實施例中，可能包含超過一個的處理器/處理核心。
本說明書所揭露之方法，可在硬體、軟體、韌體、或任何其他之組合中加以體現。雖然說明了此揭露之主題的實施例之範例，此相關技藝中之一般從業人員，將可輕易理解的是，許多其他體現該揭露之主題的方法，可能替代加以使用。在先前之說明內容中，已說明了該揭露之主題的各種特徵。為解釋計，一些特定之數字、系統、和配置在發表上，係為提供該主題之完全理解。然而，此相關技藝中之專業人員顯見的是，在此揭示內容之利益下，此主題在實務上，可能不需要該等特定之細節。在其他之實例中，一些習見之特徵、組件、或模組係使省略、簡化、結合、或劃分，以便不會混淆此揭露之主題。
本說明書所使用之術語"屬可運作"係意謂，該裝置、系統、通訊協定、等等，在該裝置或系統處於關機狀態中時，係能夠就其想要之功能性而運作，或能夠經調適而使運作。該揭露之主題的各種實施例，可能在硬體、韌體、軟體、或彼等之組合中加以體現，以及在說明上可能係參照或配合程式碼，諸如指令、函數、程序、資料結構、邏輯、應用程式、或一個設計之模擬、仿真、和製造有關的格式，而該設計在被該執行任務之機器中之的機器結果存取時，可界定一些抽象資料類型或低階硬體脈絡，或者可產生一個結果。
諸圖中所顯示之技術，可使用一個或多個類似通用型電腦或運算裝置之運算裝置上面所儲存的程式碼和資料，來加以體現。此等運算裝置，可使用機器可讀取式媒體，諸如機器可讀取式儲存媒體(舉例而言，磁碟片；光碟片；虛擬隨機存取記憶體；唯讀記憶體；快閃記憶體裝置；相變記憶體)，和機器可讀取式通訊媒體(舉例而言，電氣、光學、聲訊、或其他形式之傳播信號-諸如載波、紅外線信號、數位信號、等等)，來儲存程式碼和資料，以及相與通訊(內在地以及透過一個網路而與其他運算裝置)。
雖然此揭露之主題，已參照一些例示性實施例加以說明，此說明內容並非意使詮釋為有限制意。該等例示性實施例之各種修飾體，加上此主題之其他實施例，為隸屬此揭露之主題的本技藝之專業人士可顯見，係被認為隸屬此揭露之主題的界定範圍。
100．．．平台
110,210．．．裝置1
112,114,122,124,132,134,142,144,152,154,162,164．．．通訊鏈路
120,220．．．裝置2
130．．．裝置3
140．．．裝置4
150．．．記憶體模組1
160．．．記憶體模組2
200．．．架構層
211,221．．．通訊協定層
212,222．．．傳輸層
213,223．．．路由層
214,224．．．鏈結層
215,225．．．實體層
216,226．．．發射器
217,227．．．接收器
230,232．．．通訊鏈路
300,400．．．狀態機
310,410．．．重置
320,440．．．配置
330,430．．．調適
332,334,342,344,352,354,369．．．狀態變遷
340,450．．．活動
412,422,424,432,442．．．狀態變遷
420．．．偵測
500．．．序列
502．．．資料樣式1
503,505．．．已知序列
504．．．資料樣式2
506．．．期間
510．．．通道1
512,532,552,516,536,556,522,542,562,526,546,566．．．靜止時間
514,554,524,544．．．無序列
530．．．通道2
534,564．．．虛擬隨機二進位序列(PRBS)
550．．．通道3
570．．．通道n
590,592．．．背後通道通訊
600．．．時序圖
610．．．時鐘信號
620．．．資料
625．．．資料值
630．．．雙相標記編碼(BMC)
640．．．除8波形
710,720,730,740,750,760．．．運作
800．．．流程圖
810,820,830,840,850,855,860,870,872,874,876,880,882,910,912,914,916,917,920,922,924,926,930,932,934,940,972,980,982,984,986．．．運作
900．．．系統
930．．．記憶體
932．．．揮發性記憶體
934,980．．．非揮發性記憶體
910．．．處理器
912．．．處理核心
914．．．記憶體控制中心(MCH)
916．．．快取記憶體
917,922．．．點對點介面
940．．．顯示裝置
920．．．晶片集
926,924．．．介面
972．．．匯流排橋接器
974．．．輸入/輸出裝置
982．．．儲存裝置
984．．．鍵盤/滑鼠
986．．．網路介面
950,960．．．匯流排
第1圖係例示依據本發明的一個實施例之平台的方塊圖；
第2圖係例示依據本發明的一個實施例之兩個在通訊上相耦合的裝置之架構層；
第3圖係例示依據本發明的一個實施例之狀態機；
第4圖係例示依據本發明的一個實施例之狀態機；
第5圖係例示依據本發明的一個實施例之調適運作的序列；
第6圖係例示依據本發明的一個實施例之編碼策略的時序圖；
第7圖係例示依據本發明的一個實施例之接收裝置的調適流程圖；
第8圖係例示依據本發明的一個實施例之發射裝置的調適流程圖；而
第9圖則係例示一個可體現本說明書所揭露依據本發明的一個實施例之方法的系統。
100．．．平台
110．．．裝置1
112,114,122,124,132,134．．．通訊鏈路
142,144,152,154,162,164．．．通訊鏈路
120．．．裝置2
130．．．裝置3
140．．．裝置4
150．．．記憶體模組1
160．．．記憶體模組2

Claims (20)

  1. 一種裝置，其包含：邏輯，使至少部份基於來自一個或多個串列通訊鏈路之接收資料樣式的度量(metric)，而調適至一個發射器的一個或多個串列通訊鏈路的一個或多個設定值，其中該接收資料樣式包含一個虛擬隨機二進位序列(PRBS)和一個預定式使用者界定之樣式中的一個或多個，並且其中該邏輯係用以基於該等個別的一個或多個串列通訊鏈路的一個電壓裕度(margin)、一個時序裕度、一個功率耗散中的一個或多個，來決定來自該等個別的一個或多個串列通訊鏈路之接收資料樣式的度量，以及使用一個背後通道(back channel)，而將該接收資料樣式的度量，指示給該發射器。
  2. 如申請專利範圍第1項之裝置，其中，用以調適與該發射器的一個或多個串列通訊鏈路的一個或多個設定值之該邏輯，係使以比一正常發射率慢之一發射率來運作一個或多個串列通訊鏈路，其中該正常發射率係該等一個或多個串列通訊鏈路之初始發射率。
  3. 如申請專利範圍第1項之裝置，其中，該背後通道包含一個或多個旁頻帶信號。
  4. 如申請專利範圍第1項之裝置，其中，用以使用該背後通道而將該接收資料樣式的度量指示給該發射器的該邏輯，係要將該裝置中之一暫存器的值複製至該發射器中的另一個暫存器，其中，該暫存器之值包括該接收資 料樣式的度量。
  5. 如申請專利範圍第1項之裝置，其中，該等一個或多個串列通訊鏈路，係依據QuickPath互聯標準(QPI)、外設互聯標準快捷(PCIe)、和可延展記憶體互聯標準(SMI)而運作。
  6. 如申請專利範圍第1項之裝置，其中，該等一個或多個設定值，包括一個終端調整、一個時鐘信號通道(clock lane)最佳化、串音、一個等化器設定、抖動設定、一個信號衰減、一個反射效應、一個信號傳播延遲、一個工作週期、和一個功率位準中的一個或多個。
  7. 一種裝置，其包含：邏輯，其用以：使用一個串列通訊鏈路將一個或多個資料串流傳送給一個接收器，其中，該等一個或多個資料串流係要以一個或多個發射設定值來傳送，並且其中該等一個或多個資料串流各包含一個虛擬隨機二進位序列(PRBS)和一個預定式使用者界定之樣式中的一個或多個；以及藉由該接收器接收一個指示值，以示該等個別的一個或多個發射設定值中，何者具有一個被決定之度量，其中用以藉由該接收器接收該指示值以示該等一個或多個發射設定值中何者具有該被決定之度量的該邏輯，係用以藉由該接收器來接收一個或多個旁頻帶信號，其指示該等個別的一個或多個發射設定值中何者具有該被決定之度量。
  8. 如申請專利範圍第7項之裝置，其中該邏輯係進一步用以將該指示之發射設定值，設定為該串列通訊鏈路之發射設定值。
  9. 如申請專利範圍第7項之裝置，其中用以藉由該接收器接收該指示值以示該等一個或多個發射設定值中何者具有該被決定之度量的該邏輯，係用以讀取一個具有附該決定之度量的發射設定值之值的暫存器。
  10. 如申請專利範圍第7項之裝置，其中，該等一個或多個資料串流在緊接每個資料串流之前和之後各具有一個靜止周期，以及其中用以藉由該接收器接收該指示值以示該等一個或多個發射設定值中何者具有該被決定之度量的該邏輯，係用以在該靜止周期期間，藉由該接收器來接收指示該等一個或多個發射設定值中何者具有該被決定之度量的指示值。
  11. 如申請專利範圍第7項之裝置，其中，使用該串列通訊鏈路而將該等一個或多個資料串流傳送給該接收器之該邏輯，係要使用該串列通訊鏈路，以比正常發射率慢之一發射率，將該等一個或多個資料串流傳送給該接收器，其中該正常發射率係該等一個或多個資料串流之初始發射率。
  12. 如申請專利範圍第7項之裝置，其中，該串列通訊鏈路，係依據QuickPath互聯標準(QPI)、外設互聯標準快捷(PCIe)、和可延展記憶體互聯標準(SMI)而運作。
  13. 如申請專利範圍第7項之裝置，其中，該等個別的一個 或多個發射設定值，包括一個終端調整、一個時鐘信號通道最佳化、串音、一個等化器設定、抖動設定、一個信號衰減、一個反射效應、一個信號傳播延遲、一個工作週期、和一個功率位準中的一個或多個。
  14. 如申請專利範圍第7項之裝置，其中該決定之度量，係基於該串列通訊鏈路的一個電壓裕度、一個時序裕度、一個功率耗散中的一個或多個。
  15. 一種方法，其包括：選擇在一個發射裝置與一個接收裝置間之多數通訊通道中的一個或多個；決定一個接收自該等被選定的一個或多個通訊通道之被接收的資料樣式之度量；以及使用一個背後通道，將該決定之度量指示給該發射裝置。
  16. 如申請專利範圍第15項之方法，其中進一步包括：至少部份基於該決定之度量，而調適該接收裝置的一個或多個設定值。
  17. 如申請專利範圍第15項之方法，其中，該發射裝置和該接收裝置，係要使用一個通訊協定，以及其中該背後通道包含另一個要被該接收裝置使用而將該決定之度量指示給該發射裝置之通訊協定。
  18. 如申請專利範圍第15項之方法，其中進一步包括：使用一個雙相標記編碼(BMC)策略來編碼該決定之度量； 調頻該經編碼之決定的度量；以及使用該背後通道來傳送該調頻之度量。
  19. 如申請專利範圍第15之方法，其中進一步包括：將一個前同步碼(preamble)加至該經編碼之決定的度量。
  20. 如申請專利範圍第15項之方法，其中，該發射裝置和該接收裝置，係至少部份依據QuickPath互聯標準(QPI)、外設互聯標準快捷(PCIe)、和可延展記憶體互聯標準(SMI)中的一個而運作。
TW100134369A 2010-09-24 2011-09-23 使通訊鏈路適於在平台上的鏈接狀態之方法與系統 TWI541644B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/890,252 US9104793B2 (en) 2010-09-24 2010-09-24 Method and system of adapting communication links to link conditions on a platform

Publications (2)

Publication Number Publication Date
TW201217964A TW201217964A (en) 2012-05-01
TWI541644B true TWI541644B (zh) 2016-07-11

Family

ID=45871821

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100134369A TWI541644B (zh) 2010-09-24 2011-09-23 使通訊鏈路適於在平台上的鏈接狀態之方法與系統

Country Status (5)

Country Link
US (1) US9104793B2 (zh)
EP (1) EP2619956B1 (zh)
CN (1) CN103109507B (zh)
TW (1) TWI541644B (zh)
WO (1) WO2012040654A2 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9104793B2 (en) 2010-09-24 2015-08-11 Intel Corporation Method and system of adapting communication links to link conditions on a platform
WO2014065879A1 (en) * 2012-10-22 2014-05-01 Venkatraman Iyer High performance interconnect physical layer
US9479196B2 (en) 2012-10-22 2016-10-25 Intel Corporation High performance interconnect link layer
US9507746B2 (en) 2012-10-22 2016-11-29 Intel Corporation Control messaging in multislot link layer flit
US9355058B2 (en) 2012-10-22 2016-05-31 Intel Corporation High performance interconnect physical layer
US8990465B2 (en) 2012-12-09 2015-03-24 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Device presence detection using a single channel of a bus
US9536626B2 (en) * 2013-02-08 2017-01-03 Intel Corporation Memory subsystem I/O performance based on in-system empirical testing
US9397792B2 (en) 2013-12-06 2016-07-19 Intel Corporation Efficient link layer retry protocol utilizing implicit acknowledgements
US9306863B2 (en) * 2013-12-06 2016-04-05 Intel Corporation Link transfer, bit error detection and link retry using flit bundles asynchronous to link fabric packets
US9325449B2 (en) 2013-12-06 2016-04-26 Intel Corporation Lane error detection and lane removal mechanism to reduce the probability of data corruption
US9628382B2 (en) 2014-02-05 2017-04-18 Intel Corporation Reliable transport of ethernet packet data with wire-speed and packet data rate match
US9882748B2 (en) 2014-03-10 2018-01-30 Intel Corporation Technologies for configuring transmitter equalization in a communication system
US10142799B2 (en) 2014-08-19 2018-11-27 Qualcomm Incorporated Multicasting traffic using multi-connectivity
US10452594B2 (en) * 2015-10-20 2019-10-22 Texas Instruments Incorporated Nonvolatile logic memory for computing module reconfiguration
US10331203B2 (en) 2015-12-29 2019-06-25 Texas Instruments Incorporated Compute through power loss hardware approach for processing device having nonvolatile logic memory
CN105930225B (zh) * 2016-04-25 2017-12-05 浪潮电子信息产业股份有限公司 一种链路质量自适应调优方法
KR102618563B1 (ko) * 2016-07-01 2023-12-27 삼성전자주식회사 집적 회로 장치와 이를 포함하는 전자 장치
CN106294267A (zh) * 2016-08-16 2017-01-04 中国科学院上海高等研究院 一种基于单向通信协议标准的均衡器反馈系统及方法
CN106507225B (zh) * 2016-10-31 2019-11-19 华为技术有限公司 一种调整光线路终端的接收参数的方法及光线路终端
US9866443B1 (en) * 2016-11-02 2018-01-09 Quanta Computer Inc. Server data port learning at data switch
US10541841B1 (en) * 2018-09-13 2020-01-21 Advanced Micro Devices, Inc. Hardware transmit equalization for high speed
CN109388607A (zh) * 2018-10-25 2019-02-26 江苏华存电子科技有限公司 适用于外设互联标准PCIe传送端系数均衡机制的方法
CN109905338B (zh) * 2019-01-25 2021-10-19 晶晨半导体(上海)股份有限公司 一种串行数据接收器的多级均衡器增益的控制方法
CN110022245B (zh) * 2019-04-10 2020-05-29 苏州浪潮智能科技有限公司 一种调试方法、调试系统及存储介质
KR102679564B1 (ko) * 2019-11-01 2024-06-27 삼성전자주식회사 송신기 회로, 데이터 송신 방법 및 전자 시스템
CN113722265B (zh) * 2021-08-19 2024-07-05 飞腾信息技术有限公司 一种用于多cpu系统中互联通道的调试优化方法及装置
US11875875B2 (en) * 2021-12-29 2024-01-16 Advanced Micro Devices, Inc. Variable tick for DRAM interface calibration

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI106999B (fi) * 1999-04-06 2001-05-15 Nokia Networks Oy Merkinannon toteutus tietoliikennejärjestelmässä
EP1249972A1 (en) * 2001-04-09 2002-10-16 Telefonaktiebolaget L M Ericsson (Publ) Method of controlling a queue buffer
US7787370B1 (en) * 2001-09-06 2010-08-31 Nortel Networks Limited Technique for adaptively load balancing connections in multi-link trunks
EP1576754A1 (en) * 2002-12-18 2005-09-21 Koninklijke Philips Electronics N.V. Adaptive encoding of digital multimedia information
US20040268190A1 (en) * 2003-05-19 2004-12-30 International Business Machines Corporation Adjusting parameters of a serial link
US7155352B2 (en) 2003-12-31 2006-12-26 Intel Corporation Using feedback to select transmitting voltage
US7584397B2 (en) * 2004-06-10 2009-09-01 Interdigital Technology Corporation Method and apparatus for dynamically adjusting data transmission parameters and controlling H-ARQ processes
US7132823B2 (en) * 2005-01-21 2006-11-07 Microsoft Corporation Design for test for a high speed serial interface
US20060256747A1 (en) * 2005-05-16 2006-11-16 Mikko Jaakkola Terminal assisted WLAN access point rate adaptation
US7437643B2 (en) * 2005-06-21 2008-10-14 Intel Corporation Automated BIST execution scheme for a link
JP4816323B2 (ja) * 2006-08-16 2011-11-16 ソニー株式会社 通信装置、通信方法、及びプログラム
US7675966B2 (en) * 2006-09-29 2010-03-09 International Business Machines Corporation On-chip detection and measurement of data lock in a high-speed serial data link
US8051217B2 (en) * 2007-01-12 2011-11-01 Dell Products L.P. System and method for providing PCIe over displayport
US20090046641A1 (en) * 2007-08-13 2009-02-19 Interdigital Patent Holdings, Inc. Long term evolution medium access control procedures
US8532139B2 (en) * 2007-09-21 2013-09-10 Broadcom Corporation Method and system for indicating a transition in rate and/or power consumption utilizing a distinct physical pattern on one or more idle channel(s)
WO2009100775A1 (en) * 2008-02-11 2009-08-20 Telefonaktiebolaget L M Ericsson (Publ) Link quality estimation method and apparatus in a telecommunication system
US8296469B2 (en) * 2008-12-31 2012-10-23 Intel Corporation Scalable method and apparatus for link with reconfigurable ports
US8275922B2 (en) * 2010-02-22 2012-09-25 International Business Machines Corporation Implementing serial link training patterns separated by random data for training a serial link in an interconnect system
US9104793B2 (en) 2010-09-24 2015-08-11 Intel Corporation Method and system of adapting communication links to link conditions on a platform
US8599913B1 (en) * 2011-08-01 2013-12-03 Pmc-Sierra Us, Inc. Data regeneration apparatus and method for PCI express

Also Published As

Publication number Publication date
TW201217964A (en) 2012-05-01
WO2012040654A3 (en) 2012-06-21
CN103109507B (zh) 2018-11-23
EP2619956A2 (en) 2013-07-31
EP2619956A4 (en) 2014-08-13
US20120079160A1 (en) 2012-03-29
WO2012040654A2 (en) 2012-03-29
US9104793B2 (en) 2015-08-11
EP2619956B1 (en) 2016-12-14
CN103109507A (zh) 2013-05-15

Similar Documents

Publication Publication Date Title
TWI541644B (zh) 使通訊鏈路適於在平台上的鏈接狀態之方法與系統
US11327861B2 (en) Cross-talk generation in a multi-lane link during lane testing
US10198379B2 (en) Early identification in transactional buffered memory
US10747688B2 (en) Low latency retimer
US9552269B2 (en) Test logic for a serial interconnect
US10360096B2 (en) Error handling in transactional buffered memory
US20160377679A1 (en) Interconnect retimer enhancements
US9106373B2 (en) Adjustable transmitter power for high speed links with constant bit error rate
US20140281068A1 (en) Apparatus, system, and method for improving equalization with a hardware driven algorithm
WO2016078506A1 (zh) 一种异步接收串行数据的方法及装置
US9742603B1 (en) Link training to recover asynchronous clock timing margin loss in parallel input/output interfaces
TW202246993A (zh) 快捷週邊組件互連介面裝置及其操作方法
KR20170041854A (ko) 수신기 회로의 런타임 동안 비트 오류율 측정
CN115858443A (zh) 用于通道裕量和表征的硬件记录
US10025746B2 (en) High performance interconnect
US10637636B2 (en) Jitter sensing and adaptive control of parameters of clock and data recovery circuits
US20150278138A1 (en) Pseudorandom sequence synchronization
US8514731B2 (en) Variable-frequency network device and variable-frequency network connection establishing method
JP6607194B2 (ja) 設定装置、設定方法、設定プログラム、通信システム、クライアント装置、及び、サーバ装置
WO2014004758A1 (en) Data interface alignment
WO2012072052A1 (zh) 通信装置、通信方法和通信系统
GB2478204A (en) Transmitter power adjustment