CN109388607A - 适用于外设互联标准PCIe传送端系数均衡机制的方法 - Google Patents

适用于外设互联标准PCIe传送端系数均衡机制的方法 Download PDF

Info

Publication number
CN109388607A
CN109388607A CN201811251973.7A CN201811251973A CN109388607A CN 109388607 A CN109388607 A CN 109388607A CN 201811251973 A CN201811251973 A CN 201811251973A CN 109388607 A CN109388607 A CN 109388607A
Authority
CN
China
Prior art keywords
coefficient
point
pcie
standard
around
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811251973.7A
Other languages
English (en)
Inventor
郭书玮
李庭育
陈育鸣
魏智汎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Hua Cun Electronic Technology Co Ltd
Original Assignee
Jiangsu Hua Cun Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Hua Cun Electronic Technology Co Ltd filed Critical Jiangsu Hua Cun Electronic Technology Co Ltd
Priority to CN201811251973.7A priority Critical patent/CN109388607A/zh
Priority to PCT/CN2018/115517 priority patent/WO2020082456A1/zh
Publication of CN109388607A publication Critical patent/CN109388607A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus

Abstract

本发明公开了一种适用于外设互联标准PCIe传送端系数均衡机制的方法，包括以下包括：步骤一：根据PCIe标准定义由全振荡与低频率数值组合而成的均衡係数，组成一个范围；步骤二：其连线的两个平台在此范围选一组均衡係数来调整讯号；步骤三：采用定点环绕搜寻方式，PCIe标准设定其前设定点(Preset)0至前设定点(Preset)9；步骤四：根据这10个前设定点位进行定点环绕扫描，设定扫描临近0至47点位，其相容精准度建立在前设定係数上，并在其临近范围搜寻更佳的点位，该发明使用优化过后搜寻方式，藉由跳耀式并固定数量的搜寻调整均衡系数，找寻最佳均衡係数，同时大量减少处理时间。

Description

适用于外设互联标准PCIe传送端系数均衡机制的方法
技术领域
本发明涉及现行电脑端接口快捷外设互联标准PCIe在第三代Gen3传输下提供一种藉由调整传送端内部係数达到适应各种连线平台技术领域，具体为一种适用于外设互联标准PCIe传送端系数均衡机制的方法。
背景技术
PCI-Express(peripheral component interconnect express)是一种高速串行计算机扩展总线标准，它原来的名称为“3GIO”，是由英特尔在2001年提出的，旨在替代旧的PCI，PCI-X和AGP总线标准。PCIe属于高速串行点对点双通道高带宽传输，所连接的设备分配独享通道带宽，不共享总线带宽，主要支持主动电源管理，错误报告，端对端的可靠性传输，热插拔以及服务质量(QOS)等功能。PCIe交由PCI-SIG（PCI特殊兴趣组织）认证发布后才改名为“PCI-Express”，简称“PCI-e”，它的主要优势就是数据传输速率高。
现今电脑端口的PCIe标准提供高速传输速率，其第三代(Gen3)提供8Gb/s传送速度，在其高速传输下同时要求各平台传输连线高稳定性与高相容性，为了符合高稳定性与高相容性要求，PCIe标准提供一组由不等式推导而出均衡係数，用来调整均衡传送端的讯号来适应所对应的接送端，同时也定义调整机制，可让连线双方平台互相调整传送端的均衡係数。
为了高稳定性与高相容性，PCIe标准提供一套均衡係数区间，藉由调整係数改变传送端讯号，均衡係数由全振荡(FS)与低频率(LF)数值根据不等式决定，此不等式如下(C-1，C0，C+1皆为均衡係数)。
其C-1与C+1组合可以组成一个范围，如果将此范围全部搜寻，将耗费大量的时间，尤其是全振荡数值偏高和低频率数值偏低，因此，亟待一种改进的技术来解决现有技术中所存在的这一问题。
发明内容
本发明的目的在于提供一种适用于外设互联标准PCIe传送端系数均衡机制的方法，使用优化过后搜寻方式，藉由跳耀式并固定数量的搜寻调整均衡系数，找寻最佳均衡係数，同时可以大量减少处理时间，优化搜寻方式能够准确地优化传送端下均衡系数同时避免搜寻不必要係数，进而拥有高适应性与高速性的特征，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：一种适用于外设互联标准PCIe传送端系数均衡机制的方法，包括以下包括：
步骤一：根据PCIe标准定义由全振荡与低频率数值组合而成的均衡係数，组成一个范围；
步骤二：其连线的两个平台在此范围选一组均衡係数来调整讯号；
步骤三：采用定点环绕搜寻方式，PCIe标准设定其前设定点(Preset)0至前设定点(Preset)9；
步骤四：根据这10个前设定点位进行定点环绕扫描，设定扫描临近0至47点位，其相容精准度建立在前设定係数上，并在其临近范围搜寻更佳的点位。
优选的，所述步骤一中PCIe标准提供高速传输速率，其第三代Gen3提供8Gb/s传送速度。
优选的，所述步骤三中10个前设定点位为标准简易调整係数，也包含均衡係数范围中。
优选的，所述步骤三中定点环绕搜寻方式为一种以某点为圆心并且由内至外有规律环绕搜寻的方式。
与现有技术相比，本发明的有益效果是：
使用优化过后搜寻方式，藉由跳耀式并固定数量的搜寻调整均衡系数，找寻最佳均衡係数，同时可以大量减少处理时间，优化搜寻方式能够准确地优化传送端下均衡系数同时避免搜寻不必要係数，进而拥有高适应性与高速性的特征。
附图说明
图1为PCIe标准所定义的均衡係数区间(FS=36,LF=6)示意图。
图2为前设定点0(P0)至前设定点9(P9),位于均衡係数区间内示意图。
图3为围绕着前设定点执行定点环绕扫描,数字为扫描顺序,可扫描顺序0至47示意图。
图4为在均衡係数区间使用定点环绕扫描,选定P0,P3,P5,P7,P8依次进行扫描,扫描范围为灰色区块示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提供一种技术方案：一种适用于外设互联标准PCIe传送端系数均衡机制的方法，包括以下包括：
步骤一：根据PCIe标准定义由全振荡（FS）与低频率（LF）数值组合而成的均衡係数，组成一个范围；
步骤二：其连线的两个平台在此范围选一组均衡係数来调整讯号；
步骤三：采用定点环绕搜寻方式，PCIe标准设定其前设定点(Preset)0至前设定点(Preset)9,这10个前设定点位为标准简易调整係数，也包含均衡係数范围中；
步骤四：根据这10个前设定点位进行定点环绕扫描，设定扫描临近0至47点位，其相容精准度建立在前设定係数上，并在其临近范围搜寻更佳的点位。
均衡係数由全振荡(FS)与低频率(LF)数值根据不等式决定，此不等式如下(C-1，C0，C+1皆为均衡係数)：
由C-1与C+1组合组成一个范围。
实施例一：
如图1所示，首先，根据PCIe标准定义均衡係数区间(FS=36,LF=6)；
如图2所示，随后，设定其前设定点，前设定点0(P0)至前设定点9(P9),位于均衡係数区间内；
如图3所示，接着，围绕着前设定点执行定点环绕扫描,数字为扫描顺序,可扫描顺序0至47；
如图4所示，最后，在均衡係数区间使用定点环绕扫描,选定P0,P3,P5,P7,P8依次进行扫描,扫描范围为灰色区块。
处理时间较传统全范围搜寻处理时间大大缩短。
实施例二：
首先，根据PCIe标准定义均衡係数区间(FS=48,LF=18)；
随后，设定其前设定点，前设定点0(P0)至前设定点9(P9),位于均衡係数区间内；
接着，围绕着前设定点执行定点环绕扫描,数字为扫描顺序,可扫描顺序0至47；
最后，在均衡係数区间使用定点环绕扫描,选定P0,P2,P5,P6,P9依次进行扫描,扫描范围为灰色区块。
实施例二处理时间与实施例一处理时间相同。
实施例三：
首先，根据PCIe标准定义均衡係数区间(FS=40,LF=10)；
随后，设定其前设定点，前设定点0(P0)至前设定点9(P9),位于均衡係数区间内；
接着，围绕着前设定点执行定点环绕扫描,数字为扫描顺序,可扫描顺序0至47；
最后，在均衡係数区间使用定点环绕扫描,选定P1,P3,P5,P7,P9依次进行扫描,扫描范围为灰色区块。
实施例三处理时间与实施例一处理时间相同。
实施例四：
首先，根据PCIe标准定义均衡係数区间(FS=53,LF=23)；
随后，设定其前设定点，前设定点0(P0)至前设定点9(P9),位于均衡係数区间内；
接着，围绕着前设定点执行定点环绕扫描,数字为扫描顺序,可扫描顺序0至47；
最后，在均衡係数区间使用定点环绕扫描,选定P0,P3,P4,P7,P8依次进行扫描,扫描范围为灰色区块。
实施例四处理时间与实施例一处理时间相同。
实施例五：
首先，根据PCIe标准定义均衡係数区间(FS=65,LF=35)；
随后，设定其前设定点，前设定点0(P0)至前设定点9(P9),位于均衡係数区间内；
接着，围绕着前设定点执行定点环绕扫描,数字为扫描顺序,可扫描顺序0至47；
最后，在均衡係数区间使用定点环绕扫描,选定P0,P1,P2,P7,P9依次进行扫描,扫描范围为灰色区块。
实施例五处理时间与实施例一处理时间相同。
实施例六：
首先，根据PCIe标准定义均衡係数区间(FS=72,LF=42)；
随后，设定其前设定点，前设定点0(P0)至前设定点9(P9),位于均衡係数区间内；
接着，围绕着前设定点执行定点环绕扫描,数字为扫描顺序,可扫描顺序0至47；
最后，在均衡係数区间使用定点环绕扫描,选定P1,P3,P4,P5,P8依次进行扫描,扫描范围为灰色区块。
实施例六处理时间与实施例一处理时间相同。
通过实施例一~实施例六可可出，本发明搜寻方式，藉由跳耀式并固定数量的搜寻调整均衡系数，找寻最佳均衡係数，同时可以大量减少处理时间，优化搜寻方式能够准确地优化传送端下均衡系数同时避免搜寻不必要係数，进而拥有高适应性与高速性的特征，且全振荡（FS）与低频率（LF）数值的不同并不影响处理时间。
由于实施例二~实施例六是为了通过改变的全振荡（FS）与低频率（LF）数据验证与实施例一的处理时间是否一致，因此，未用附图。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (4)

1.一种适用于外设互联标准PCIe传送端系数均衡机制的方法，其特征在于：包括以下包括：
步骤一：根据PCIe标准定义由全振荡与低频率数值组合而成的均衡係数，组成一个范围；
步骤二：其连线的两个平台在此范围选一组均衡係数来调整讯号；
步骤三：采用定点环绕搜寻方式，PCIe标准设定其前设定点(Preset)0至前设定点(Preset)9；
步骤四：根据这10个前设定点位进行定点环绕扫描，设定扫描临近0至47点位，其相容精准度建立在前设定係数上，并在其临近范围搜寻更佳的点位。
2.根据权利要求1所述的一种适用于外设互联标准PCIe传送端系数均衡机制的方法，其特征在于：所述步骤一中PCIe标准提供高速传输速率，其第三代(Gen3)提供8Gb/s传送速度。
3.根据权利要求1所述的一种适用于外设互联标准PCIe传送端系数均衡机制的方法，其特征在于：所述步骤三中10个前设定点位为标准简易调整係数，也包含均衡係数范围中。
4.根据权利要求1所述的一种适用于外设互联标准PCIe传送端系数均衡机制的方法，其特征在于：所述步骤三中定点环绕搜寻方式为一种以某点为圆心并且由内至外有规律环绕搜寻的方式。
CN201811251973.7A 2018-10-25 2018-10-25 适用于外设互联标准PCIe传送端系数均衡机制的方法 Pending CN109388607A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811251973.7A CN109388607A (zh) 2018-10-25 2018-10-25 适用于外设互联标准PCIe传送端系数均衡机制的方法
PCT/CN2018/115517 WO2020082456A1 (zh) 2018-10-25 2018-11-14 适用于外设互联标准PCIe传送端系数均衡机制的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811251973.7A CN109388607A (zh) 2018-10-25 2018-10-25 适用于外设互联标准PCIe传送端系数均衡机制的方法

Publications (1)

Publication Number Publication Date
CN109388607A true CN109388607A (zh) 2019-02-26

Family

ID=65426843

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811251973.7A Pending CN109388607A (zh) 2018-10-25 2018-10-25 适用于外设互联标准PCIe传送端系数均衡机制的方法

Country Status (2)

Country Link
CN (1) CN109388607A (zh)
WO (1) WO2020082456A1 (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130051483A1 (en) * 2011-08-24 2013-02-28 Nvidia Corporation System and method for detecting reuse of an existing known high-speed serial interconnect link
US20130067127A1 (en) * 2011-08-24 2013-03-14 Nvidia Corporation Method and apparatus for interleaving bursts of high-speed serial interconnect link training with bus data transactions
CN103109507A (zh) * 2010-09-24 2013-05-15 英特尔公司 使通信链路适配平台上的链路状况的方法和系统
CN103885907A (zh) * 2012-12-20 2014-06-25 辉达公司 均衡系数搜索算法
CN104050122A (zh) * 2013-03-15 2014-09-17 英特尔公司 自适应反向信道均衡
US8902964B2 (en) * 2012-09-29 2014-12-02 Intel Corporation Equalization effort-balancing of transmit finite impulse response and receive linear equalizer or receive decision feedback equalizer structures in high-speed serial interconnects
CN106817258A (zh) * 2017-01-13 2017-06-09 郑州云海信息技术有限公司 一种选取及验证pcie链路均衡参数的方法及装置
CN107066417A (zh) * 2017-02-28 2017-08-18 郑州云海信息技术有限公司 一种链路参数在线调整的方法与装置
CN107851043A (zh) * 2015-08-10 2018-03-27 华为技术有限公司 快捷外围部件互连网络中资源组的动态分配

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103109507A (zh) * 2010-09-24 2013-05-15 英特尔公司 使通信链路适配平台上的链路状况的方法和系统
US20130051483A1 (en) * 2011-08-24 2013-02-28 Nvidia Corporation System and method for detecting reuse of an existing known high-speed serial interconnect link
US20130067127A1 (en) * 2011-08-24 2013-03-14 Nvidia Corporation Method and apparatus for interleaving bursts of high-speed serial interconnect link training with bus data transactions
US8902964B2 (en) * 2012-09-29 2014-12-02 Intel Corporation Equalization effort-balancing of transmit finite impulse response and receive linear equalizer or receive decision feedback equalizer structures in high-speed serial interconnects
CN103885907A (zh) * 2012-12-20 2014-06-25 辉达公司 均衡系数搜索算法
CN104050122A (zh) * 2013-03-15 2014-09-17 英特尔公司 自适应反向信道均衡
CN107851043A (zh) * 2015-08-10 2018-03-27 华为技术有限公司 快捷外围部件互连网络中资源组的动态分配
CN106817258A (zh) * 2017-01-13 2017-06-09 郑州云海信息技术有限公司 一种选取及验证pcie链路均衡参数的方法及装置
CN107066417A (zh) * 2017-02-28 2017-08-18 郑州云海信息技术有限公司 一种链路参数在线调整的方法与装置

Also Published As

Publication number Publication date
WO2020082456A1 (zh) 2020-04-30

Similar Documents

Publication Publication Date Title
US8902964B2 (en) Equalization effort-balancing of transmit finite impulse response and receive linear equalizer or receive decision feedback equalizer structures in high-speed serial interconnects
US8599913B1 (en) Data regeneration apparatus and method for PCI express
EP1388969A2 (en) System and method for determining on-chip bit error rate (BER) in a communication system
CN109818886B (zh) 一种配置均衡参数的方法及装置
US8477831B2 (en) Multi-protocol multiple-data-rate auto-speed negotiation architecture for a device
EP4246832A1 (en) Signal processing method and apparatus, and communication system
US9935839B2 (en) Display data channel snooping scheme for retimers
CN103916367A (zh) 一种传输多媒体数据的方法及装置
CN107066417A (zh) 一种链路参数在线调整的方法与装置
DE102018005553B4 (de) Hochgeschwindigkeitslösungen für Kopplungsverbindungen mit Unterstützung für zeitkontinuierliche Rückkanalkommunikation
CN105049117A (zh) 一种基于可见光通讯的智能交通系统
CN111314252B (zh) 一种用于高速串口收发机的自适应均衡方法及系统
WO2020087320A1 (zh) 一种单板、光模块、olt以及信息处理方法
CN115065857B (zh) 一种高清晰度多媒体接口光纤传输装置
WO2019095788A1 (zh) 一种10g-kr高速信号优化方法与系统
CN109586964B (zh) 双向通信的本地端口及端口训练方法
CN109388607A (zh) 适用于外设互联标准PCIe传送端系数均衡机制的方法
CN111030670A (zh) 一种红外成像处理电路及红外探测系统
CN113115113A (zh) 扰码装置及扰码方法
US10938502B2 (en) Method and system for accurate IPG compensation of USXGMII multi-channel
US20130185466A1 (en) Application of alternate align primitives during sas rate matching to improve continuous adaptation
US20240104042A1 (en) Data Processing Method, Apparatus and Storage Medium
CN107925479B (zh) 一种信号处理方法、装置及系统
EP1385305B1 (en) Signal conditioning circuit with input equalization and output pre-emphasis
KR101773993B1 (ko) 에러 보상 방법 및 그 방법을 이용하는 송수신 시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190226

RJ01 Rejection of invention patent application after publication