TWI533128B - 儲存裝置、電子裝置，以及燒錄記憶體的方法 - Google Patents

儲存裝置、電子裝置，以及燒錄記憶體的方法 Download PDF

Info

Publication number
TWI533128B
TWI533128B TW103140609A TW103140609A TWI533128B TW I533128 B TWI533128 B TW I533128B TW 103140609 A TW103140609 A TW 103140609A TW 103140609 A TW103140609 A TW 103140609A TW I533128 B TWI533128 B TW I533128B
Authority
TW
Taiwan
Prior art keywords
page
memory
data
controller
command
Prior art date
Application number
TW103140609A
Other languages
English (en)
Other versions
TW201530310A (zh
Inventor
廖逸新
葉甫仁
呂佳穎
朱世宏
Original Assignee
宏達國際電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 宏達國際電子股份有限公司 filed Critical 宏達國際電子股份有限公司
Publication of TW201530310A publication Critical patent/TW201530310A/zh
Application granted granted Critical
Publication of TWI533128B publication Critical patent/TWI533128B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1456—Hardware arrangements for backup
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G11C16/105—Circuits or methods for updating contents of nonvolatile memory, especially with 'security' features to ensure reliable replacement, i.e. preventing that old data is lost before new data is reliably written

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

儲存裝置、電子裝置，以及燒錄記憶體的方法
本發明是有關於一種記憶體，且特別是有關於一種儲存裝置、電子裝置，以及燒錄(programming)記憶體的方法。
現代的行動電子裝置像是智慧型手機使用嵌入式多媒體記憶卡(embedded multimedia card,eMMC)當作儲存裝置做大容量資料儲存。eMMC是基於反及閘(NAND)快閃記憶體科技。使用者經常在智慧型手機運作期間開機或關機。有時候這種行為會導致智慧型手機中的eMMC儲存裝置突然斷電。因為NAND快閃記憶體的特性，所以在eMMC儲存裝置的一些資料可能會在這樣的情況下受損。
NAND快閃記憶體有三種，亦即，單層記憶單元(single-level cell,SLC)、多層記憶單元(multi-level cell,MLC)與三層記憶單元(triple-level cell,TLC)。SLC快閃記憶體的每一個記憶單元儲存1個位元(bit)。MLC快閃記憶體的每一個記憶單元儲存2個位元。TLC快閃記憶體的每一個記憶單元儲存3個位元。由於 架構相異，相較於SLC，MLC與TLC具有較高的資料容量和較便宜的價格，但卻具有較短的壽命。
MLC快閃記憶體的頁(page)可分類為兩組，亦即，A組與B組。A組的頁包括記憶單元的最低有效位元(least significant bit,LSB)，B組的頁包括記憶單元的最高有效位元(most significant bit,MSB)。A組與B組的頁被成對的關聯起來。換句話說，每一對(pair)包括一個A組的頁與一個B組的頁。以下表1是MLC快閃記憶體的頁對的範例。表1的每一列是一個頁對。例如，A組的頁9與B組的頁12被關聯成一對。頁9包括MLC快閃記憶體的一些記憶單元的LSB，頁12包括同一快閃記憶體的同一批記憶單元的MSB。
對中的頁分享共同的字元線(word lines)。因為NAND快閃記憶體的特性，所以在每一對中，A組的頁必須比B組的頁先被燒錄。當正在燒錄A組的頁的時候，若突然發生電源失效，頁毀損(page corruption)只會出現在A組的頁中。然而，當正在燒錄B組的頁的時候，突然發生電源失效，頁毀損不僅會出現在B組的頁中，也會出現在已經被燒錄的A組的被關聯的頁中。有時候A組的頁毀損對智慧型手機的作業系統(operating system,OS)是不可預期的，這事件會導致因頁毀損而起的開機死鎖(booting deadlock)。為求可靠性的緣故，A組的頁應要在燒錄B組的頁之前先備份起來。
此備份運作會產生快閃記憶體的額外忙碌時間。因此，會影響到快閃記憶體的效能。傳統上，同時為eMMC儲存裝置保持資料可靠性以及維護更佳的效能是非常困難的。
上述的討論可延伸到TLC快閃記憶體。TLC快閃記憶體的頁可分類為三組，亦即，A組、B組以及C組。A組的頁包括記憶單元的LSB。B組的頁包括記憶單元的中間位元。C組的頁包括記憶單元的MSB。A組、B組以及C組的頁被關聯成集合。換句話說，每個集合(set)包括一個A組的頁、一個B組的頁，以及一個C組的頁。當正在燒錄A組的頁的時候，突然發生電源失效，頁毀損只會出現在A組的頁中。當正在燒錄B組的關聯的頁的時候，突然發生電源失效，頁毀損會出現在A組的頁與B組的頁中。當正在燒錄C組的關聯的頁的時候，突然發生電源失效，頁毀損 會出現在A組的頁、B組的頁，以及C組的頁中。因此，A組與B組的頁的資料備份是必要的。
據此，本發明提供一種儲存裝置、電子裝置，以及燒錄記憶體的方法，可兼顧記憶體儲存系統的資料可靠性與效能。
本發明的儲存裝置包括記憶體與控制器。記憶體包括多個記憶單元。每個記憶單元儲存多個位元。記憶體的位元組成記憶體的多個頁。控制器耦接至記憶體。控制器接收主機指令，此主機指令用以燒錄資料到記憶體的第一頁。當此第一頁不包括上述記憶單元的最高有效位元的時候，控制器執行兩面燒錄(2Plane programming)以燒錄資料到第一頁並且將資料備份到記憶體的第二頁。第一頁與第二頁位於記憶體的不同平面(plane)。
本發明的電子裝置包括前述的儲存裝置與處理器。處理器耦接至儲存裝置。處理器提供主機命令給儲存裝置。
本發明的燒錄記憶體的方法包括以下步驟：接收主機指令，此主機指令用以燒錄資料到上述記憶體的第一頁；當此第一頁不包括上述記憶單元的最高有效位元的時候，執行兩面燒錄以燒錄資料到第一頁，並且將資料備份到記憶體的第二頁。第一頁與第二頁位於記憶體的不同平面。
100‧‧‧電子裝置
110‧‧‧處理器
120‧‧‧儲存裝置
130‧‧‧控制器
140‧‧‧記憶體
150‧‧‧暫存區
200‧‧‧兩面指令
201‧‧‧第一控制器子指令
202‧‧‧第二控制器子指令
205‧‧‧忙碌位元
207、208‧‧‧忙碌時間
221、222‧‧‧區塊
231、232‧‧‧頁
310~340‧‧‧方法步驟
圖1是根據本發明一實施例的一種電子裝置的示意圖。
圖2是根據本發明一實施例的兩面燒錄的示意圖。
圖3是根據本發明一實施例的一種燒錄記憶體的方法的流程圖。
圖1是根據本發明一實施例的一種電子裝置100的示意圖。電子裝置100可以是智慧型手機、個人數位助理(personal digit assistant,PDA)、平板電腦(tablet computer)、筆記型電腦、個人電腦(personal computer,PC)，或是任何其他能夠處理電子資料的裝置。電子裝置100包括處理器110與儲存裝置120。處理器110耦接至儲存裝置120。儲存裝置120包括控制器130與記憶體140。控制器130耦接至記憶體140。記憶體140可以是NAND快閃記憶體或任何其他具有與NAND快閃記憶體相同的燒錄/抹除特性的記憶體。
記憶體140包括多個記憶單元。每個記憶單元儲存多個位元。記憶體140的位元組成記憶體140的多個頁。記憶體140的頁組成記憶體140的多個區塊(block)。此外，記憶體140包括暫存區150。暫存區150可用動態隨機存取記憶體(dynamic random-access memory,DRAM)或靜態隨機存取記憶體(static random-access memory,SRAM)實作。
記憶體140能執行一面燒錄(1Plane programming)與兩面燒錄。一面燒錄意指燒錄一個頁以回應來自控制器130的一個指令，而兩面燒錄意指同時燒錄兩個頁以回應來自控制器130的一個指令。
圖2是根據本發明一實施例的兩面燒錄的示意圖。在本實施例中，處理器110提供主機指令給控制器130，這個主機指令用以燒錄資料到記憶體140。控制器130把主機指令轉譯成兩面指令200，其中兩面指令200包括兩個用於兩面燒錄的控制器子指令201與202。並且控制器130傳送控制器子指令201與202給記憶體140。第一控制器子指令201包括十六進制碼80h、位址A1、一批資料D1，以及十六進制碼11h。位址A1指定記憶體140的第一平面的區塊221的頁231。資料D1將被燒錄到頁231。第二控制器子指令202包括十六進制碼81h、位址A2、一批資料D2，以及十六進制碼10h。位址A2指定記憶體140的第二平面的區塊222的頁232。資料D2將被燒錄到頁232。雖然頁231與頁232屬於不同的區塊，頁231與頁232可在區塊221與222具有相同的索引編號(index number)。資料D1與資料D2可以是相同的或不同的資料。
記憶體140向控制器130回報一個忙碌位元(busy bit)205。當忙碌位元205處於邏輯高準位，這代表記憶體140正閒置著並且準備接收來自控制器130的指令。當忙碌位元205處於邏輯低準位，這代表記憶體140正忙著執行來自控制器130的指令。 當記憶體140接收來自控制器130的第一控制器子指令201的時候，記憶體140把第一控制器子指令201儲存到暫存區150且不執行第一控制器子指令201。忙碌時間(busy time)207是儲存第一控制器子指令201的忙碌時間。當記憶體140接收來自控制器130的第二控制器子指令202的時候，記憶體140執行第一控制器子指令201與第二控制器子指令202。忙碌時間208是執行控制器子指令201與202兩者的忙碌時間。
在本實施例中，記憶體140依據十六進制碼(10h,11h,80h,以及81h)來辨認控制器子指令201與202。一面燒錄的控制指令類似控制器子指令201與202，但一面燒錄的控制指令以十六進制碼80h開頭且以十六進制碼10h結束。雖然記憶體140在兩面燒錄運作中同時執行兩個控制器子指令，兩面燒錄的忙碌時間只比一面燒錄的忙碌時間稍長一些而已。
圖3是根據本發明一實施例的一種燒錄記憶體的方法的流程圖。此方法可被電子裝置100執行。在步驟310中，處理器110傳送用以將一批資料燒錄到記憶體140的某一頁的主機指令給儲存裝置120，且控制器130接收主機指令。在步驟320中，控制器130檢查主機指令所指定的頁是否包括記憶體140的記憶單元的MSB。
當主機指令所指定的頁沒有包括記憶體140的記憶單元的MSB的時候，在步驟330中，控制器130執行兩面燒錄以燒錄主機指令所提供的資料到主機指令所指定的頁，並且同時備份相 同的資料到記憶體140的另一頁。舉圖2的兩面燒錄為例，頁231是主機指令指定的第一平面的頁，且頁232是用於備份資料的第二平面的頁。第一平面與第二平面為記憶體140上的不同平面。資料D1與資料D2為主機指令所提供的相同一批資料。
當主機指令所指定的頁有包括記憶體140的記憶單元的MSB的時候，流程繼續前往步驟340。主機指令可指定多個頁並提供多批資料以儲存在這些頁。主機指令所指定的頁包括記憶體140的記憶單元的MSB。因此，在步驟340中，控制器130執行另一個兩面燒錄以燒錄一批資料到主機指令所指定的頁，並且同時燒錄另一批資料到主機指令所指定的另一頁，且不在記憶體140中備份此兩批資料。舉圖2的兩面燒錄為例，頁231是主機指令指定的第一頁，且頁232是主機指令指定的第二頁。資料D1與資料D2為主機指令所提供的不同批資料。頁231與232被視為在此兩面燒錄中具有雙倍容量的超級頁(super page)。
當記憶體140是MLC快閃記憶體的時候，步驟330是為A組中的頁執行，且步驟340是為B組中的頁執行。當記憶體140是TLC快閃記憶體的時候，步驟330是為A組與B組中的頁執行，且步驟340是為C組中的頁執行。當記憶體140是TLC快閃記憶體的時候，步驟340也會為B組中的頁執行以備份A組中的頁。
表1的頁關聯規則只是個範例。現今的NAND快閃記憶體中可存在其他頁關聯規則。一般來說，為了符合頁關聯規則，傳統的NAND快閃記憶體控制器在燒錄一個包括記憶體的最高有 效位元的頁之前，需要備份至少一個包括記憶體的較低有效位元的頁。因為傳統控制器使用一面燒錄，傳統控制器引發的總忙碌時間可以表示成(T1+T2)*N+T2，其中T1是讀取一頁所需的時間，T2是燒錄一頁所需的時間，N是上述的為了符合頁關聯規則的包括較低有效位元的頁的數目。N的值一般從2到6。
相比之下，本發明的實施例中的控制器130可用兩面燒錄同時燒錄與備份一個較低有效位元的頁。換句話說，較低有效位元的頁的資料備份所需的時間被隱藏在兩面燒錄的忙碌時間中。控制器130不需要用額外的時間來備份其他頁以燒錄一個MSB頁。因此，控制器130為燒錄一個MSB頁所引發的總忙碌時間可以簡單表示成T2，此時間遠短於傳統控制器所引發的總忙碌時間。
舉圖2的兩面燒錄作為例子，當頁231因為突然斷電之類的意外而毀損的時候，控制器130可使用頁232的資料取代頁231的資料。
在本發明一實施例中，處理器110維護一些旗標(flag)以持續追蹤儲存在記憶體140的一些重要資料的狀態。當控制器130完成圖2的兩面燒錄的時候，控制器130傳送一訊號給處理器110以指出資料D1已經被燒錄到頁231。處理器110設置一個旗標以因應控制器130傳送的訊號。當關聯到頁231的MSB頁的燒錄過程發生意外的時候，MSB頁與頁231兩者皆會毀損。在這種情況下，因為旗標指出資料D1已經儲存在頁231，但處理器110從頁 231讀取到毀損的資料而非正確的資料D1，所以頁231會導致嚴重的系統錯誤，像是開機死鎖。當頁231中的資料被請求，且對應的旗標被設置，以及頁231毀損的時候，處理器110可使用頁232中的備份資料取代頁231中的資料，以防止或解決系統錯誤。
綜上所述，本發明提供一種機制，可使資料處理電子裝置同時具有較佳的可靠性與效能。
任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾。根據前述觀點，本發明的保護範圍當視後附的申請專利範圍所界定者為準。
310、320、330、340‧‧‧方法步驟

Claims (11)

  1. 一種儲存裝置，包括：一記憶體，包括多個記憶單元，其中每一上述記憶單元儲存多個位元，且該記憶體的上述多個位元組成該記憶體的多個頁；以及一控制器，耦接至該記憶體並接收一主機指令，該主機指令用以燒錄一第一資料到該記憶體的一第一頁，其中當該第一頁不包括上述多個記憶單元的最高有效位元的時候，該控制器執行一第一兩面燒錄以燒錄該第一資料到該第一頁且備份該第一資料到該記憶體的一第二頁，其中該第一頁與該第二頁位於該記憶體的不同平面，其中當該主機指令更用以燒錄一第二資料到該第二頁，並且當該第一頁與該第二頁兩者皆包括上述多個記憶單元的最高有效位元的時候，該控制器執行一第二兩面燒錄以燒錄該第一資料到該第一頁並且燒錄該第二資料到該第二頁，而且不在該記憶體中備份該第一資料與該第二資料。
  2. 如申請專利範圍第1項所述的儲存裝置，其中該記憶體包括一暫存區，該第一兩面燒錄包括燒錄該第一資料到該第一頁的一第一控制器子指令與燒錄該第一資料到該第二頁的一第二控制器子指令；當該記憶體接收來自該控制器的該第一控制器子指令的時候，該記憶體儲存該第一控制器子指令到該暫存區且不執行該第一控制器子指令；當該記憶體接收來自該控制器的該第二控制器子指令的時候，該記憶體執行該第一控制器子指令與該第二 控制器子指令。
  3. 如申請專利範圍第1項所述的儲存裝置，其中上述多個頁組成該記憶體的多個區塊，該第一頁與該第二頁屬於不同平面的不同區塊，該第一頁與該第二頁在上述不同區塊中具有相同的索引編號。
  4. 如申請專利範圍第1項所述的儲存裝置，其中當該第一頁中的該第一資料被請求的時候，該控制器使用該第二頁中的該第一資料以因應該第一頁中的該第一資料的毀損。
  5. 一種電子裝置，包括：如申請專利範圍第1項所述的該儲存裝置，以及一處理器，耦接至該儲存裝置，並提供該主機指令給該儲存裝置。
  6. 如申請專利範圍第5項所述的電子裝置，其中當該控制器完成該第一兩面燒錄的時候，該控制器傳送一訊號給該處理器以指出該第一資料已經被燒錄至該記憶體；該處理器設置一旗標以因應該訊號；當該第一頁中的該第一資料被請求的時候，該處理器使用該第二頁中的該第一資料以因應該旗標的設定與該第一頁中的該第一資料的毀損。
  7. 一種燒錄一記憶體的方法，該記憶體包括多個記憶單元，每一上述記憶單元儲存多個位元，該記憶體的上述多個位元組成該記憶體的多個頁，該方法包括：接收一主機指令，其中該主機指令用以燒錄一第一資料至該 記憶體的一第一頁，以及當該第一頁不包括上述多個記憶單元的最高有效位元的時候，執行一第一兩面燒錄以燒錄該第一資料到該第一頁且備份該第一資料到該記憶體的一第二頁，其中該第一頁與該第二頁位於該記憶體的不同平面，其中當該主機指令更用以燒錄一第二資料到該第二頁，且當該第一頁與該第二頁皆包括上述多個記憶單元的最高有效位元的時候，該方法更包括：執行一第二兩面燒錄以燒錄該第一資料到該第一頁且燒錄該第二資料到該第二頁，而且不在該記憶體中備份該第一資料與該第二資料。
  8. 如申請專利範圍第7項所述的方法，其中該記憶體包括一暫存區，該第一兩面燒錄包括燒錄該第一資料到該第一頁的一第一控制器子指令，以及燒錄該第一資料到該第二頁的一第二控制器子指令，且該方法更包括：當該記憶體接收該第一控制器子指令的時候，儲存該第一控制器子指令到該暫存區且不執行該第一控制器子指令；以及當該記憶體接收該第二控制器子指令的時候，執行該第一控制器子指令與該第二控制器子指令。
  9. 如申請專利範圍第7項所述的方法，其中上述多個頁組成該記憶體的多個區塊，該第一頁與該第二頁屬於不同平面的不同區塊，該第一頁與該第二頁在上述不同區塊中有相同的索引編號。
  10. 如申請專利範圍第7項所述的方法，更包括： 當該第一頁中的該第一資料被請求的時候，使用該第二頁中的該第一資料以因應該第一頁中的該第一資料的毀損。
  11. 如申請專利範圍第7項所述的方法，更包括：當該第一兩面燒錄完成的時候，傳送一訊號以指出該第一資料已經被燒錄到該記憶體；設置一旗標以因應該訊號；以及當該旗標被設置且該第一頁中的該第一資料被請求的時候，使用該第二頁中的該第一資料以因應該第一頁中的該第一資料的毀損。
TW103140609A 2014-01-22 2014-11-24 儲存裝置、電子裝置，以及燒錄記憶體的方法 TWI533128B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201461929986P 2014-01-22 2014-01-22
US14/340,558 US9245633B2 (en) 2014-01-22 2014-07-24 Storage device, electronic device, and method for programming memory

Publications (2)

Publication Number Publication Date
TW201530310A TW201530310A (zh) 2015-08-01
TWI533128B true TWI533128B (zh) 2016-05-11

Family

ID=53545373

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103140609A TWI533128B (zh) 2014-01-22 2014-11-24 儲存裝置、電子裝置，以及燒錄記憶體的方法

Country Status (3)

Country Link
US (1) US9245633B2 (zh)
CN (1) CN104794075B (zh)
TW (1) TWI533128B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI645290B (zh) * 2016-10-11 2018-12-21 慧榮科技股份有限公司 資料儲存裝置及其資料寫入方法
US10534543B2 (en) * 2018-06-01 2020-01-14 Micron Technology, Inc. Using counters to efficiently track busy time of storage systems
CN112764683B (zh) * 2021-01-22 2023-01-10 苏州浪潮智能科技有限公司 存储块管理信息同步记录方法、系统、终端及存储介质

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002133878A (ja) * 2000-10-23 2002-05-10 Hitachi Ltd 不揮発性記憶回路および半導体集積回路
KR100843546B1 (ko) * 2006-11-21 2008-07-04 삼성전자주식회사 멀티 칩 패키지 플래시 메모리 장치 및 그것의 상태 신호독출 방법
JP2009205555A (ja) 2008-02-28 2009-09-10 Toshiba Corp メモリシステム
CN101872644A (zh) * 2009-04-24 2010-10-27 威刚科技（苏州）有限公司 电子存储装置及其存储方法
US9141308B2 (en) 2011-12-30 2015-09-22 Sandisk Technologies Inc. Controller and method for using a transaction flag for page protection
US8987831B2 (en) * 2012-01-12 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM cells and arrays
KR101979392B1 (ko) 2012-05-17 2019-05-16 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR102094334B1 (ko) * 2013-03-15 2020-03-27 삼성전자주식회사 비휘발성 멀티-레벨 셀 메모리 시스템 및 상기 시스템에서의 적응적 데이터 백업 방법

Also Published As

Publication number Publication date
US20150206589A1 (en) 2015-07-23
CN104794075A (zh) 2015-07-22
CN104794075B (zh) 2018-05-04
US9245633B2 (en) 2016-01-26
TW201530310A (zh) 2015-08-01

Similar Documents

Publication Publication Date Title
TWI684863B (zh) 用以在記憶裝置中進行存取管理的方法、相關記憶裝置及其控制器以及相關電子裝置
US9880742B2 (en) Valid data merging method, memory controller and memory storage apparatus
US8510502B2 (en) Data writing method, and memory controller and memory storage apparatus using the same
US9122498B2 (en) Firmware code loading method, memory controller and memory storage apparatus
US9176865B2 (en) Data writing method, memory controller, and memory storage device
US9519436B1 (en) Memory erasing method, memory controller, and memory storage apparatus
US20170052734A1 (en) Method and device for fail-safe erase of flash memory
US8694748B2 (en) Data merging method for non-volatile memory module, and memory controller and memory storage device using the same
US9208021B2 (en) Data writing method, memory storage device, and memory controller
US9619380B2 (en) Data writing method, memory control circuit unit and memory storage apparatus
US20140372668A1 (en) Data writing method, memory controller and memory storage apparatus
US9122583B2 (en) Memory controller and memory storage device and data writing method
US9383929B2 (en) Data storing method and memory controller and memory storage device using the same
US20140013030A1 (en) Memory storage device, memory controller thereof, and method for writing data thereof
US9037781B2 (en) Method for managing buffer memory, memory controllor, and memory storage device
US9378130B2 (en) Data writing method, and memory controller and memory storage apparatus using the same
US20130159604A1 (en) Memory storage device and memory controller and data writing method thereof
TWI533128B (zh) 儲存裝置、電子裝置，以及燒錄記憶體的方法
US8762685B2 (en) Data writing method, memory controller and memory storage apparatus
US8738847B2 (en) Data writing method, and memory controller and memory storage apparatus using the same
US9009389B2 (en) Memory management table processing method, memory controller, and memory storage apparatus
US9830077B2 (en) Data writing method, memory control circuit unit and memory storage apparatus
US10169224B2 (en) Data protecting method for preventing received data from losing, memory storage apparatus and memory control circuit unit