TWI524673B - 位準移位電路及其方法 - Google Patents

Description

位準移位電路及其方法

本發明係關於積體電路領域。更特定言之，本發明係關於位準移位電路系統。

在積體電路中使用位準移位器將來自操作於一個電壓域之一部分電路之訊號轉換成為操作於不同電壓域之另一部分電路之訊號。隨附圖式中之第1A圖及第1B圖圖示位準移位器之實例，該位準移位器將來自低電壓域之輸入訊號轉換至高電壓域之輸出訊號。輸入訊號在低電壓位準0與高電壓位準VddL之間切換且輸出訊號在低電壓位準0與高電壓位準VddH之間切換。雖然在此實例中低電壓位準對輸入訊號及輸出訊號兩者保持相同，但應瞭解，亦可藉由位準移位器轉換低電壓位準。

第1A圖圖示位準移位器響應於輸入訊號之上升邊緣之操作。當輸入訊號上升至輸入高電壓位準VddL時，NMOS電晶體N5接通。此將PMOS電晶體P4之閘拉低，接通電晶體P4。隨後將NMOS電晶體N2之閘拉高，開啟電晶體N2。NMOS電晶體N2將節點A拉至低電壓位準。因此，將PMOS電晶體P3接通且該PMOS電晶體P3將輸出訊號拉至輸出高電壓位準VddH。

反之，第1B圖圖示位準移位器響應於輸入訊號之下降邊緣之操作。當輸入訊號降至輸入低電壓位準時，開 啟PMOS電晶體P5，將NMOS電晶體N1之閘拉高。NMOS電晶體N1開啟，將PMOS電晶體P2之閘拉低及接通電晶體P2。因此，將電晶體N3之閘拉高。此開啟NMOS電晶體N3且將輸出訊號拉至輸出低電壓位準。

如第1A圖所示，響應於上升邊緣由電晶體N2將節點A直接拉至低電壓供應位準，因此使得電晶體P3將輸出訊號拉高。相比之下，如第1B圖中所示響應於輸入訊號之下降邊緣，當開啟電晶體N1時，該電晶體N1不直接將節點A拉至高電壓供應位準VddH。電晶體N1首先需要開啟電晶體P2以將節點A拉至高電壓供應位準VddH。然而，亦將電晶體P1之閘耦接至節點A，且因此電晶體P1保持與電晶體N1爭用一段時間直至將節點A拉足夠高以斷開電晶體P1。

因此，在輸入訊號之上升邊緣與下拉至低電壓位準之節點A之間的延遲比在輸入訊號之下降邊緣與上拉至高電壓位準之節點A之間的延遲更短。因此，位準移位器對輸入訊號之下降邊緣過渡作出響應比對上升邊緣過渡作出響應更緩慢。緩慢下降邊緣響應限制位準移位器可操作之最高頻率。

已提供其他各種位準移位器以增加最高操作頻率，但卻以增加DC電流洩漏為代價，增加DC電流洩漏增加位準移位器之功率消耗。本技術試圖提供能夠在較高頻率操作而不增加DC電流洩漏之位準移位電路。

自一個態樣來看，本發明提供一種用於響應於輸入訊號而產生輸出訊號之位準移位電路系統，該輸入訊號具有輸入高電壓位準及輸入低電壓位準中之一者，該輸出訊號具有輸出高電壓位準及輸出低電壓位準中之一者，該位準移位電路系統包含：第一位準移位器，設置該第一位準移位器以產生第一中間訊號，該第一中間訊號具有響應於該輸入訊號之下降邊緣過渡之初級過渡及響應於該輸入訊號之上升邊緣過渡之二級過渡，該下降邊緣過渡包含自該輸入高電壓位準至該輸入低電壓位準之過渡且該上升邊緣過渡包含自該輸入低電壓位準至該輸入高電壓位準之過渡；以及第二位準移位器，設置該第二位準移位器以產生第二中間訊號，該第二中間訊號具有響應於該輸入訊號之該上升邊緣過渡之初級過渡及響應於該輸入訊號之該下降邊緣過渡之二級過渡；其中：設置該第一位準移位器以響應於該下降邊緣過渡而產生該第一中間訊號之該初級過渡比該第二位準移位器響應於該下降邊緣過渡而產生該第二中間訊號之該二級過渡更快；設置該第二位準移位器以響應於該上升邊緣過渡而產生該第二中間訊號之該初級過渡比該第一位準移位器響應於該上升邊緣過渡而產生該第一中間訊號之該二級過 渡更快；以及該位準移位電路系統包含輸出切換電路系統，設置該輸出切換電路系統以響應於該第一中間訊號之該初級過渡及該第二中間訊號之該初級過渡而在該輸出高電壓位準與該輸出低電壓位準之間切換該輸出訊號。

本技術提供包含兩個位準移位器之位準移位電路系統，一者用於響應於上升邊緣過渡而觸發輸出及另一者用於響應於下降邊緣過渡而觸發輸出。每一位準移位器藉由產生具有初級過渡及二級過渡之中間訊號對輸入訊號作出響應。在第一位準移位器中，響應於下降邊緣過渡而產生初級過渡且響應於上升邊緣過渡而產生二級過渡，且在第二位準移位器中，響應於上升邊緣過渡而產生初級過渡且響應於下降邊緣過渡而產生二級過渡。當對下降邊緣過渡作出響應時，第一位準移位器比第二位準移位器更快，且當對上升邊緣過渡作出響應時，第二位準移位器比第一位準移位器更快。

響應於第一中間訊號及第二中間訊號之初級過渡而在輸出高電壓位準與輸出低電壓位準之間切換輸出訊號。第一中間訊號及第二中間訊號之二級過渡對輸出訊號不具有顯著影響。可設計每一位準移位器以相對快速地產生初級過渡而不需要考慮二級過渡之響應速度。因此位準移位電路系統可對輸入訊號之兩個邊緣相對快速作出響應，允許位準移位電路系統在較高頻率操作。

在一個實施例中，輸入訊號之上升邊緣過渡可觸發中 間訊號之上升邊緣過渡，且下降邊緣過渡可觸發中間訊號之下降邊緣過渡。或者，輸入訊號之上升邊緣可觸發中間訊號之下降邊緣，反之亦然。類似地，在中間訊號與輸出訊號之間的關係可為上升邊緣至上升邊緣及下降邊緣至下降邊緣，或上升邊緣至下降邊緣及下降邊緣至上升邊緣。雖然本文描述特定實例，但應瞭解，可將額外反相器插入訊號路徑以變更在輸入訊號之過渡與後續訊號之過渡之間的關係。

雖然可以使用位準移位電路系統以在高電壓域與低電壓域之間轉換，但通常位準移位電路系統將用於將自低電壓域中之輸入訊號轉換至高電壓域中之輸出訊號。在此情況中，在輸出高電壓位準與輸出低電壓位準之間的差異可比在輸入高電壓位準與輸入低電壓位準之間的差異更大。

第一位準移位器及第二位準移位器可包含任何位準移位器，其中第一位準移位器對下降邊緣過渡作出響應比第二位準移位器更快且第二位準移位器對上升邊緣過渡作出響應比第一位準移位器更快。

在一個實施例中，第一位準移位器可包含第一反饋迴路，該第一反饋迴路依靠輸入訊號維持在第一狀態及第二狀態中之一者下之訊號值，且第二位準移位器可包含第二反饋迴路，該第二反饋迴路依靠輸入訊號維持在第一狀態及第二狀態中之一者下之訊號值。在反饋迴路中，可自反饋迴路之中間輸出點中獲得第一中間訊號或 第二中間訊號。因此，依靠輸入訊號之當前值將各個反饋迴路置放在第一狀態或第二狀態下，且第一中間訊號及第二中間訊號具有對應於反饋迴路之當前狀態之值。此佈置提供緊湊電路佈局。

第一反饋迴路及第二反饋迴路每一者可包含下降邊緣輸入點及上升邊緣輸入點，在該下降邊緣輸入點處可將初始化訊號值響應於輸入訊號之下降邊緣過渡而輸入，在該上升邊緣輸入點處可將初始化訊號值響應於輸入訊號之上升邊緣過渡而輸入。將初始化輸入於下降邊緣輸入點處還是輸入於上升邊緣輸入點處控制將反饋迴路置放在第一級還是第二級，此舉又控制對應中間訊號之值。因此，當輸入訊號在輸入高電壓位準與輸入低電壓位準之間過渡時，在下降邊緣輸入點及上升邊緣輸入點處將依次輸入初始化訊號，反饋迴路將在第一狀態與第二狀態之間過渡，當在反饋迴路中之訊號值變更時，中間訊號將經歷初級過渡及二級過渡，且輸出訊號將因此在輸出高電壓位準與輸出低電壓位準之間切換。

各種機制可用於將初始化值輸入至反饋迴路之下降邊緣輸入點及上升邊緣輸入點。在一個實施例中，第一反饋迴路及第二反饋迴路每一者包含第一閘控裝置及第二閘控裝置，該第一閘控裝置響應於輸入訊號之下降邊緣過渡而將下降邊緣輸入點有選擇地耦接至電壓供應，該第二閘控裝置響應於輸入訊號之上升邊緣過渡而將上升邊緣輸入點有選擇地耦接至電壓供應。舉例而言，第一 閘控裝置及第二閘控裝置可包含電晶體，藉由輸入訊號或藉由輸入訊號之反相控制該電晶體之閘。

存在更改第一位準移位器及第二位準移位器之設置之許多方式以響應於輸入訊號之下降邊緣及上升邊緣而提供不同響應延遲。舉例而言，可在第一位準移位器及第二位準移位器中提供不同大小之電晶體，及/或可調整沿位準移位器之各種訊號路徑之訊號傳播延遲以給上升邊緣過渡或下降邊緣過渡提供所要響應速度。

在一個簡單及有效實施例中，輸出切換電路系統可包含上拉電晶體及下拉電晶體，該上拉電晶體響應於第一中間訊號及第二中間訊號中之一者之初級過渡而將輸出訊號拉至輸出高電壓位準，該下拉電晶體響應於第一中間訊號及第二中間訊號中之另一者之初級過渡而將輸出訊號拉至輸出低電壓位準。此佈置提供低面積負擔。儘管為簡潔起見本申請案將通常參考單個上拉電晶體或單個下拉電晶體，但應瞭解亦可使用多個上拉電晶體或多個下拉電晶體。由於可將位準移位電路設計為在該等位準移位電路中將任一中間訊號提供給上拉電晶體及下拉電晶體中之任一者，故不必要將一個特定中間訊號供應至上拉電晶體且將另一中間訊號供應至下拉電晶體。

在一個尤其有利實施例中，位準移位電路系統可包含額外上拉電晶體及額外下拉電晶體，該額外上拉電晶體有選擇地輔助上拉電晶體將輸出訊號拉至輸出高電壓位準，該額外下拉電晶體有選擇地輔助下拉電晶體將輸出 訊號拉至輸出低電壓位準。當響應於一個中間訊號之初級過渡而接通上拉電晶體及下拉電晶體中之一者時，響應於另一中間訊號之二級過渡而斷開另一電晶體。由於二級過渡比初級過渡更緩慢，故緩慢斷開另一電晶體且因此存在另一電晶體與處於接通之電晶體爭用的時間段，減慢了輸出訊號之過渡。為加速輸出訊號之過渡，額外上拉電晶體及額外下拉電晶體可用來加速處於接通之電晶體之拉起，以便將輸出訊號更快速地拉至該輸出訊號之新值。此舉進一步增加位準移位電路系統之最高操作頻率。

可提供額外上拉控制電路系統以控制額外上拉電晶體之操作，且可提供額外下拉控制電路系統以控制額外下拉電晶體之操作。在第一中間訊號之初級過渡及第二中間訊號之二級過渡之前，額外上拉控制電路系統可將額外上拉電晶體之閘耦接至第一中間訊號及第二中間訊號中之一者，且額外下拉控制電路系統可將額外下拉電晶體之閘自第一中間訊號及第二中間訊號中之另一者中解耦。此意味當一個中間訊號之初級過渡及另一中間訊號之二級過渡發生時，則上拉電晶體及額外上拉電晶體兩者皆將變得有效且將與下拉電晶體爭用。額外下拉電晶體將為無效。因此上拉電晶體之組合驅動強度比下拉電晶體之驅動強度更強，且因此將輸出訊號快速拉至輸出高電壓位準。類似地，響應於另一過渡，額外上拉控制電路系統及額外下拉控制電路系統可設置額外上拉電晶 體及額外下拉電晶體以便下拉電晶體及額外下拉電晶體與上拉電晶體爭用，以快速地將輸出訊號下拉至輸出低電壓位準。因此，達成更快輸出訊號過渡。

可提供延遲電路以延遲輸出訊號，且額外上拉控制電路系統及額外下拉控制電路系統基於延遲輸出訊號可控制是否將對應額外上拉電晶體訊號之閘或額外下拉電晶體訊號之閘耦接至關聯中間訊號。藉由相對於輸出訊號之過渡延遲重新設置額外上拉電晶體及額外下拉電晶體，在重新設置額外電晶體之前提供足以允許輸出訊號之鎖存的時間窗口。在輸出訊號之每一過渡後，可將額外上拉電晶體及額外下拉電晶體中之一者在過渡之後啟動一段時間，且隨後該電晶體變得無效。可調諧延遲電路之延遲以符合位準移位電路系統之頻率。

在一個實例中，額外上拉控制電路系統包含第一通道閘，該第一通道閘響應於延遲輸出訊號而將額外上拉電晶體之閘有選擇地耦接至第一中間訊號及第二中間訊號中之一者。類似地，額外下拉控制電路系統可包含對應第二通道閘。通道閘有選擇地允許將第一中間訊號及第二中間訊號提供至對應額外上拉電晶體或額外下拉電晶體之閘。

額外上拉控制電路系統亦可包含第一截止電晶體，該第一截止電晶體響應於延遲輸出訊號而斷開額外上拉電晶體。類似地，額外下拉控制電路系統可包含第二截止電晶體。在輸出訊號已過渡且已發生足夠延遲以允許鎖 存輸出訊號之後，截止電晶體停用對應額外上拉電晶體或額外下拉電晶體，以便對應額外電晶體在跟隨電晶體上將為無效以允許相對電晶體進行支配。

額外上拉電晶體可具有比上拉電晶體更大的驅動強度且額外下拉電晶體可具有比下拉電晶體更大的驅動強度。額外上拉電晶體及額外下拉電晶體之驅動強度越大，藉由額外電晶體在將輸出訊號位準拉至輸出高電壓位準或輸出低電壓位準中提供之加速越大，且因此位準移位電路系統可操作之頻率越大。

自另一態樣方面來看，本發明提供一種用於響應於輸入訊號而產生輸出訊號之位準移位電路系統，該輸入訊號具有輸入高電壓位準及輸入低電壓位準中之一者，該輸出訊號具有輸出高電壓位準及輸出低電壓位準中之一者，該位準移位電路系統包含：第一位準移位構件，該第一位準移位構件用於產生第一中間訊號，該第一中間訊號具有響應於該輸入訊號之下降邊緣過渡之初級過渡及響應於該輸入訊號之上升邊緣過渡之二級過渡，該下降邊緣過渡包含自該輸入高電壓位準至該輸入低電壓位準之過渡且該上升邊緣過渡包含自該輸入低電壓位準至該輸入高電壓位準之過渡；以及第二位準移位構件，該第二位準移位構件用於產生第二中間訊號，該第二中間訊號具有響應於該輸入訊號之該上升邊緣過渡之初級過渡及響應於該輸入訊號之該下 降邊緣過渡之二級過渡；其中：設置該第一位準移位構件以響應於該下降邊緣過渡而產生該第一中間訊號之該初級過渡比該第二位準移位構件響應於該下降邊緣過渡而產生該第二中間訊號之該二級過渡更快；設置該第二位準移位構件以響應於該上升邊緣過渡而產生該第二中間訊號之該初級過渡比該第一位準移位構件響應於該上升邊緣過渡而產生該第一中間訊號之該二級過渡更快；以及該位準移位電路系統包含輸出切換構件，該輸出切換構件用於響應於該第一中間訊號之該初級過渡及該第二中間訊號之該初級過渡而在該輸出高電壓位準與該輸出低電壓位準之間切換該輸出訊號。

自又一態樣方面來看，本發明提供一種響應於輸入訊號而產生輸出訊號之方法，該輸入訊號具有輸入高電壓位準及輸入低電壓位準中之一者，該輸出訊號具有輸出高電壓位準及輸出低電壓位準中之一者，該方法包含以下步驟：響應於該輸入訊號自該輸入高電壓位準至該輸入低電壓位準之下降邊緣過渡，使用第一位準移位器產生第一中間訊號之初級過渡及使用第二位準移位器產生第二中間訊號之二級過渡，該第一位準移位器響應於該下降邊緣過渡而產生該第一中間訊號之該初級過渡比該第二位準移位器響應於該下降邊緣過渡而產生該第二中間訊號 之該二級過渡更快；響應於該輸入訊號自該輸入低電壓位準至該輸入高電壓位準之上升邊緣過渡，使用該第二位準移位器產生該第二中間訊號之初級過渡及使用該第一位準移位器產生該第一中間訊號之二級過渡，該第二位準移位器響應於該上升邊緣過渡而產生該第二中間訊號之該初級過渡比該第一位準移位器響應於該上升邊緣過渡而產生該第一中間訊號之該二級過渡更快；以及響應於該第一中間訊號之該初級過渡及該第二中間訊號之該初級過渡而在該輸出高電壓位準與該輸出低電壓位準之間切換該輸出訊號。

本發明之上文及其他目標、特徵結構及優點自說明性實施例之下文詳細描述中將為顯而易見，應與隨附圖式結合來閱讀說明性實施例之下文詳細描述。

第2圖圖示包含第一位準移位器4及第二位準移位器6之位準移位電路系統2。響應於輸入訊號IN，第一位準移位器4產生第一中間訊號10且第二位準移位器6產生第二中間訊號12。藉由包含上拉電晶體16及下拉電晶體18之輸出切換電路系統14接收第一中間訊號10及第二中間訊號12。在第2圖之實例中，上拉電晶體16接收第一中間訊號10且下拉電晶體18接收第二中間訊號12，但應瞭解，提供第一中間訊號10至下拉電晶體 18及提供第二中間訊號12至上拉電晶體16為同等可能的。

如第2圖之(A)部分所示，響應於輸入訊號IN之下降邊緣過渡，第一位準移位器4產生第一中間訊號10之初級過渡且第二位準移位器6產生第二中間訊號12之二級過渡。第一中間訊號10之初級過渡比第二中間訊號12之二級過渡發生更快速。另一方面，第2圖之(B)部分圖示響應於輸入訊號IN之上升邊緣，第一位準移位器4產生第一中間訊號10之二級過渡且第二位準移位器6產生第二中間訊號12之初級過渡。第二中間訊號12之初級過渡比第一中間訊號10之二級過渡更快。

因此，第一位準移位器4更快響應於輸入訊號IN之下降邊緣且第二位準移位器6更快響應於輸入訊號之上升邊緣。響應於對應中間訊號10、12之初級過渡而控制上拉電晶體16及下拉電晶體18。因此，響應於輸入訊號IN之上升邊緣及下降邊緣兩者而產生輸出訊號20之快速過渡。因此，可將位準移位電路系統2使用在比已知位準移位器更高之頻率上。

第3A圖及第3B圖更詳細地圖示位準移位電路系統2之實施例。第3A圖圖示位準移位電路系統2響應於輸入訊號IN之下降邊緣之操作且第3B圖圖示位準移位電路系統2響應於輸入訊號之上升邊緣之操作。

在第3A圖及第3B圖之實施例中，第一位準移位器4及第二位準移位器6每一者包含反饋迴路(亦稱為記憶 點或保持迴路)，該反饋迴路包含反相器30、32、34、36之環路。雖然為簡潔起見第3A圖及第3B圖圖示在每一反饋迴路中之兩個反相器，但有可能按所需將更多反相器提供給反饋迴路。每一反饋迴路包含下降邊緣輸入點40、42、上升邊緣輸入點50、52及中間訊號輸出點60、62。在第二位準移位器6中，反饋迴路之相同點用作下降邊緣輸入點42及中間訊號輸出點62兩者，但此為不必要且亦可提供單獨輸入點及輸出點。

每一反饋迴路之下降邊緣輸入點40、42用來響應於輸入訊號IN之下降邊緣而將初始化值輸入至反饋迴路內。將每一反饋迴路之下降邊緣輸入點40、42經由第一閘控電晶體70、72耦接至功率線VSS。將訊號INB施加至n型閘控電晶體70、72之閘，該訊號INB為輸入訊號IN之反相。如第3A圖中所示，在輸入訊號IN之下降邊緣上，開啟閘控電晶體70、72，因此將低電壓位準自VSS功率供應線供應至下降邊緣輸入點40、42，該輸入訊號IN之下降邊緣為反相輸入訊號INB之上升邊緣。此使得將第一位準移位器4及第二位準移位器6之反饋迴路處於第一狀態下。在第一位準移位器4之反饋迴路中，節點40、60處於低電壓位準處且節點50處於高電壓位準處。在第二位準移位器6之反饋迴路中，節點52處於高電壓位準處，而節點42、62處於低電壓位準處。此使得第一中間訊號10及第二中間訊號12切換至低電壓位準，開啟上拉電晶體16及關閉下拉電晶體 18。因此，將輸出訊號20藉由上拉電晶體16拉至高電壓位準DVDD。

另一方面，第3B圖圖示位準移位電路對輸入訊號IN之上升邊緣之響應。將上升邊緣輸入點50、52經由第二閘控電晶體80、82耦接至VSS線。第二閘控電晶體80、82讓該第二閘控電晶體之閘耦接至輸入訊號IN。因此，在輸入訊號IN之上升邊緣上，開啟n型閘控電晶體80、82，因此將低電壓位準自VSS線供應至每一反饋迴路之上升邊緣輸入點50、52。此將每一位準移位器4、6之反饋迴路設置成第二狀態。在第一位準移位器4中，節點40、60處於高電壓位準處且節點50處於低電壓位準處，而在第二位準移位器中，節點52處於低電壓位準處且節點42、62處於高電壓位準處。此使得第一中間訊號10及第二中間訊號12過渡至高電壓位準，關閉上拉電晶體16及開啟下拉電晶體18。因此，將輸出訊號20藉由下拉電晶體18下拉至低電壓位準。

設計第一位準移位器4及第二位準移位器6之電晶體大小及訊號路徑以便第一位準移位器4對輸入訊號IN之下降邊緣作出響應比第二位準移位器6更快速，且第二位準移位器6對輸入訊號IN之上升邊緣作出響應比第一位準移位器4更快速。因此，藉由第二位準移位器6響應於輸入訊號之上升邊緣快速開啟下拉電晶體18且藉由第一位準移位器4響應於輸入訊號之下降邊緣快速開啟上拉電晶體16。因此，輸出訊號20響應於輸入訊 號之兩個邊緣而快速過渡。

儘管第3A圖及第3B圖圖示n型電晶體及p型電晶體之特定佈置，但應瞭解，使用相反類型之電晶體可設計替代佈置。此外，可想出位準移位器之其他設計，其中位準移位器分別對輸入訊號之上升邊緣及下降邊緣更快速地作出響應。

同樣，儘管第3A圖及第3B圖圖示對應於輸入訊號IN之上升邊緣之上升邊緣過渡及對應於輸入訊號IN之下降邊緣之下降邊緣過渡產生之中間訊號10、12，但亦有可能掉轉中間訊號10、12，以便下降邊緣對應於輸入訊號之上升邊緣且上升邊緣對應於輸入訊號之下降邊緣。類似地，亦可反轉在中間訊號之邊緣與輸出訊號之邊緣之間的關係。

第3A圖及第3B圖之實施例增加位準移位器可操作之操作頻率，因為可設計每一位準移位器4、6以在產生初級過渡時快速響應，且不需要折中設計以在產生二級過渡時亦提供快速響應。藉由響應於各個初級過渡而切換輸出，可將輸出訊號響應於輸入訊號之上升邊緣及下降邊緣兩者而快速切換，因此避免如上相對於第1A圖及第1B圖所述之對一個邊緣之緩慢響應導致的頻率限制。

使用第4A圖至第4D圖之實施例可進一步增加位準移位電路系統之操作頻率。在第3A圖及第3B圖之實施例中，當將上拉電晶體16及下拉電晶體18中之一者快速接通時，將電晶體16、18中另一電晶體緩慢斷開，且因 此該另一電晶體在某種程度上保持開啟。此降低上拉電晶體16及下拉電晶體18中之開啟一者可將輸出訊號拉至該輸出訊號之新值的速度。在第4A圖至第4D圖之實施例中，藉由加速處於開啟之電晶體之拉起克服處於關閉之電晶體之爭用拉起，以便增加切換輸出訊號之速度。

第4A圖至第4D圖圖示位準移位電路系統100，該位準移位電路系統100包含如第2A圖、第2B圖、第3A圖及第3B圖中所示之第一位準移位器4及第二位準移位器6。如在較早實施例中，響應於藉由第一位準移位器4及第二位準移位器6產生之中間訊號10、12切換上拉電晶體16及下拉電晶體18。

提供額外上拉電晶體106與上拉電晶體16並聯，且提供額外下拉電晶體108與下拉電晶體18並聯。額外上拉電晶體106及額外下拉電晶體108具有比上拉電晶體16及下拉電晶體18更大的驅動強度，且有選擇地輔助上拉電晶體16將輸出訊號20拉至高輸出值且有選擇地輔助下拉電晶體18將輸出訊號20拉至低輸出值。

將額外上拉電晶體106經由額外上拉控制電路系統110耦接至第一中間訊號10。額外上拉控制電路系統110控制是否將額外上拉電晶體106之閘耦接至第一中間訊號10。額外上拉控制電路系統包含第一通道閘PG1及第一斷開電晶體Poff，該第一通道閘PG1控制是否將額外上拉電晶體106之閘耦接至第一中間訊號10，該第一斷開電晶體Poff用於斷開額外上拉電晶體106。

類似地，將額外下拉電晶體108經由額外下拉控制電路系統112耦接至第二中間訊號12，該額外下拉控制電路系統112包含第二通道閘PG2及第二斷開電晶體Noff，該第二通道閘PG2用於控制是否將額外下拉電晶體108之閘耦接至第二中間訊號12，該第二斷開電晶體用於斷開額外下拉電晶體108。

位準移位電路系統100亦包含用於延遲輸出訊號20之延遲電路120。延遲輸出訊號控制額外上拉控制電路系統110及額外下拉電路系統112之操作。在此實例中，雖然亦可使用其他數目之反相器或其他各種延遲元件，但延遲電路120包含三個反相器122。雖然第4A圖至第4D圖圖示自位準移位電路系統100輸出的延遲輸出訊號作為輸出訊號OUT由後續電路系統使用，但亦有可能在上拉電晶體16與下拉電晶體18之間的節點20處分接輸出訊號以輸出至後續電路。

第4A圖至第4D圖圖示位準移位電路系統100在第一中間訊號10及第二中間訊號12之位準變更時之連續狀態。在第4A圖中，第一中間訊號10及第二中間訊號12處於低位準處，且因此輸出訊號20藉由上拉電晶體16固持為高位準。藉由延遲電路120產生之延遲輸出訊號固持第二通道閘PG2打開，將額外下拉電晶體108之閘耦接至第二中間訊號12。關閉第一通道閘PG1且因此額外上拉電晶體106不耦接至第一中間訊號10。

如第4B圖中所示，當第一中間訊號10及第二中間訊 號12過渡至高位準(例如，響應於如第2B圖中所示之輸入訊號之上升邊緣)時，則在開啟下拉電晶體18及額外下拉電晶體108時關閉上拉電晶體16。由於通道閘PG1為斷開，故額外上拉電晶體106保持斷開。因此，下拉電晶體18及額外下拉電晶體108與上拉電晶體16爭用。由於下拉電晶體18及額外下拉電晶體108之組合驅動強度比上拉電晶體60之驅動強度更大，故將輸出訊號20快速拉至輸出低電壓位準。

在小延遲之後，該小延遲之持續時間取決於經由延遲電路系統120之訊號傳播延遲，輸出訊號20經由延遲電路120傳播且使得額外上拉控制電路系統110及額外下拉控制電路系統112如第4C圖中所示切換。第二通道閘PG2斷開，將額外下拉電晶體108自第二中間訊號12中解耦。第二斷開電晶體Noff開啟，因此斷開額外下拉電晶體108。第一通道閘PG1打開，將額外上拉電晶體106之閘耦接至第一中間訊號10。第一斷開電晶體Poff斷開使得該第一斷開電晶體Poff不再強制額外上拉電晶體106保持斷開。現在，額外上拉電晶體106保持斷開，因為經由通道閘PG1供應至額外上拉電晶體106之閘的第一中間訊號10保持高位準。

然而，當第一中間訊號10及第二中間訊號12如第4D圖中所示過渡回至低狀態時，則通道閘PG1將過渡傳播至額外上拉電晶體106之閘且因此與上拉電晶體16一起開啟額外上拉電晶體106。額外下拉電晶體108保持斷 開。因此，在第4D圖中所示之狀態下，上拉電晶體16及額外上拉電晶體106一起與下拉電晶體18爭用。因此，更大的上拉驅動強度將輸出訊號20快速拉至輸出高電壓位準。

一旦輸出訊號20已通過延遲電路系統120傳播以切換額外上拉控制電路系統110及額外下拉控制電路系統112，則電路100返回至第4A圖中所示之狀態。

因此，藉由提供額外上拉電晶體106及額外下拉電晶體108及關聯之控制電路系統110、112，可將上拉驅動強度及下拉驅動強度加強一段短時間以克服相對電晶體之爭用拉起。此使得輸出訊號20能夠更快速過渡，使得位準移位電路系統100能夠在高頻率上操作。

此外，由於耦接在DVDD與接地電壓導軌之間的任何系列之電晶體中，至少一個電晶體將在任何時間斷開，故電路系統100無DC電流洩漏。

再次，雖然第4A圖至第4D圖圖示提供至上拉電晶體16、106之第一中間訊號10及提供至下拉電晶體18、108之第二中間訊號12，但亦可將第一中間訊號10及第二中間訊號12交換且提供至上拉電晶體及下拉電晶體中之相對一者。

第5圖為圖示在第1圖、第3圖及第4圖中圖示之類型之位準移位器之模擬結果的圖。在100 MHz之頻率上執行模擬以允許與已知技術比較。模擬假設最壞情況條件為具有在-40℃溫度下之28 nm體積技術、具有0.72 V 之輸入低電壓位準及1.65 V之輸出高電壓位準。線IN圖示輸入訊號。線200圖示藉由第1A圖及第1B圖中圖示之已知類型之位準移位器響應於輸入訊號而產生之輸出訊號。線205圖示藉由如第3A圖及第3B圖中圖示之位準移位電路系統2產生之輸出訊號。線210圖示根據第4A圖至第4D圖之實施例藉由位準移位器電路系統產生之輸出訊號。

如第5圖中所示，對於第3A圖及第3B圖及第4A圖至第4D圖之實施例，在輸入訊號之上升邊緣及下降邊緣兩者上之響應延遲比第1A圖及第1B圖中圖示之位準移位器之響應延遲更短。第1A圖及第1B圖之位準移位器由更緩慢之過渡而受到約束，亦即，如第5圖中所示對於下降邊緣過渡延遲為931.82微微秒。因此，第1A圖及第1B圖之位準移位器局限於可容納此延遲之頻率。此外，由於對於上升邊緣過渡無法最佳化設計，因為亦有必要考慮相同位準移位器對下降邊緣過渡之響應，故在上升邊緣上之響應亦相對緩慢。相比之下，對於圖示在第3圖及第4圖中之位準移位器，延遲要短得多，因為藉由不同位準移位器產生輸出訊號之每一過渡，可特別設計該不同位準移位器以處理彼過渡而不考慮另一過渡之響應速度。

第6圖圖示另一模擬結果，該另一模擬結果圖示由第4A圖至第4D圖之位準移位器響應於輸入訊號IN而產生之輸出訊號OUT。在與第5圖中相同之條件下執行模 擬，不同之處在於將頻率增加至1.2 GHz。如第6圖中所示，第4A圖至第4D圖之位準移位器對輸入訊號之上升邊緣及下降邊緣兩者之響應足夠快，以允許位準移位器操作在1.2 GHz，比第1A圖及第1B圖之位準移位器更快。

第7圖圖示用於將輸入訊號轉換成為輸出訊號之位準移位方法，該輸入訊號具有輸入低電壓位準及輸入高電壓位準中之一者，該輸出訊號具有輸出高電壓位準及輸出低電壓位準中之一者。在步驟300處，發生輸入訊號之下降邊緣。響應於下降邊緣，第一位準移位器產生第一中間訊號之初級過渡且第二位準移位器產生第二中間訊號之二級過渡(步驟302)。第一位準移位器4產生初級過渡具有比第二位準移位器6產生二級過渡更小的延遲。在步驟304處，輸出切換電路系統14響應於第一中間訊號之初級過渡而在輸出高電壓位準與輸出低電壓位準之間切換輸出訊號。

在步驟306處，隨後發生輸入訊號之上升邊緣。響應於上升邊緣，第二位準移位器6產生第二中間訊號12之初級過渡且第一位準移位器4產生第一中間訊號10之二級過渡(步驟308)。響應於輸入訊號之上升邊緣產生第二中間訊號之初級過渡具有比第一中間訊號之二級過渡更小的延遲。在步驟310處，輸出切換電路系統14響應於第二中間訊號12之初級過渡而在輸出高電壓位準與輸出低電壓位準之間切換輸出訊號。隨後方法返回 至步驟300，其中再次發生輸入訊號之下降邊緣。

雖然本文參閱隨附圖式已詳細描述本發明之說明性實施例，但應理解，本發明不局限於彼等精確實施例，且熟習此項技術者可在彼等精確實施例中實現各種變更及修改而不脫離如附加申請專利範圍所界定之本發明之範疇及精神。

0‧‧‧低電壓位準

2‧‧‧位準移位電路系統

4‧‧‧第一位準移位器

6‧‧‧第二位準移位器

10‧‧‧第一中間訊號

12‧‧‧第二中間訊號

14‧‧‧輸出切換電路系統

16‧‧‧上拉電晶體

18‧‧‧下拉電晶體

20‧‧‧輸出訊號

30‧‧‧反相器

32‧‧‧反相器

34‧‧‧反相器

36‧‧‧反相器

40‧‧‧下降邊緣輸入點

42‧‧‧下降邊緣輸入點

50‧‧‧上升邊緣輸入點

52‧‧‧上升邊緣輸入點

60‧‧‧中間訊號輸出點

62‧‧‧中間訊號輸出點

70‧‧‧第一閘控電晶體/n型閘控電晶體

72‧‧‧第一閘控電晶體/n型閘控電晶體

80‧‧‧第二閘控電晶體/n型閘控電晶體

82‧‧‧第二閘控電晶體/n型閘控電晶體

106‧‧‧額外上拉電晶體

108‧‧‧額外下拉電晶體

110‧‧‧額外上拉控制電路系統

112‧‧‧額外下拉控制電路系統

120‧‧‧延遲電路

122‧‧‧反相器

200‧‧‧線

205‧‧‧線

210‧‧‧線

300‧‧‧步驟

302‧‧‧步驟

304‧‧‧步驟

306‧‧‧步驟

308‧‧‧步驟

310‧‧‧步驟

A‧‧‧節點

DVDD‧‧‧高電壓位準

IN‧‧‧輸入訊號

INB‧‧‧反相輸入訊號

N1‧‧‧NMOS電晶體

N2‧‧‧NMOS電晶體

N3‧‧‧NMOS電晶體

N4‧‧‧NMOS電晶體

N5‧‧‧NMOS電晶體

Noff‧‧‧第二斷開電晶體

OUT‧‧‧輸出訊號

P1‧‧‧PMOS電晶體

P2‧‧‧PMOS電晶體

P3‧‧‧PMOS電晶體

P4‧‧‧PMOS電晶體

P5‧‧‧PMOS電晶體

PG1‧‧‧第一通道閘

PG2‧‧‧第二通道閘

Poff‧‧‧第一斷開電晶體

VddH‧‧‧輸出高電壓位準

VddL‧‧‧輸入高電壓位準

VSS‧‧‧功率線

第1A圖圖示已知位準移位器響應於輸入訊號之上升邊緣之操作；第1B圖圖示已知位準移位器響應於輸入訊號之下降邊緣之操作；第2A圖及第2B圖示意地圖示包含第一位準移位器及第二位準移位器之位準移位電路系統；第3A圖及第3B圖圖示位準移位電路系統之示例性設置；第4A圖、第4B圖、第4C圖及第4D圖圖示位準移位電路系統之各個狀態，該位準移位電路系統具有額外上拉電晶體及額外下拉電晶體用於輔助上拉電晶體將輸出訊號拉至該輸出訊號之高值及輔助下拉電晶體將輸出訊號拉至該輸出訊號之低值；第5圖圖示分別圖示於第1A圖及第1B圖、第3A圖及第3B圖及第4A圖至第4D圖中之位準移位電路系統之模擬結果； 第6圖圖示圖示於第4A圖至第4B圖中之位準移位電路系統之操作之模擬結果；以及第7圖圖示位準移位方法。

2‧‧‧位準移位電路系統

4‧‧‧第一位準移位器

6‧‧‧第二位準移位器

10‧‧‧第一中間訊號

12‧‧‧第二中間訊號

14‧‧‧輸出切換電路系統

16‧‧‧上拉電晶體

18‧‧‧下拉電晶體

20‧‧‧輸出訊號

IN‧‧‧輸入訊號

INB‧‧‧反相輸入訊號

DVDD‧‧‧高電壓位準

Claims (13)

1. 一種用於響應於一輸入訊號而產生一輸出訊號之位準移位電路系統，該輸入訊號具有一輸入高電壓位準及一輸入低電壓位準中之一者，該輸出訊號具有一輸出高電壓位準及一輸出低電壓位準中之一者，該位準移位電路系統包含：一第一位準移位器，設置該第一位準移位器以產生一第一中間訊號，該第一中間訊號具有響應於該輸入訊號之一下降邊緣過渡之一初級過渡及響應於該輸入訊號之一上升邊緣過渡之一二級過渡，該下降邊緣過渡包含自該輸入高電壓位準至該輸入低電壓位準之一過渡且該上升邊緣過渡包含自該輸入低電壓位準至該輸入高電壓位準之一過渡；以及一第二位準移位器，設置該第二位準移位器以產生一第二中間訊號，該第二中間訊號具有響應於該輸入訊號之該上升邊緣過渡之一初級過渡及響應於該輸入訊號之該下降邊緣過渡之一二級過渡；其中：設置該第一位準移位器以響應於該下降邊緣過渡產生該第一中間訊號之該初級過渡比該第二位準移位器響應於該下降邊緣過渡產生該第二中間訊號之該二級過渡更快；設置該第二位準移位器以響應於該上升邊緣過渡產生該第二中間訊號之該初級過渡比該第一位準移位器響應於該上升邊緣過渡產生該第一中間訊號之該二級過渡更快； 以及該位準移位電路系統包含輸出切換電路系統，設置該輸出切換電路系統以響應於該第一中間訊號之該初級過渡及該第二中間訊號之該初級過渡而在該輸出高電壓位準與該輸出低電壓位準之間切換該輸出訊號，其中該第一位準移位器包含一第一反饋迴路，設置該第一反饋迴路以依靠該輸入訊號維持在一第一狀態及一第二狀態中之一者內之訊號值，在該第一反饋迴路之一第一中間輸出點處自該訊號值獲得該第一中間訊號；以及該第二位準移位器包含一第二反饋迴路，設置該第二反饋迴路以依靠該輸入訊號維持在該第一狀態及該第二狀態中之一者內之訊號值，在該第二反饋迴路之一第二中間輸出點處自該訊號值獲得該第二中間訊號。
2. 如請求項1所述之位準移位電路系統，其中在該輸出高電壓位準與該輸出低電壓位準之間的一差異比在該輸入高電壓位準與該輸入低電壓位準之間的一差異更大。
3. 如請求項1所述之位準移位電路系統，其中該第一反饋迴路及該第二反饋迴路每一者包含一下降邊緣輸入點及一上升邊緣輸入點，該下降邊緣輸入點用於響應於該輸入訊號之該下降邊緣過渡而輸入一初始化訊號值，該上升邊緣輸入點用於響應於該輸入訊號之該上升邊緣過渡而輸入一初始化訊號值， 依靠在該下降邊緣輸入點還是該上升邊緣輸入點處輸入該初始化值而設置該第一反饋迴路及該第二反饋迴路在該第一狀態及該第二狀態中之該一者內。
4. 如請求項3所述之位準移位電路系統，其中該第一反饋迴路及該第二反饋迴路每一者包含一第一閘控裝置及一第二閘控裝置，該第一閘控裝置用於響應於該輸入訊號之該下降邊緣過渡而將該下降邊緣輸入點有選擇地耦接至一電壓供應，該第二閘控裝置用於響應於該輸入訊號之該上升邊緣過渡而將該上升邊緣輸入點有選擇地耦接至該電壓供應。
5. 如請求項1所述之位準移位電路系統，其中該輸出切換電路系統包含：一上拉電晶體，設置該上拉電晶體以響應於該第一中間訊號及該第二中間訊號中之一者之該初級過渡而將該輸出訊號拉至該輸出高電壓位準；以及一下拉電晶體，設置該下拉電晶體響應於該第一中間訊號及該第二中間訊號中之另一者之該初級過渡而將該輸出訊號拉至該輸出低電壓位準。
6. 如請求項5所述之位準移位電路系統，包含一額外上拉電晶體，設置該額外上拉電晶體以有選擇地輔助該上拉電晶體將該輸出訊號拉至該輸出高電壓位準；以及 一額外下拉電晶體，設置該額外下拉電晶體以有選擇地輔助該下拉電晶體將該輸出訊號拉至該輸出低電壓位準。
7. 如請求項6所述之位準移位電路系統，包含額外上拉控制電路系統，設置該額外上拉控制電路系統以在該第一中間訊號及該第二中間訊號中之該一者之該初級過渡之前將該額外上拉電晶體之一閘耦接至該第一中間訊號及該第二中間訊號中之該一者，且在該第一中間訊號及該第二中間訊號中之該一者之該二級過渡之前將該額外上拉電晶體之該閘自該第一中間訊號及該第二中間訊號中之該一者解耦；以及設置額外下拉控制電路系統以在該第一中間訊號及該第二中間訊號之該另一者之該初級過渡之前將該額外下拉電晶體之一閘耦接至該第一中間訊號及該第二中間訊號中之該另一者，且在該第一中間訊號及該第二中間訊號之該另一者之該二級過渡之前將該額外下拉電晶體之該閘自該第一中間訊號及該第二中間訊號中之該另一者解耦。
8. 如請求項6所述之位準移位電路系統，其中該額外上拉電晶體具有比該上拉電晶體更大的一驅動強度且該額外下拉電晶體具有比該下拉電晶體更大的一驅動強度。
9. 一種用於響應於一輸入訊號而產生一輸出訊號之位準移 位電路系統，該輸入訊號具有一輸入高電壓位準及一輸入低電壓位準中之一者，該輸出訊號具有一輸出高電壓位準及一輸出低電壓位準中之一者，該位準移位電路系統包含：一第一位準移位器，設置該第一位準移位器以產生一第一中間訊號，該第一中間訊號具有響應於該輸入訊號之一下降邊緣過渡之一初級過渡及響應於該輸入訊號之一上升邊緣過渡之一二級過渡，該下降邊緣過渡包含自該輸入高電壓位準至該輸入低電壓位準之一過渡且該上升邊緣過渡包含自該輸入低電壓位準至該輸入高電壓位準之一過渡；一第二位準移位器，設置該第二位準移位器以產生一第二中間訊號，該第二中間訊號具有響應於該輸入訊號之該上升邊緣過渡之一初級過渡及響應於該輸入訊號之該下降邊緣過渡之一二級過渡，其中設置該第一位準移位器以響應於該下降邊緣過渡產生該第一中間訊號之該初級過渡比該第二位準移位器響應於該下降邊緣過渡產生該第二中間訊號之該二級過渡更快，及設置該第二位準移位器以響應於該上升邊緣過渡產生該第二中間訊號之該初級過渡比該第一位準移位器響應於該上升邊緣過渡產生該第一中間訊號之該二級過渡更快；以及該位準移位電路系統包含輸出切換電路系統，設置該輸出切換電路系統以響應於該第一中間訊號之該初級過渡及該第二中間訊號之該初級過渡而在該輸出高電壓位準與 該輸出低電壓位準之間切換該輸出訊號，其中該輸出切換電路系統包括：一上拉電晶體，設置該上拉電晶體以響應於該第一中間訊號及該第二中間訊號中之一者之該初級過渡而將該輸出訊號拉至該輸出高電壓位準；一下拉電晶體，設置該下拉電晶體以響應於該第一中間訊號及該第二中間訊號中之另一者之該初級過渡而將該輸出訊號拉至該輸出低電壓位準；一額外上拉電晶體，設置該額外上拉電晶體以有選擇地輔助該上拉電晶體將該輸出訊號拉至該輸出高電壓位準；以及一額外下拉電晶體，設置該額外下拉電晶體以有選擇地輔助該下拉電晶體將該輸出訊號拉至該輸出低電壓位準；額外上拉控制電路系統，設置該額外上拉控制電路系統以在該第一中間訊號及該第二中間訊號中之該一者之該初級過渡之前將該額外上拉電晶體之一閘耦接至該第一中間訊號及該第二中間訊號中之該一者，且在該第一中間訊號及該第二中間訊號中之該一者之該二級過渡之前將該額外上拉電晶體之該閘自該第一中間訊號及該第二中間訊號中之該一者解耦；設置額外下拉控制電路系統以在該第一中間訊號及該第二中間訊號之該另一者之該初級過渡之前將該額外下拉電晶體之一閘耦接至該第一中間訊號及該第二中間訊號中 之該另一者，且在該第一中間訊號及該第二中間訊號之該另一者之該二級過渡之前將該額外下拉電晶體之該閘自該第一中間訊號及該第二中間訊號中之該另一者解耦；及一延遲電路，設置該延遲電路以延遲該輸出訊號，其中該額外上拉控制電路系統控制是否將該額外上拉電晶體之該閘依靠該延遲輸出訊號而耦接至該第一中間訊號及該第二中間訊號中之該一者，以及該額外下拉控制電路系統控制是否將該額外下拉電晶體之該閘依靠該延遲輸出訊號而耦接至該第一中間訊號及該第二中間訊號中之該另一者。
10. 如請求項9所述之位準移位電路系統，其中該額外上拉控制電路系統包含一第一通道閘，設置該第一通道閘以響應於該延遲輸出訊號而將該額外上拉電晶體之該閘有選擇地耦接至該第一中間訊號及該第二中間訊號中之該一者；以及該額外下拉控制電路系統包含一第二通道閘，設置該第二通道閘以響應於該延遲輸出訊號而將該額外下拉電晶體之該閘有選擇地耦接至該第一中間訊號及該第二中間訊號中之該另一者。
11. 如請求項9所述之位準移位電路系統，其中該額外上拉控制電路系統包含一第一截止電晶體，設置該第一截止 電晶體以響應於該延遲輸出訊號而斷開該額外上拉電晶體；以及該額外下拉控制電路系統包含一第二截止電晶體，設置該第二截止電晶體以響應於該延遲輸出訊號而斷開該額外下拉電晶體。
12. 一種用於響應於一輸入訊號而產生一輸出訊號之位準移位電路系統，該輸入訊號具有一輸入高電壓位準及一輸入低電壓位準中之一者，該輸出訊號具有一輸出高電壓位準及一輸出低電壓位準中之一者，該位準移位電路系統包含：第一位準移位構件，該第一位準移位構件用於產生一第一中間訊號，該第一中間訊號具有響應於該輸入訊號之一下降邊緣過渡之一初級過渡及響應於該輸入訊號之一上升邊緣過渡之一二級過渡，該下降邊緣過渡包含自該輸入高電壓位準至該輸入低電壓位準之一過渡且該上升邊緣過渡包含自該輸入低電壓位準至該輸入高電壓位準之一過渡；以及第二位準移位構件，該第二位準移位構件用於產生一第二中間訊號，該第二中間訊號具有響應於該輸入訊號之該上升邊緣過渡之一初級過渡及響應於該輸入訊號之該下降邊緣過渡之一二級過渡；其中：設置該第一位準移位構件以響應於該下降邊緣過渡而產生該第一中間訊號之該初級過渡比該第二位準移位構件響 應於該下降邊緣過渡而產生該第二中間訊號之該二級過渡更快；設置該第二位準移位構件以響應於該上升邊緣過渡而產生該第二中間訊號之該初級過渡比該第一位準移位構件響應於該上升邊緣過渡而產生該第一中間訊號之該二級過渡更快；以及該位準移位電路系統包含輸出切換構件，該輸出切換構件用於響應於該第一中間訊號之該初級過渡及該第二中間訊號之該初級過渡而在該輸出高電壓位準與該輸出低電壓位準之間切換該輸出訊號，其中該第一位準移位構件包含一第一反饋迴路構件，設置該第一反饋迴路構件以依靠該輸入訊號維持在一第一狀態及一第二狀態中之一者內之訊號值，在該第一反饋迴路構件之一第一中間輸出點處自該訊號值獲得該第一中間訊號；以及該第二位準移位構件包含一第二反饋迴路構件，設置該第二反饋迴路構件以依靠該輸入訊號維持在該第一狀態及該第二狀態中之一者內之訊號值，在該第二反饋迴路構件之一第二中間輸出點處自該訊號值獲得該第二中間訊號。
13. 一種響應於一輸入訊號而產生一輸出訊號之方法，該輸入訊號具有一輸入高電壓位準及一輸入低電壓位準中之一者，該輸出訊號具有一輸出高電壓位準及一輸出低電壓位準中之一者，該方法包含以下步驟：響應於該輸入訊號自該輸入高電壓位準至該輸入低電壓位 準之一下降邊緣過渡，使用一第一位準移位器產生一第一中間訊號之一初級過渡及使用一第二位準移位器產生一第二中間訊號之一二級過渡，該第一位準移位器響應於該下降邊緣過渡而產生該第一中間訊號之該初級過渡比該第二位準移位器響應於該下降邊緣過渡而產生該第二中間訊號之該二級過渡更快；響應於該輸入訊號自該輸入低電壓位準至該輸入高電壓位準之一上升邊緣過渡，使用該第二位準移位器產生該第二中間訊號之一初級過渡及使用該第一位準移位器產生該第一中間訊號之一二級過渡，該第二位準移位器響應於該上升邊緣過渡而產生該第二中間訊號之該初級過渡比該第一位準移位器響應於該上升邊緣過渡而產生該第一中間訊號之該二級過渡更快；以及響應於該第一中間訊號之該初級過渡及該第二中間訊號之該初級過渡而在該輸出高電壓位準與該輸出低電壓位準之間切換該輸出訊號，其中該第一位準移位器依靠該輸入訊號維持在一第一狀態及一第二狀態中之一者內之一第一反饋迴路內之訊號值，在該第一反饋迴路之一第一中間輸出點處自該訊號值獲得該第一中間訊號；以及該第二位準移位器依靠該輸入訊號維持在該第一狀態及該第二狀態中之一者內之一第二反饋迴路內之訊號值，在該第二反饋迴路之一第二中間輸出點處自該訊號值獲得該第二中間訊號。