TWI521538B - 非揮發性記憶體儲存裝置、記憶體控制器與資料儲存方法 - Google Patents
非揮發性記憶體儲存裝置、記憶體控制器與資料儲存方法 Download PDFInfo
- Publication number
- TWI521538B TWI521538B TW103114529A TW103114529A TWI521538B TW I521538 B TWI521538 B TW I521538B TW 103114529 A TW103114529 A TW 103114529A TW 103114529 A TW103114529 A TW 103114529A TW I521538 B TWI521538 B TW I521538B
- Authority
- TW
- Taiwan
- Prior art keywords
- memory
- data
- coupled
- physical block
- physical
- Prior art date
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Description
本發明是有關於一種非揮發性記憶體儲存裝置、記憶體控制器與資料儲存方法,且特別是有關於一種能夠在非揮發性記憶體儲存裝置斷電時將緩衝記憶體中之資料寫入至非揮發性記憶體模組的非揮發性記憶體儲存裝置、記憶體控制器與資料儲存方法。
數位相機、手機與MP3在這幾年來的成長十分迅速,使得消費者對儲存媒體的需求也急速增加。由於非揮發性記憶體具有資料非揮發性、省電、體積小與無機械結構等的特性,適合可攜式應用,最適合使用於這類可攜式由電池供電的產品上。隨身碟就是一種以NAND快閃記憶體(Flash Memory)作為儲存媒體的儲存裝置。例如,透過通用序列匯流排(Universal Serial Bus,USB),使用者輕易地將隨身碟插拔於主機,以進行數位資料的傳遞。
由於寫入資料至快閃記憶體的速度遠低於與主機連接之USB的傳輸速度,因此,一般來說,緩衝記憶體會被配置在非揮發性記憶體儲存裝置中,以暫存來自於主機的資料。特別是,當主機下達寫入指令與欲寫入的資料給非揮發性記憶體儲存裝置時,記憶體控制電路(亦稱為記憶體控制器)會在將資料暫存於緩衝記憶體後即將指示已完成寫入指令的訊息回覆給主機,以使主機能夠繼續執行下一個運作,由此提升運作效率。
然而,由於隨身碟是透過USB操作於主機所提供的電源,因此,倘若在緩衝記憶體中仍存有資料的情況下使用者將隨身碟從主機中拔除時,暫存於緩衝記憶體中的資料將會遺失。基此,如何在非揮發性記憶體儲存裝置斷電時將暫存於緩衝記憶體中的資料寫入至快閃記憶體中,是此領域技術人員所致力的課題。
本發明提供一種記憶體儲存系統、記憶體控制器與資料儲存方法,其能夠在斷電時將暫存於緩衝記憶體中的資料寫入至非揮發性記憶體模組中。
本發明範例實施例提出一種非揮發性記憶體儲存裝置,其包括連接器、儲能電路、電源轉換與供應電路、非揮發性記憶體模組、記憶體控制器與緩衝記憶體。連接器用以耦接至主機系統。儲能電路用以接收輸入電壓並且提供輸出電壓。電源轉換與供應電路耦接儲能電路並且用以將輸出電壓轉換成第一電壓與第
二電壓。非揮發性記憶體模組耦接電源轉換與供應電路並且操作於第一電壓。記憶體控制器耦接連接器、儲能電路與電源轉換與供應電路並且操作於第二電壓。緩衝記憶體用以暫存資料。記憶體控制器用以在接收到訊號時將暫存在緩衝記憶體中的資料寫入至非揮發性記憶體模組,其中此訊號為用以指示上述輸入電壓在一段預設時間內持續小於預設電壓的偵測訊號或為用以指示連接器的非作動狀態的偵測訊號或為從主機系統中所接收的暫停模式訊號、暖重置訊號或熱重置訊號。
在本發明之一實施例中,上述之儲能電路包括二極體、第一電阻、第二電阻、開關與電容組。二極體具有陽極與陰極,陽極用以接收上述輸入電壓,陰極用以提供上述輸出電壓。第一電阻的第一端耦接至二極體的陰極並且第二電阻的第一端耦接至二極體的陰極。開關的第一端耦接至第二電阻的第二端並且開關的控制端耦接至記憶體控制器。電容組的第一端耦接至第一電阻的第二端與開關的第二端並且電容組的第二端耦接至接地端。
在本發明之一實施例中,上述之記憶體控制器更用以在被致能後第一次接收到來自於主機系統的小型電腦標準界面(Small Computer Standard Interface,SCSI)指令時,開啟(turn on)上述開關。
在本發明之一實施例中,上述之記憶體控制器更用以在被致能後第一次接收到來自於主機系統的寫入指令時,開啟上述開關。
在本發明之一實施例中,上述之記憶體控制器更用以在被致能且等待一延遲時間之後,開啟上述開關。
在本發明之一實施例中,上述之非揮發性記憶體模組包括多個實體區塊並且此些實體區塊至少被分組為一資料區與一備用區,其中上述之記憶體控制器在接收到訊號時從備用區中提取一實體區塊並且將暫存於緩衝記憶體中的資料寫入至此實體區塊中。
在本發明之一實施例中,上述之記憶體控制器在接收到該訊號時僅使用從備用區中所提取的實體區塊的實體頁面之中屬於下頁面的實體頁面來寫入暫存於緩衝記憶體中的資料。
在本發明之一實施例中,上述之記憶體控制器更用以在接收到訊號時在實體區塊的冗餘位元區中記錄對應所寫入之資料的映射資訊。
在本發明之一實施例中,上述之記憶體控制器更用以在接收到訊號時從備用區中提取另一實體區塊並且在所提取的另一實體區塊中記錄對應所寫入之資料的映射資訊。
在本發明之一實施例中,上述之非揮發性記憶體儲存裝置更包括存取指示燈,其中上述之記憶體控制器更用以在接收到訊號時關閉此存取指示燈。
本發明範例實施例提出一種記憶體控制器,其包括主機介面、記憶體介面、記憶體管理電路與緩衝記憶體。主機介面用以耦接至主機系統。記憶體介面用以耦接至非揮發性記憶體模
組。記憶體管理電路耦接主機介面與記憶體介面。緩衝記憶體耦接記憶體管理電路並且用以暫存來自於主機系統的資料。記憶體管理電路用以在接收到訊號時將暫存在緩衝記憶體中的資料寫入至非揮發性記憶體模組。此外,其中記憶體管理電路更用以開啟包括在儲能電路中的開關。
在本發明之一實施例中,上述之記憶體管理電路更用以在被致能後第一次接收到來自於主機系統的寫入指令時,開啟上述開關。
在本發明之一實施例中,上述之記憶體管理電路更用以在被致能且等待一延遲時間之後,開啟上述開關。
在本發明之一實施例中,上述之非揮發性記憶體模組包括多個實體區塊並且此些實體區塊至少被分組為一資料區與一備用區,其中上述之記憶體管理電路在接收到訊號時從備用區中提取一實體區塊並且將暫存於緩衝記憶體中的資料寫入至此實體區塊中。
在本發明之一實施例中,上述之記憶體管理電路在接收到該訊號時僅使用從備用區中所提取的實體區塊的實體頁面之中屬於下頁面的實體頁面來寫入暫存於緩衝記憶體中的資料。
在本發明之一實施例中,上述之記憶體管理電路更用以在接收到訊號時在實體區塊的冗餘位元區中記錄對應所寫入之資料的映射資訊。
在本發明之一實施例中,上述之記憶體管理電路更用以
在接收到訊號時從備用區中提取另一實體區塊並且在所提取的另一實體區塊中記錄對應所寫入之資料的映射資訊。
在本發明之一實施例中,上述之記憶體管理電路更包括存取指示燈,其中上述之記憶體控制器更用以在接收到訊號時關閉此存取指示燈。
本發明範例實施例提出一種資料儲存方法,用於一非揮發性記憶體模組中。此資料儲存方法包括判斷來自於主機系統的輸入電壓是否在預設時間內持續小於預設電壓;以及當來自於主機系統的輸入電壓在預設時間內持續小於預設電壓時,將暫存在緩衝記憶體中的資料寫入至非揮發性記憶體模組。
在本發明之一實施例中,上述之將暫存在緩衝記憶體中的資料寫入至非揮發性記憶體模組的步驟包括:從備用區中提取實體區塊;以及將暫存於緩衝記憶體中的資料寫入至實體區塊中。
在本發明之一實施例中,上述之實體區塊分別地包括多個下頁面與多個上頁面並且寫入資料至此些下頁面的速度快於寫入資料至此些上頁面的速度。
在本發明之一實施例中,其中每一實體區塊包括多個實體頁面並且此些實體頁面分別地屬於下頁面與上頁面並且寫入資料至屬於下頁面之實體頁面的速度快於寫入資料至屬於上頁面之實體頁面的速度。並且,上述之將暫存於緩衝記憶體中的資料寫入至實體區塊中的步驟包括:僅使用從備用區中所提取的實體區塊的實體頁面之中屬於的下頁面的實體頁面來寫入暫存於緩衝記
憶體中的資料。
在本發明之一實施例中,上述之將暫存在緩衝記憶體中的資料寫入至非揮發性記憶體模組的步驟更包括:在實體區塊的冗餘位元區中記錄對應所寫入之資料的映射資訊。
在本發明之一實施例中,上述之將暫存在緩衝記憶體中的資料寫入至非揮發性記憶體模組的步驟更包括:從備用區中提取另一實體區塊並且在所提取的另一實體區塊中記錄對應所寫入資料的映射資訊。
在本發明之一實施例中,上述之將暫存在緩衝記憶體中的資料寫入至非揮發性記憶體模組的步驟更包括:關閉存取指示燈。
本發明範例實施例提出一種資料儲存方法,用於一非揮發性記憶體模組中。此資料儲存方法包括:判斷是否偵測到連接器的非作動狀態;以及當偵測到連接器的非作動狀態時,將暫存在緩衝記憶體中的資料寫入至非揮發性記憶體模組。
本發明範例實施例提出一種資料儲存方法,用於一非揮發性記憶體模組中。此資料儲存方法包括:判斷是否從主機系統中接收到暫停模式訊號、暖重置訊號或熱重置訊號;以及當從主機系統中接收到暫停模式訊號、暖重置訊號或熱重置訊號時,將暫存在緩衝記憶體中的資料寫入至非揮發性記憶體模組。
基於上述,本發明範例實施例的記憶體儲存系統、記憶體控制器與資料儲存方法能夠在非揮發性記憶體儲存裝置斷電時
將暫存於緩衝記憶體中的資料寫入至快閃記憶體中。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
1000‧‧‧主機系統
1100‧‧‧電腦
1102‧‧‧微處理器
1104‧‧‧隨機存取記憶體
1106‧‧‧輸入/輸出裝置
1108‧‧‧系統匯流排
1110‧‧‧資料傳輸介面
1202‧‧‧滑鼠
1204‧‧‧鍵盤
1206‧‧‧顯示器
1208‧‧‧印表機
1212‧‧‧隨身碟
1214‧‧‧記憶卡
1216‧‧‧固態硬碟
1310‧‧‧數位相機
1312‧‧‧SD卡
1314‧‧‧MMC卡
1316‧‧‧記憶棒
1318‧‧‧CF卡
1320‧‧‧嵌入式儲存裝置
100‧‧‧非揮發性記憶體儲存裝置
102‧‧‧連接器
104‧‧‧記憶體控制器
106‧‧‧非揮發性記憶體模組
108‧‧‧儲能電路
110‧‧‧電源轉換與供應電路
202‧‧‧記憶體管理電路
204‧‧‧主機介面
206‧‧‧記憶體介面
208‧‧‧緩衝記憶體
210‧‧‧錯誤檢查與校正電路
304(0)~304(R)‧‧‧實體區塊
402‧‧‧資料區
404‧‧‧備用區
406‧‧‧系統區
408‧‧‧取代區
510(0)~510(H)‧‧‧邏輯區塊
Vin‧‧‧輸入電壓
Vout‧‧‧輸出電壓
D‧‧‧二極體
R1‧‧‧第一電阻
R2‧‧‧第二電阻
S‧‧‧開關
C‧‧‧電容組
GND‧‧‧接地端
圖1A是根據本發明範例實施例繪示的主機系統與非揮發性記憶體儲存裝置。
圖1B是根據本發明範例實施例所繪示的電腦、輸入/輸出裝置與非揮發性記憶體儲存裝置的示意圖。
圖1C是根據本發明另一範例實施例所繪示的主機系統與非揮發性記憶體儲存裝置的示意圖。
圖2是繪示圖1A所示的非揮發性記憶體儲存裝置的概要方塊圖。
圖3是根據本發明範例實施例所繪示的記憶體控制器的概要方塊圖。
圖4與圖5是根據本發明範例實施例所繪示之管理記憶體模組的範例示意圖。
圖6~圖8是根據本發明範例實施例所繪示的寫入資料至非揮發性記憶體模組的範例。
圖9是根據本發明範例實施例所繪示的儲能電路的示意圖。
圖10是根據本發明範例實施例所繪示的資料儲存方法的流
程圖。
圖11是根據本發明另一範例實施例所繪示的資料儲存方法的流程圖。
圖12是根據本發明另一範例實施例所繪示的資料儲存方法的流程圖。
一般而言,非揮發性記憶體儲存裝置(亦稱,非揮發性記憶體儲存系統)包括非揮發性記憶體模組與記憶體控制器(亦稱,記憶體控制電路)。通常非揮發性記憶體儲存裝置是與主機系統一起使用,以使主機系統可將資料寫入至非揮發性記憶體儲存裝置或從非揮發性記憶體儲存裝置中讀取資料。
圖1A是根據本發明範例實施例所繪示之主機系統與非揮發性記憶體儲存裝置。
請參照圖1A,主機系統1000一般包括電腦1100與輸入/輸出(input/output,I/O)裝置1106。電腦1100包括微處理器1102、隨機存取記憶體(random access memory,RAM)1104、系統匯流排1108與資料傳輸介面1110。輸入/輸出裝置1106包括如圖1B的滑鼠1202、鍵盤1204、顯示器1206與印表機1208。必須瞭解的是,圖1B所示的裝置非限制輸入/輸出裝置1106,輸入/輸出裝置1106可更包括其他裝置。
在本發明實施例中,非揮發性記憶體儲存裝置100是透
過資料傳輸介面1110與主機系統1000的其他元件耦接。藉由微處理器1102、隨機存取記憶體1104與輸入/輸出裝置1106的運作可將資料寫入至非揮發性記憶體儲存裝置100或從非揮發性記憶體儲存裝置100中讀取資料。例如,非揮發性記憶體儲存裝置100可以是如圖1B所示的隨身碟1212、記憶卡1214或固態硬碟(Solid State Drive,SSD)1216等的非揮發性記憶體儲存裝置。
一般而言,主機系統1000可實質地為可儲存資料的任意系統。雖然在本範例實施例中,主機系統1000是以電腦系統來作說明,然而,在本發明另一範例實施例中主機系統1000可以是數位相機、攝影機、通信裝置、音訊播放器或視訊播放器等系統。例如,在主機系統為數位相機(攝影機)1310時,非揮發性記憶體儲存裝置100則為其所使用的SD卡1312、MMC卡1314、記憶棒(memory stick)1316、CF卡1318或嵌入式儲存裝置1320(如圖1C所示)。嵌入式儲存裝置1320包括嵌入式多媒體卡(Embedded MMC,eMMC)。值得一提的是,嵌入式多媒體卡是直接耦接於主機系統的基板上。
圖2是繪示圖1A所示的非揮發性記憶體儲存裝置的概要方塊圖。
請參照圖2,非揮發性記憶體儲存裝置100包括連接器102、記憶體控制器104、非揮發性記憶體模組106、儲能電路108以及電源轉換與供應電路110。
連接器102耦接至記憶體控制器104,並且用以耦接至主
機系統1000。也就是說,非揮發性記憶體儲存裝置100是透過連接器102與主機系統1000上的對應連接埠相連。
在本範例實施例中,連接器102為通用序列匯流排(Universal Serial Bus,USB)連接器。然而,必須瞭解的是,本發明不限於此,在本發明另一範例實施例中,連接器102亦可以是電氣和電子工程師協會(Institute of Electrical and Electronic Engineers,IEEE)1394連接器、高速周邊零件連接介面(Peripheral Component Interconnect Express,PCI Express)連接器、序列先進附件(Serial Advanced Technology Attachment,SATA)連接器、安全數位(Secure Digital,SD)介面連接器、記憶棒(Memory Stick,MS)介面連接器、多媒體儲存卡(Multi Media Card,MMC)介面連接器、小型快閃(Compact Flash,CF)介面連接器、整合式驅動電子介面(Integrated Device Electronics,IDE)連接器或其他適合的連接器。
記憶體控制器104用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令,並且根據主機系統1000的指令在非揮發性記憶體模組106中進行資料的寫入、讀取與抹除等運作。特別是,記憶體控制器104會執行本範例實施例的資料儲存方法與記憶體管理方法來對非揮發性記憶體模組106中進行資料的寫入、讀取、抹除以及區塊管理等運作。根據本發明範例實施例的資料儲存方法與記憶體管理方法將於以下配合圖式作詳細說明。
非揮發性記憶體模組106是耦接至記憶體控制器104,並
且用以儲存主機系統1000所寫入之資料。非揮發性記憶體模組106包括多個實體區塊。各實體區塊分別具有複數個頁面,其中屬於於同一個實體區塊之實體頁面可被獨立地寫入且被同時地抹除。更詳細來說,實體區塊為抹除之最小單位。亦即,每一實體區塊含有最小數目之一併被抹除之記憶胞。實體頁面為程式化的最小單元。即,實體頁面為寫入資料的最小單元。每一實體頁面通常包括資料位元區與冗餘位元區。資料位元區用以儲存使用者的資料,而冗餘位元區用以儲存系統的資料(例如,錯誤檢查與校正碼)。資料位元區與冗餘位元區的配置為此領域技術人員所知的一般知識,在此不詳細描述。在本範例實施中,非揮發性記憶體模組106為多層記憶胞(Multi Level Cell,MLC)NAND快閃記憶體模組。然而,本發明不限於此,非揮發性記憶體模組106亦可是單層記憶胞(Single Level Cell,SLC)NAND快閃記憶體模組、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
儲能電路108耦接至記憶體控制器104。在本範例實施例中,非揮發性記憶體儲存裝置100運作所需之電源是透過連接器102由主機系統1000所提供。在此,儲能電路108用以透過連接器102從主機系統1000中接收輸入電壓並且提供輸出電壓,以供應給非揮發性記憶體儲存裝置100的記憶體控制器104與非揮發性記憶體模組106。特別是,在本範例實施例中,儲能電路108更用以儲存一備用電能,並且當主機系統1000中斷供電時,儲能電路108會提供此備用電能作為輸出電壓,以供應給記憶體控制
器104與非揮發性記憶體模組106作為短暫運作之用。
電源轉換與供應電路110耦接至儲能電路108並且用以控制非揮發性記憶體儲存裝置100的電源。具體來說,電源轉換與供應電路110會將所接收到的電壓(即,儲能電路108所提供的輸出電壓)轉換為第一電壓與第二電壓,將第一電壓提供給非揮發性記憶體模組106,並且將第二電壓提供給記憶體控制器104。
圖3是根據本發明範例實施例所繪示的記憶體控制器的概要方塊圖。
請參照圖3,記憶體控制器104包括記憶體管理電路202、主機介面204、記憶體介面206與緩衝記憶體208。
記憶體管理電路202用以控制記憶體控制器104的整體運作,以進行資料的寫入、讀取、抹除等運作。例如,記憶體管理電路202具有多個控制指令,並且在可攜式非揮發性記憶體儲存裝置100運作時,此些控制指令會被執行以根據本範例實施例的資料儲存方法與記憶體管理方法。
例如,在本範例實施例中,記憶體管理電路202的控制指令是以韌體型式來實作。例如,記憶體管理電路202具有微處理器單元(未繪示)與唯讀記憶體(未繪示),並且此些控制指令是被燒錄至此唯讀記憶體中。當可攜式非揮發性記憶體儲存裝置100運作時,此些控制指令會由微處理器單元來執行以完成根據本發明實施例的資料儲存方法與記憶體管理方法。
在本發明另一範例實施例中,記憶體管理電路202的控
制指令亦可以程式碼型式儲存於非揮發性記憶體模組106的特定區域(例如,記憶體模組中專用於存放系統資料的系統區)中。此外,記憶體管理電路202具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是,此唯讀記憶體具有驅動碼段,並且當記憶體控制器104被致能時,微處理器單元會先執行此驅動碼段來將儲存於非揮發性記憶體模組106中之控制指令載入至記憶體管理電路202的隨機存取記憶體中。之後,微處理器單元會運轉此些控制指令以執行本發明範例實施例的資料儲存方法與記憶體管理方法。此外,在本發明另一範例實施例中,記憶體管理電路202的控制指令亦可以一硬體型式來實作。
主機介面204是耦接至記憶體管理電路202並且用以接收與識別主機系統1000所傳送的指令與資料。也就是說,主機系統1000所傳送的指令與資料會透過主機介面204來傳送至記憶體管理電路202。在本範例實施例中,主機介面204是對應連接器102為USB介面。然而,必須瞭解的是本發明不限於此,主機介面204亦可以是PATA介面、IEEE 1394介面、PCI Express介面、SD介面、MS介面、MMC介面、CF介面、SATA介面、IDE介面或其他適合的資料傳輸介面。
記憶體介面206是耦接至記憶體管理電路202並且用以存取非揮發性記憶體模組106。也就是說,欲寫入至非揮發性記憶體模組106的資料會經由記憶體介面206轉換為非揮發性記憶體模組106所能接受的格式。
緩衝記憶體208是耦接至記憶體管理電路202並且用以暫存來自於主機系統1000的資料與指令或來自於非揮發性記憶體模組106的資料。在此,緩衝記憶體208為靜態隨機存取記憶體(Static Random-Access Memory,SRAM)。然而,必須瞭解的是,本發明不限於此,在另一範例實施例中,緩衝記憶體208亦可是動態隨機存取記憶體(Dynamic Random Access Memory,DRAM)或其他適合的記憶體。此外,在本範例另一實施例中,緩衝記憶體208亦可獨立於記憶體控制器104來配置。也就是說,緩衝記憶體208可配置在記憶體控制器104的外部,並且透過匯流排與記憶體控制器104耦接。
在本發明一範例實施例中,記憶體控制器104還包括錯誤檢查與校正電路210。錯誤檢查與校正電路210是耦接至記憶體管理電路202並且用以執行錯誤檢查與校正程序以確保資料的正確性。例如,當記憶體管理電路202從主機系統1000中接收到寫入指令時,錯誤檢查與校正電路210會為對應此寫入指令的資料產生對應的錯誤檢查與校正碼(Error Checking and Correcting Code,ECC Code),並且記憶體管理電路202會將對應此寫入指令的資料與對應的錯誤檢查與校正碼寫入至非揮發性記憶體模組106中。之後,當記憶體管理電路202從非揮發性記憶體模組106中讀取資料時會同時讀取此資料對應的錯誤檢查與校正碼,並且錯誤檢查與校正電路210會依據此錯誤檢查與校正碼對所讀取的資料執行錯誤檢查與校正程序。
圖4與圖5是根據本發明範例實施例所繪示之管理記憶體模組的範例示意圖。
必須瞭解的是,在此描述非揮發性記憶體模組106之實體區塊的運作時,以“提取”、“交換”、“分組”、“輪替”等詞來操作實體區塊是邏輯上的概念。也就是說,記憶體模組106之實體區塊的實際位置並未更動,而是邏輯上對非揮發性記憶體模組106的實體區塊進行操作。
請參照圖4,記憶體管理電路202會將非揮發性記憶體模組106的實體區塊304(0)~304(R)邏輯地分組為資料區402、備用區404、系統區406與取代區408。
資料區402與備用區404的實體區塊是用以儲存來自於主機系統1000的資料。具體來說,資料區402是已儲存資料的實體區塊,而備用區404的實體區塊是用以替換資料區402的實體區塊。因此,備用區404的實體區塊為空或可使用的實體區塊,即無記錄資料或標記為已沒用的無效資料。也就是說,在備用區中的實體區塊已被執行抹除運作,或者當備用區中的實體區塊被提取用於儲存資料之前所提取之實體區塊會被執行抹除運作。因此,備用區的實體區塊為可被使用的實體區塊。
邏輯上屬於系統區406的實體區塊是用以記錄系統資料,其中此系統資料包括關於記憶體晶片的製造商與型號、記憶體晶片的實體區塊數、每一實體區塊的實體頁面數等。
邏輯上屬於取代區408中的實體區塊是替代實體區塊。
例如,非揮發性記憶體模組106於出廠時會預留4%的實體區塊作為更換使用。也就是說,當資料區402、備用區404與系統區406中的實體區塊損毀時,預留於取代區408中的實體區塊是用以取代損壞的實體區塊(即,壞實體區塊(bad block))。因此,倘若取代區408中仍存有正常之實體區塊且發生實體區塊損毀時,記憶體管理電路202會從取代區408中提取正常的實體區塊來更換損毀的實體區塊。倘若取代區408中無正常之實體區塊且發生實體區塊損毀時,則記憶體管理電路202會將整個非揮發性記憶體儲存裝置100宣告為寫入保護(write protect)狀態,而無法再寫入資料。
特別是,資料區402、備用區404、系統區406與取代區408之實體區塊的數量會依據不同的記憶體規格而有所不同。此外,必須瞭解的是,在非揮發性記憶體儲存裝置100的運作中,實體區塊關聯至資料區402、備用區404、系統區406與取代區408的分組關係會動態地變動。例如,當備用區中的實體區塊損壞而被取代區的實體區塊取代時,則原本取代區的實體區塊會被關聯至備用區。
請參照圖5,如上所述,資料區402與備用區404的實體區塊是以輪替方式來儲存主機系統1000所寫入之資料。在本範例實施例中,記憶體管理電路202會配置邏輯位址給主機系統1000以利於在以上述輪替方式來儲存資料之實體區塊中進行資料存取。特別是,記憶體管理電路202會將所提供的邏輯位址分組為邏輯區塊510(0)~510(H),並且將邏輯區塊510(0)~510(H)映射至資
料區402的實體區塊。例如,當非揮發性記憶體儲存裝置100被主機系統1000的作業系統以檔案系統(例如,FAT 32)格式化時,邏輯區塊510(0)~510(H)分別地映射至資料區402的實體區塊304(0)~304(D)。也就是說,一個邏輯區塊會映射資料區402中的一個實體區塊。在此,記憶體管理電路202會建立邏輯區塊-實體區塊映射表(logical block-physical block mapping table),以記錄邏輯區塊與實體區塊之間的映射關係。
圖6~圖8是根據本發明範例實施例所繪示的寫入資料至非揮發性記憶體模組的範例。
請同時參照圖6~圖8,例如,在邏輯區塊510(0)是映射至實體區塊304(0)的映射狀態下,當記憶體控制器104從主機系統1000中接收到寫入指令而欲寫入資料至屬於邏輯區塊510(0)的邏輯位址時,記憶體管理電路202會依據邏輯區塊-實體區塊映射表識別邏輯區塊510(0)目前是映射至實體區塊304(0)並且從備用區404中提取實體區塊304(D+1)作為替換實體區塊來輪替實體區塊304(0)。然而,當記憶體管理電路202將新資料寫入至實體區塊304(D+1)的同時,記憶體管理電路202不會立刻將實體區塊304(0)中的所有有效資料搬移至實體區塊304(D+1)而抹除實體區塊304(0)。具體來說,記憶體管理電路202會將實體區塊304(0)中欲寫入實體頁面之前的有效資料(即,實體區塊304(0)的第0實體頁面與第1實體頁面中的資料)複製至實體區塊304(D+1)的第0實體頁面與第1實體頁面中(如圖6所示),並且將新資料寫入至實
體區塊304(D+1)的第2實體頁面與第3實體頁面中(如圖7所示)。此時,記憶體管理電路202即完成寫入的運作。因為實體區塊304(0)中的有效資料有可能在下個操作(例如,寫入指令)中變成無效,因此立刻將實體區塊304(0)中的有效資料搬移至實體區塊304(D+1)可能會造成無謂的搬移。此外,資料必須依序地寫入至實體區塊內的實體頁面,因此,記憶體管理電路202僅會先搬移欲寫入實體頁面之前的有效資料。
在本範例實施例中,暫時地維持此等母子暫態關係(即,實體區塊304(0)與實體區塊304(D+1))的運作稱為開啟(open)母子區塊,並且原實體區塊稱為母實體區塊而替換實體區塊稱為子實體區塊。
之後,當需要將實體區塊304(0)與實體區塊304(D+1)的內容真正合併時,記憶體管理電路202才會將實體區塊304(0)與實體區塊304(D+1)的資料整併至一個實體區塊,由此提升實體區塊的使用效率。在此,合併母子區塊的運作稱為關閉(close)母子區塊。例如,如圖8所示,當進行關閉母子區塊時,記憶體管理電路202會將實體區塊304(0)中剩餘的有效資料(即,實體區塊304(0)的第4實體頁面~第(K)實體頁面中的資料)複製至替換實體區塊304(D+1)的的第4實體頁面~第(K)實體頁面中,然後將實體區塊304(0)抹除並關聯至備用區404,同時,將實體區塊304(D+1)關聯至資料區402。也就是說,記憶體管理電路202會在邏輯區塊-實體區塊映射表中將邏輯區塊510(0)重新映射至304(D+1)。此外,
在本範例實施例中,記憶體管理電路202會建立備用區實體區塊表(未繪示)來記錄目前被關聯至備用區的實體區塊。值得一提的是,在開啟母子區塊時記憶體管理電路202需使用更多緩衝記憶體252的儲存空間來儲存管理變數,以記錄更詳細的儲存狀態。例如,此些管理變數會記錄屬於邏輯區塊510(0)的有效資料被分散地儲存在實體區塊304(0)與實體區塊304(D+1)的哪些實體頁面中(如圖7所示)。基此,在可攜式非揮發性記憶體儲存裝置100運作期間,母子區塊的組數是有限的。因此,當可攜式非揮發性記憶體儲存裝置100接收到來自於主機系統1000的寫入指令時,倘若已開啟母子區塊的組數達到上限時,記憶體管理電路202需關閉至少一組目前已開啟之母子區塊(即,執行關閉母子區塊運作)以執行此寫入指令。在此,圖6~圖8所示的寫入運作稱為一般寫入模式。
圖9是根據本發明範例實施例所繪示的儲能電路的示意圖。
請參照圖9,儲能電路1110包括二極體D、第一電阻R1、第二電阻R2、開關S與電容組C。二極體D的陽極用以接收來自於主機系統1000的輸入電壓Vin,並且二極體D的陰極用以提供輸出電壓Vout。第一電阻R1的第一端和第二電阻R2的第一端耦接至二極體D的陰極。開關S的第一端耦接至第二電阻R2的第二端,並且開關S的控制端耦接至記憶體控制器104。電容組C的第一端耦接至開關S的第二端且耦接至第一電阻R1的第二端,
並且電容組C的第二端耦接至接地端。在本範例實施例中,電容組C可包括併聯的多個電容。
在本範例實施例中,當非揮發性記憶體儲存裝置100耦接至主機系統1000時,電容組C會儲存備用電能。電容組C所儲存的備用電能是於主機系統1000所提供之輸入電壓不足時用以維持記憶體控制器104與非揮發性記憶體模組106的短暫運作。在本範例實施例中,例如,電容組的容量為470~2200微法拉(uF)。值得一提的是,在本範例實施例中,第一電阻R1是為了避免當非揮發性記憶體儲存裝置100耦接至主機系統1000時電容組C所造成的大量吸入電流(inrush current)。例如,第一電阻R1的電阻值為200歐母。特別是,第一電阻R1會造成輸出電壓Vout偏低而使記憶體控制器104與非揮發性記憶體模組106無法正常地運作。基此,在本範例實施例中,在第一次接收到來自於主機系統1000的小型電腦標準界面(Small Computer Standard Interface,SCSI)時,記憶體控制器104(或記憶體控制器104的記憶體管理電路202)會開啟(turn on)開關S,以使開關S閉合來併聯第二電阻R2,由此增加輸出電壓Vout。例如,第二電阻R2的電阻值為1歐母。基此,在開關S被開啟的狀態下,記憶體控制器104與非揮發性記憶體模組106就能夠在正常的操作電壓下根據主機系統1000的指令來運作。
必須瞭解的是,在本發明範例實施例中,記憶體控制器104(或記憶體控制器104的記憶體管理電路202)會在被致能後
第一次接收到來自於主機系統1000的SCSI指令時,開啟開關S。然而,本發明不限於此,在本發明另一範例實施例中,記憶體控制器104(例如,記憶體控制器104的記憶體管理電路202)亦可在被致能後第一次接收到來自於主機系統1000的寫入指令時,開啟開關S。或者,在在本發明另一範例實施例中,記憶體控制器104(或記憶體控制器104的記憶體管理電路202)會被致能且等待一延遲時間後,開啟開關S。例如,此延遲時間為3秒鐘。
在本發明範例實施例中,記憶體控制器104(例如,記憶體控制器104的記憶體管理電路202)會偵測對應輸入電壓Vin的偵測訊號。並且,當偵測訊號指示輸入電壓Vin在一預設時間(例如,10秒鐘)內持續小於一預設電壓(例如,4伏特(V))時,記憶體控制器104(例如,記憶體控制器104的記憶體管理電路202)會啟動特殊寫入模式將暫存於緩衝記憶體208中的資料寫入至非揮發性記憶體模組106中。
特別是,在特殊寫入模式中,記憶體控制器104(例如,記憶體控制器104的記憶體管理電路202)會從備用區404中提取一個實體區塊,並且將暫存於緩衝記憶體208中的資料在所提取之實體區塊的實體頁面中依序地寫入。具體來說,暫存於緩衝記憶體208中的資料會從所提取之實體區塊的第0個實體頁面開始依序地被寫入。也就是說,記憶體控制器104(例如,記憶體控制器104的記憶體管理電路202)不會依據邏輯存取位址的對應關係來寫入資料(即,如圖6~圖8所示的一般寫入模式)。基此,記
憶體控制器104(例如,記憶體控制器104的記憶體管理電路202)可以較少的時間將暫存於緩衝記憶體208中的資料寫入至非揮發性記憶體模組106中。
在特殊寫入模式中,記憶體控制器104(例如,記憶體控制器104的記憶體管理電路202)會在所提取之實體區塊之實體頁面的冗餘位元區中記錄特殊標記,以將以特殊寫入模式來運作的實體區塊和其他實體區塊來區別。此外,對應暫存於緩衝記憶體208中的資料的邏輯位址(即,映射資訊)亦會被記錄在所提取之實體區塊之實體頁面的冗餘位元區中,以利於非揮發性記憶體儲存裝置100被重新啟動時記憶體控制器104(例如,記憶體控制器104的記憶體管理電路202)能夠正確地將以特殊寫入模式所寫入的資料搬移(即,重新寫入)至所映射的實體區塊中。
必須瞭解的是,在本範例實施例中,記憶體控制器104(例如,記憶體控制器104的記憶體管理電路202)是在所提取之實體區塊之實體頁面的冗餘位元區中記錄特殊標記與對應暫存於緩衝記憶體208中的資料的映射資訊。然而,本發明不限於此,在本發明另一範例實施例中,記憶體控制器104(例如,記憶體控制器104的記憶體管理電路202)亦可從備用區404中提取另一個實體區塊作為特殊實體區塊,來記錄哪些實體區塊的哪些實體頁面被用來以特殊寫入模式來寫入暫存於緩衝記憶體208中的資料以及對應暫存於緩衝記憶體208中的資料的映射資訊。之後,當非揮發性記憶體儲存裝置100被重新啟動時,記憶體控制器104
(例如,記憶體控制器104的記憶體管理電路202)會從此特殊實體區塊中讀取相關的映射資訊,由此將以特殊寫入模式所寫入的資料正確地搬移至所映射的實體區塊中。值得一提的是,記憶體控制器104(例如,記憶體控制器104的記憶體管理電路202)會預先設定某些實體區塊可被用來作為特殊實體區塊。例如,在一範例實施例中,實體區塊304(D+1)~實體區塊304(D+10)會被用來作為特殊實體區塊。基此,當非揮發性記憶體儲存裝置100被重新啟動時,記憶體控制器104(例如,記憶體控制器104的記憶體管理電路202)僅需確認實體區塊304(D+1)~實體區塊304(D+10)中的資料,就可獲知在前次關機時暫存於緩衝記憶體208中的資料是否是以特殊寫入模式被寫入的至非揮發性記憶體模組106中,由此判斷是否需執行搬移資料的運作。
此外,在本發明另一範例實施例中,在特殊寫入模式中,記憶體控制器104(例如,記憶體控制器104的記憶體管理電路202)更可僅使用所提取之實體區塊的實體頁面之中屬於下頁面的實體頁面來寫入暫存於緩衝記憶體208中的資料。
具體來說,NAND型快閃記憶體可根據每一記憶胞中可儲存的位元數區分為SLC NAND型快閃記憶體與MLC NAND型快閃記憶體。在對SLC NAND型快閃記憶體的記憶胞進行寫入(亦稱為程式化(program))時僅能執行單階的程式化,因此每一記憶胞僅能儲存一個位元的資料。而MLC NAND型快閃記憶體之實體區塊的程式化可分為多階段。例如,以4層記憶胞為例,實體
區塊的程式化可分為2階段。第一階段是下頁面(lower page)的寫入部分,其物理特性類似於單層記憶胞(Single Level Cell,SLC)NAND快閃記憶體。第二階段為程式化上頁面(upper page),其中下頁面的寫入速度會快於上頁面。因此,每一實體區塊的頁面可區分為慢速頁面(即,上頁面)與快速頁面(即,下頁面)。類似地,在8層記憶胞或16層記憶胞的案例中,記憶胞會包括更多個頁面並且會以更多階段來寫入。在此,將寫入速度最快的頁面稱為下頁面,其他寫入速度較慢的頁面統稱為上頁面。例如,上頁面包括具有不同寫入速度的多個頁面。此外,在其他實施例中,上頁面也可為寫入速度最慢的頁面,或者寫入速度最慢與部份寫入速度快於寫入速度最慢頁面的頁面。例如,在4層記憶胞中,下頁面為寫入速度最快與寫入速度次快的頁面,上頁面則為寫入速度最慢與寫入速度次慢的頁面。在本範例實施例中,實體區塊的實體頁面可根據其寫入特性區分為屬於上頁面或下頁面。
基此,藉由僅使用所提取之實體區塊的實體頁面之中屬於下頁面的實體頁面來寫入暫存於緩衝記憶體208中的資料,可更縮短寫入暫存於緩衝記憶體208中的資料所需的時間。
此外,在本發明範例實施例中,非揮發性記憶體儲存裝置100配置有存取指示燈(未繪示),以顯示非揮發性記憶體儲存裝置100正在進行存取運作。例如,此存取指示燈為LED燈。
特別是,在本發明另一範例實施例中,在特殊寫入模式中,記憶體控制器104(例如,記憶體控制器104的記憶體管理電
路202)更會關閉存取指示燈以減少耗電。
值得一提的是,在本範例實施例中,當偵測訊號指示輸入電壓Vin在預設時間內持續小於預設電壓時,記憶體控制器104(例如,記憶體控制器104的記憶體管理電路202)會啟動特殊寫入模式。然而,本發明不限於此,例如,在本發明另一範例實施例中,記憶體控制器104(例如,記憶體控制器104的記憶體管理電路202)亦可根據指示連接器102之非作動狀態的偵測訊號來啟動特殊寫入模式。具體來說,在連接器102為USB 3.0的例子中,當非揮發性記憶體儲存裝置100與主機系統1000之間的超速(superspeed)連接失敗時,記憶體控制器104(例如,記憶體控制器104的記憶體管理電路202)會偵測到連接器102的非作動(SS.Inactive)狀態,由此判定非揮發性記憶體儲存裝置100可能被不正常地從主機系統1000中被拔除。此外,在本發明另一範例實施例中,記憶體控制器104(例如,記憶體控制器104的記憶體管理電路202)亦可根據來自於主機系統1000的暫停模式(suspend mode)訊號、暖重置(warm reset)訊號或熱重置(hot reset)訊號來啟動特殊寫入模式,其中暖重置訊號是用以在電壓不下降之狀態下重新驅動系統的信號,熱動置訊號則是使系統重新整理資料且使系統在系統起始點(starting point)啟動之信號。
圖10是根據本發明範例實施例所繪示的資料儲存方法的流程圖。
請參照圖10,在非揮發性記憶體儲存裝置100運作期
間,在步驟S1001中來自於主機系統1000的輸入電壓會被判斷是否在預設時間內持續小於預設電壓。具體來說,在步驟S1001,記憶體控制器104(例如,記憶體控制器104的記憶體管理電路202)會持續偵測來自於主機系統1000的輸入電壓,以判斷此輸入電壓是否在預設時間內持續小於預設電壓。
倘若來自於主機系統的輸入電壓在預設時間內持續小於預設電壓時,在步驟S1003中會判斷緩衝記憶體208中是否暫存有尚未寫入至非揮發性記憶體106中的資料。
倘若緩衝記憶體208中暫存有尚未寫入至非揮發性記憶體106中的資料時,在步驟S1005中暫存於緩衝記憶體208中的資料會以特殊寫入模式來被寫入至非揮發性記憶體106中。倘若來自於主機系統的輸入電壓未在預設時間內持續小於預設電壓或緩衝記憶體208中無暫存有尚未寫入至非揮發性記憶體106中的資料時,則步驟S1001會被執行以繼續偵測來自於主機系統的輸入電壓。在本範例實施例中,圖10所示的流程會於非揮發性記憶體儲存裝置100致能後持續的運作直到非揮發性記憶體儲存裝置100中止運作為止。
圖11是根據本發明另一範例實施例所繪示的資料儲存方法的流程圖。
請參照圖11,在非揮發性記憶體儲存裝置100運作期間,在步驟S1101中會判斷是否偵測到連接器102的非作動狀態。具體來說,在步驟S1101,記憶體控制器104(例如,記憶體控制器
104的記憶體管理電路202)會判斷是否偵測到連接器102的非作動狀態。
倘若偵測到連接器102的非作動狀態時,在步驟S1103中會判斷緩衝記憶體208中是否暫存有尚未寫入至非揮發性記憶體106中的資料。
倘若緩衝記憶體208中暫存有尚未寫入至非揮發性記憶體106中的資料時,在步驟S1105中暫存於緩衝記憶體208中的資料會以特殊寫入模式來寫入至非揮發性記憶體106中。
倘若未偵測到連接器102的非作動狀態或緩衝記憶體208中無暫存有尚未寫入至非揮發性記憶體106中的資料時,則步驟S1101會被執行以繼續偵測來自於主機系統的輸入電壓。同樣的,在此一範例實施例中,圖11所示的流程會於非揮發性記憶體儲存裝置100致能後持續的運作直到非揮發性記憶體儲存裝置100中止運作為止。
圖12是根據本發明另一範例實施例所繪示的資料儲存方法的流程圖。
請參照圖12,在非揮發性記憶體儲存裝置100運作期間,在步驟S1201中會判斷是否接收到來自於主機系統1000的暫停模式訊號、暖重置訊號或熱重置訊號。具體來說,在步驟S1201,記憶體控制器104(例如,記憶體控制器104的記憶體管理電路202)會判斷是否接收到來自於主機系統1000的暫停模式訊號、暖重置訊號或熱重置訊號。
倘若接收到來自於主機系統1000的暫停模式訊號、暖重置訊號或熱重置訊號時,在步驟S1203中會判斷緩衝記憶體208中是否暫存有尚未寫入至非揮發性記憶體106中的資料。
倘若緩衝記憶體208中暫存有尚未寫入至非揮發性記憶體106中的資料時,在步驟S1205中暫存於緩衝記憶體208中的資料會以特殊寫入模式來寫入至非揮發性記憶體106中。
倘若未接收到來自於主機系統1000的暫停模式訊號、暖重置訊號或熱重置訊號或緩衝記憶體208中無暫存有尚未寫入至非揮發性記憶體106中的資料時,則步驟S1201會被執行以繼續判斷是否接收到來自於主機系統1000的暫停模式訊號、暖重置訊號或熱重置訊號。同樣的,在此一範例實施例中,圖11所示的流程會於非揮發性記憶體儲存裝置100致能後持續的運作直到非揮發性記憶體儲存裝置100中止運作為止。
綜上所述,本發明範例實施例的非揮發性記憶體儲存裝置、記憶體控制器與資料儲存方法能夠避免因不正常的斷電所造成之緩衝記憶體內的資料的遺失。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧非揮發性記憶體儲存裝置
102‧‧‧連接器
104‧‧‧記憶體控制器
106‧‧‧非揮發性記憶體模組
108‧‧‧電源轉換與供應電路
110‧‧‧儲能電路
Claims (15)
- 一種資料儲存方法,用於一非揮發性記憶體模組中,其中該非揮發性記憶體模組具有多個實體區塊並且該些實體區塊至少被分組為一資料區與一備用區,該資料儲存方法包括:判斷是否偵測到一連接器的一非作動狀態;以及當偵測到該連接器的該非作動狀態時,將暫存在一緩衝記憶體中的一資料寫入至該非揮發性記憶體模組,其中將暫存在該緩衝記憶體中的該資料寫入至該非揮發性記憶體模組的步驟包括:從該備用區中提取一實體區塊;以及將暫存於該緩衝記憶體中的該資料寫入至該實體區塊中。
- 如申請專利範圍第1項所述之資料儲存方法,其中每一該些實體區塊包括多個實體頁面並且該些實體頁面分別地屬於一下頁面與一上頁面並且寫入資料至屬於該下頁面之實體頁面的速度快於寫入資料至屬於該上頁面之實體頁面的速度,其中將暫存於該緩衝記憶體中的該資料寫入至該實體區塊中的步驟包括:僅使用從該備用區中所提取的該實體區塊的該些實體頁面之中屬於該下頁面的實體頁面來寫入暫存於該緩衝記憶體中的該資料。
- 如申請專利範圍第1項所述之資料儲存方法,其中將暫存在該緩衝記憶體中的該資料寫入至該非揮發性記憶體模組的步驟更包括:在該實體區塊的一冗餘位元區中記錄對應該資料的一映射資 訊。
- 如申請專利範圍第1項所述之資料儲存方法,其中將暫存在該緩衝記憶體中的該資料寫入至該非揮發性記憶體模組的步驟更包括:從該備用區中提取另一實體區塊並且在所提取的該另一實體區塊中記錄對應該資料的一映射資訊。
- 一種非揮發性記憶體儲存裝置,包括:一連接器,用以耦接至一主機系統;一儲能電路,用以接收一輸入電壓並且提供一輸出電壓;一電源轉換與供應電路,耦接該儲能電路並且用以將該輸出電壓轉換成一第一電壓與一第二電壓;一非揮發性記憶體模組,耦接該電源轉換與供應電路並且操作於該第一電壓,其中該非揮發性記憶體模組包括多個實體區塊並且該些實體區塊至少被分組為一資料區與一備用區;一記憶體控制器,耦接該連接器、該儲能電路與該電源轉換與供應電路並且操作於該第二電壓;以及一緩衝記憶體,耦接該記憶體控制器,用以暫存一資料,其中該記憶體控制器用以在偵測到該連接器的一非作動狀態時,從該備用區中提取一實體區塊並且將暫存於該緩衝記憶體中的該資料寫入至所提取的該實體區塊中。
- 如申請專利範圍第5項所述之非揮發性記憶體儲存裝置,其中該儲能電路包括: 一二極體,具有一陽極與一陰極,該陽極用以接收該輸入電壓,該陰極用以提供該輸出電壓;一第一電阻與一第二電阻,該第一電阻的一第一端耦接至該二極體的該陰極並且該第二電阻的一第一端耦接至該二極體的該陰極;一開關,該開關的一第一端耦接至該第二電阻的一第二端並且該開關的一控制端耦接至該記憶體控制器;以及一電容組,該電容組的一第一端耦接至該第一電阻的一第二端與該開關的一第二端並且該電容組的一第二端耦接至一接地端,其中該記憶體控制器更用以在被致能後第一次接收到來自於該主機系統的一小型電腦標準界面(Small Computer Standard Interface,SCSI)指令時,開啟(turn on)該開關。
- 如申請專利範圍第5項所述之非揮發性記憶體儲存裝置,其中該儲能電路包括:一二極體,具有一陽極與一陰極,該陽極用以接收該輸入電壓,該陰極用以提供該輸出電壓;一第一電阻與一第二電阻,該第一電阻的一第一端耦接至該二極體的該陰極並且該第二電阻的一第一端耦接至該二極體的該陰極;一開關,該開關的一第一端耦接至該第二電阻的一第二端並且該開關的一控制端耦接至該記憶體控制器;以及 一電容組,該電容組的一第一端耦接至該第一電阻的一第二端與該開關的一第二端並且該電容組的一第二端耦接至一接地端,其中該記憶體控制器更用以在被致能後第一次接收到來自於該主機系統的一寫入指令時,開啟(turn on)該開關。
- 如申請專利範圍第5項所述之非揮發性記憶體儲存裝置,其中該儲能電路包括:一二極體,具有一陽極與一陰極,該陽極用以接收該輸入電壓,該陰極用以提供該輸出電壓;一第一電阻與一第二電阻,該第一電阻的一第一端耦接至該二極體的該陰極並且該第二電阻的一第一端耦接至該二極體的該陰極;一開關,該開關的一第一端耦接至該第二電阻的一第二端並且該開關的一控制端耦接至該記憶體控制器;以及一電容組,該電容組的一第一端耦接至該第一電阻的一第二端與該開關的一第二端並且該電容組的一第二端耦接至一接地端,其中該記憶體控制器更用以在被致能且等待一延遲時間之後,開啟(turn on)該開關。
- 如申請專利範圍第5項所述之非揮發性記憶體儲存裝置,其中該記憶體控制器在偵測到該連接器的該非作動狀態時僅使用從該備用區中所提取的該實體區塊的多個實體頁面之中屬於一下 頁面的實體頁面來寫入暫存於該緩衝記憶體中的該資料。
- 如申請專利範圍第5項所述之非揮發性記憶體儲存裝置,其中該記憶體控制器更用以在偵測到該連接器的該非作動狀態時在所提取的該實體區塊的一冗餘位元區中記錄對應該資料的一映射資訊。
- 如申請專利範圍第5項所述之非揮發性記憶體儲存裝置,其中該記憶體控制器更用以在偵測到該連接器的該非作動狀態時從該備用區中提取另一實體區塊並且在所提取的該另一實體區塊中記錄對應該資料的一映射資訊。
- 一種記憶體控制器,包括:一主機介面,用以耦接至一主機系統;一記憶體介面,用以耦接至一非揮發性記憶體模組,其中該非揮發性記憶體模組包括多個實體區塊並且該些實體區塊至少被分組為一資料區與一備用區;一記憶體管理電路,耦接該主機介面與該記憶體介面;以及一緩衝記憶體,耦接該記憶體管理電路並且用以暫存來自於該主機系統的一資料,其中該記憶體管理電路用以在偵測到該連接器的一非作動狀態時從該備用區中提取一實體區塊並且將暫存於該緩衝記憶體中的該資料寫入至所提取的該實體區塊中,其中該記憶體管理電路更用以開啟包括在一儲能電路中的一開關。
- 如申請專利範圍第12項所述之記憶體控制器,其中該記憶體管理電路在偵測到該連接器的該非作動狀態時僅使用從該備用區中所提取的該實體區塊的多個實體頁面之中屬於一下頁面的實體頁面來寫入暫存於該緩衝記憶體中的該資料。
- 如申請專利範圍第12項所述之記憶體控制器,其中該記憶體管理電路更用以在偵測到該連接器的該非作動狀態時在所提取的該實體區塊的一冗餘位元區中記錄對應該資料的一映射資訊。
- 如申請專利範圍第12項所述之記憶體控制器,其中該記憶體管理電路更用以在偵測到該連接器的該非作動狀態時從該備用區中提取另一實體區塊並且在所提取的該另一實體區塊中記錄對應該資料的一映射資訊。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103114529A TWI521538B (zh) | 2010-10-08 | 2010-10-08 | 非揮發性記憶體儲存裝置、記憶體控制器與資料儲存方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103114529A TWI521538B (zh) | 2010-10-08 | 2010-10-08 | 非揮發性記憶體儲存裝置、記憶體控制器與資料儲存方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201430853A TW201430853A (zh) | 2014-08-01 |
TWI521538B true TWI521538B (zh) | 2016-02-11 |
Family
ID=51796987
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW103114529A TWI521538B (zh) | 2010-10-08 | 2010-10-08 | 非揮發性記憶體儲存裝置、記憶體控制器與資料儲存方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI521538B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201742063A (zh) | 2016-05-30 | 2017-12-01 | 慧榮科技股份有限公司 | 資料儲存方法及發生電源中斷事件後之系統初始化之方法 |
US10872018B2 (en) | 2018-01-30 | 2020-12-22 | Quanta Computer Inc. | Memory data preservation solution |
TWI685792B (zh) | 2018-03-14 | 2020-02-21 | 神雲科技股份有限公司 | 電腦裝置、伺服器裝置及其混合記憶體單元的控制方法 |
-
2010
- 2010-10-08 TW TW103114529A patent/TWI521538B/zh active
Also Published As
Publication number | Publication date |
---|---|
TW201430853A (zh) | 2014-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI451435B (zh) | 非揮發性記憶體儲存裝置、記憶體控制器與資料儲存方法 | |
TWI467581B (zh) | 複合式儲存裝置及其複合式儲存媒體控制器與定址方法 | |
US8386905B2 (en) | Error correcting method, and memory controller and memory storage system using the same | |
TWI443512B (zh) | 區塊管理方法、記憶體控制器與記憶體儲存裝置 | |
TWI479314B (zh) | 系統資料儲存方法、記憶體控制器與記憶體儲存裝置 | |
US9519436B1 (en) | Memory erasing method, memory controller, and memory storage apparatus | |
US8423838B2 (en) | Block management method, memory controller, and memory storage apparatus | |
US9652330B2 (en) | Method for data management and memory storage device and memory control circuit unit | |
TWI498899B (zh) | 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置 | |
CN104699413A (zh) | 数据管理方法、存储器存储装置及存储器控制电路单元 | |
US9063888B2 (en) | Program code loading and accessing method, memory controller, and memory storage apparatus | |
CN102456404A (zh) | 非易失性存储器存储装置、存储器控制器与数据存储方法 | |
US20160054935A1 (en) | Data storing method and memory controller and memory storage device using the same | |
CN103678162B (zh) | 系统数据储存方法、存储器控制器与存储器储存装置 | |
CN102446137B (zh) | 数据写入方法、存储器控制器与存储器储存装置 | |
TWI536392B (zh) | 非揮發性記憶體儲存裝置、記憶體控制器與資料儲存方法 | |
TWI451247B (zh) | 資料寫入方法、記憶體控制器與記憶體儲存裝置 | |
TWI526818B (zh) | 休眠模式啓動方法、記憶體控制電路單元及儲存裝置 | |
TWI521538B (zh) | 非揮發性記憶體儲存裝置、記憶體控制器與資料儲存方法 | |
TWI464585B (zh) | 資料儲存方法、記憶體控制器與記憶體儲存裝置 | |
TWI512623B (zh) | 休眠模式啓動方法、記憶體控制電路單元及儲存裝置 | |
CN111858389B (zh) | 数据写入方法、存储器控制电路单元以及存储器存储装置 | |
CN106326131B (zh) | 存储器管理方法、存储器控制电路单元及存储器存储装置 | |
CN103077124A (zh) | 数据写入方法、存储器控制器与存储器储存装置 |