TWI518699B - 記憶體裝置及其電源調整方法 - Google Patents

記憶體裝置及其電源調整方法 Download PDF

Info

Publication number
TWI518699B
TWI518699B TW101143713A TW101143713A TWI518699B TW I518699 B TWI518699 B TW I518699B TW 101143713 A TW101143713 A TW 101143713A TW 101143713 A TW101143713 A TW 101143713A TW I518699 B TWI518699 B TW I518699B
Authority
TW
Taiwan
Prior art keywords
memory
power supply
internal voltage
sensor
memory device
Prior art date
Application number
TW101143713A
Other languages
English (en)
Other versions
TW201421484A (zh
Inventor
王錫源
馬英庭
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Priority to TW101143713A priority Critical patent/TWI518699B/zh
Publication of TW201421484A publication Critical patent/TW201421484A/zh
Application granted granted Critical
Publication of TWI518699B publication Critical patent/TWI518699B/zh

Links

Description

記憶體裝置及其電源調整方法
本發明是有關於一種記憶體裝置及其電源調整方法,且特別是有關於具有感測器的記憶體裝置及其電源調整方法。
動態隨機存取記憶體DRAM由於具有成本低、儲存容量高以及體積小,已成為現今最常使用的揮發性記憶體。
在DRAM生產製造的過程中,由於製程變異,可能會導致DRAM中各區域產生不同的製程特性。例如,在提供固定內部供應電壓的狀況下,DRAM的第一區域(未繪示)可能會具有較快的工作速度(Fast Corner),而第二區域(未繪示)則具有較慢的工作速度(Slow Corner),使得DRAM出廠時各區域效能的均一性(uniformity)不佳。
在操作期間,DRAM中各區域可能會各自獨立操作,因此會產生不同的操作溫度。例如,在DRAM的第一及第二區域(未繪示)頻繁操作的同時,第三及第四區域(未繪示)可能為低度操作或未操作的狀態,因此,第一及第二區域周邊的溫度會高於第三及第四區域的溫度。此時,頻繁操作的區域需要較高的工作電壓來提升效能,而低度或未操作的區域則僅需較低的工作電壓即可。習知技術由於內部供應電壓固定,會導致頻繁操作的區域無法達到所需的效能,而低度或未操作的區域則產生多餘的電力消耗 等問題。
本發明提供一種記憶體裝置及其電源調整方法,可依據記憶體元件的製程特性及/或工作溫度調整電源電路所輸出至記憶體元件的內部電壓,以最佳化記憶體元件的效能與電力消耗。
本發明提出一種記憶體裝置,包括一記憶體元件、多個電源電路、多個運作控制器及一感測器。記憶體元件配置於一記憶體區域中,且包括一記憶體庫及一記憶體控制器。記憶體控制器耦接記憶體庫。電源電路耦接記憶體庫及記憶體控制器,用以分別轉換一外部電壓為一內部電壓以提供至記憶體庫及記憶體控制器。運作控制器配置於週邊區域中,且耦接這些電源電路以接收內部電壓。感測器耦接這些電源電路,且偵測記憶體元件及這些運作控制器的至少其一的工作溫度,並依據所偵測到工作溫度控制這些電源電路調整內部電壓的大小。
在本發明之一實施例中,當工作溫度較高時,這些電源電路受控於感測器調高內部電壓。
在本發明之一實施例中,當工作溫度較低時,這些電源電路受控於感測器調低內部電壓。
在本發明之一實施例中,感測器更偵測記憶體元件及這些運作控制器的至少其一的製程特性,以依製程特性控制這些電源電路調整內部電壓的大小。
在本發明之一實施例中,當製程特性為對應較快速工作速度處(Fast Corner)時,這些電源電路受控於感測器調低內部電壓。
在本發明之一實施例中,當製程特性為對應較慢工作速度處(Slow Corner)時,這些電源電路受控於感測器調高對應的內部電壓。
在本發明之一實施例中,記憶體裝置更包括一暫存器,耦接於感測器與這些電源電路之間,用以暫存感測器的感測結果。
本發明亦提出一種記憶體裝置的電源調整方法,記憶體裝置包括一記憶體元件、多個電源電路、多個運作控制器及一感測器,電源調整方法包括下列步驟。透過感測器偵測記憶體元件及這些運作控制器的至少其一的工作溫度,以及依據所偵測的工作溫度調整這些電源電路提供至記憶體元件及這些運作控制器的內部電壓的大小。
在本發明之一實施例中,依據所偵測的工作溫度調整這些電源電路提供至記憶體元件及這些運作控制器的內部電壓的大小的步驟包括:當工作溫度較高時,調高內部電壓;當工作溫度較低時,調低內部電壓。
在本發明之一實施例中,記憶體裝置的電源調整方法更包括:透過感測器偵測記憶體元件及這些運作控制器的至少其一的製程特性,以及依據製程特性調整這些電源電路提供的內部電壓的大小。
在本發明之一實施例中,依據製程特性調整這些電源 電路提供的內部電壓的大小的步驟包括:當製程特性為對應較快速工作速度處時,調低內部電壓;當製程特性為對應較慢工作速度處時,調高內部電壓。
基於上述,本發明實施例的記憶體裝置及其電源調整方法,配置於記憶體區域中的感測器可偵測記憶體元件及及這些運作控制器的至少其一的工作溫度,而電源電路可依據製程特性調整提供至記憶體元件及這些運作控制器的內部電壓。並且,感測器可偵測記憶體元件及這些運作控制器的至少其一的工作溫度,而電源電路可依據製程特性調整內部電壓。藉此,可最佳化記憶體裝置的效能與電力效耗。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1為依據本發明一實施例的記憶體裝置的系統示意圖。請參照圖1,在本實施例中,記憶體裝置100包括多個電源電路PCC、多個記憶體元件ME、多個感測器SER及多個運作控制器OPC。每一記憶體元件ME包括一記憶體庫MB及多個記憶體控制器MC,並且配置於對應的記憶體區域MR中(亦即包括每一記憶體元件ME的記憶體庫MB及這些記憶體控制器MC所配置的位置的區域),其中這些記憶體控制器MC耦接記憶體庫MB,以對記憶體庫MB進行寫入、讀取及狀態更新。
這些電源電路PCC配置於週邊區域PH1及PH2中,且耦接對應的記憶體庫MB及/或對應的記憶體控制器MC,用以分別轉換一外部電壓Vext為一內部電壓Vint,其中內部電壓Vint可提供至對應的記憶體庫MB及/或對應的記憶體控制器MC,以使記憶體庫MB及記憶體控制器MC可運作。這些運作控制器OPC配置於週邊區域PH3中,且接收電源電路PCC所提供的內部電壓Vint而運作,其中運作控制器OPC可與這些記憶體控制器MC進行通訊。
這些感測器SER分散地配置於記憶體裝置100中(在此以每一記憶體區域MR配置一感測器SER及週邊區域PH3配置一感測器SER),並且分別耦接這些電源電路PCC。
在本實施例中,配置於記憶體區域MR中的感測器SER用以偵測對應的記憶體元件ME的製程特性,並依據對應的記憶體元件ME的製程特性控制這些電源電路PCC調整對應的內部電壓Vint的大小。並且,配置於記憶體區域MR中的感測器SER可進一步偵測對應的記憶體元件ME的工作溫度,並依據對應的記憶體元件ME的工作溫度控制這些電源電路PCC調整對應的內部電壓Vint的大小。
配置於週邊區域PH3中的感測器SER用以偵測這些運作控制器OPC的製程特性,並依據這些運作控制器OPC的製程特性控制這些電源電路PCC調整對應的內部電壓 Vint的大小。並且,配置於週邊區域PH3中的感測器SER可進一步偵測這些運作控制器OPC的工作溫度,並依據這些運作控制器OPC的工作溫度控制這些電源電路PCC調整對應的內部電壓Vint的大小。
在本實施例中,這些電源電路PCC配置於週邊區域PH1及PH2中,但在其他實施例中,電源電路PCC亦可配置於週邊區域PH3及配置記憶體控制器MC的區域中。並且,運作控制器OPC可整合於記憶體控制器MC中,因此某些實施例中不會配置運作控制器OPC。並且,本實施例是以多個感測器SER為例,但在其他實施例中,感測器SER的數量可以是一個或多個,此可依據本領域通常知識都自行設計。
圖2為圖1是依據本發明一實施例的記憶體裝置的記憶體元件、感測器與電源電路的電路示意圖。請參照圖1及圖2,為了便於說明,在此僅繪示記憶體元件ME、感測器SER與電源電路PCC。在本實施例中,感測器SER配置於對應記憶體元件ME的記憶體區域MR中,因此感測器SER的製程特性會相同於記憶體元件ME的記憶體庫MB及這些記憶體控制器MC。因此,感測器SER可偵測記憶體元件ME的製程特性且對應地輸出感測結果RS至提供內部電壓Vint至記憶體庫MB及這些記憶體控制器MC的電源電路PCC1及PCC2。
當感測結果RS表示記憶體元件ME的製程特性與預期的不同時,則電源電路PCC1及PCC2調整提供至記憶 體庫MB及這些記憶體控制器MC的內部電壓Vint的電壓大小。進一步來說,當記憶體元件ME的製程特性為對應較快速工作速度處(Fast Corner)時,電源電路PCC1及PCC2受控於感測器SER的感測結果RS調低提供至記憶體庫MB及這些記憶體控制器MC的內部電壓Vint;當記憶體元件ME的製程特性為對應較慢工作速度處(Slow Corner)時,電源電路PCC1及PCC2受控於感測器SER的感測結果RS調高提供至記憶體庫MB及這些記憶體控制器MC的內部電壓Vint。依據上述,透過內部電壓Vint的調整,可使記憶體元件ME的工作速度接近或等於預期的工作速度,以最佳化記憶體元件ME的效能及電力消耗。
一般而言,當記憶體元件ME在運作時,記憶體元件ME的工作溫度會上升,此時;當記憶體元件ME未運作時,記憶體元件ME的工作溫度會大致相同於室溫。並且,記憶體元件ME的工作溫度正比於記憶體元件ME的使用頻率,而記憶體元件ME的使用頻率越高表示需要更高的電力供應。依據上述,感測器SER可偵測記憶體元件ME的工作溫度且對應地輸出感測結果RS至電源電路PCC1及PCC2,而電源電路PCC1及PCC2對應地調整提供至記憶體庫MB及這些記憶體控制器MC的內部電壓Vint的電壓大小。
進一步來說,當記憶體元件ME的工作溫度較高時,電源電路PCC1及PCC2受控於感測器SER的感測結果RS調高提供至記憶體庫MB及這些記憶體控制器MC的內部 電壓Vint;當記憶體元件ME的工作溫度較低時,電源電路PCC1及PCC2受控於感測器SER的感測結果RS調低提供至記憶體庫MB及這些記憶體控制器MC的內部電壓Vint。
同理可推,配置於週邊區域PH3中的感測器SER可以偵測這些運作控制器OPC的製程特性,而這些電源電路PCC可依據這些運作控制器OPC的製程特性調整提供至這些運作控制器OPC的內部電壓Vint。換言之,當這些運作控制器OPC的製程特性為對應較快速工作速度處時,部分電源電路PCC受控於對應的感測器SER的感測結果調低提供至這些運作控制器OPC的內部電壓Vint;當這些運作控制器OPC的製程特性為對應較慢工作速度處時,部分電源電路PCC受控於對應的感測器SER的感測結果調高提供至這些運作控制器OPC的內部電壓Vint。
並且,配置於週邊區域PH3中的感測器SER可以偵測這些運作控制器OPC的工作溫度,而這些電源電路PCC可依據這些運作控制器OPC的工作溫度調整提供至這些運作控制器OPC的內部電壓Vint。換言之,當這些運作控制器OPC的工作溫度較高時,部分電源電路PCC受控於對應的感測器SER的感測結果調高提供至這些運作控制器OPC的內部電壓Vint;當這些運作控制器的工作溫度較低時,部分電源電路PCC受控於對應的感測器SER的感測結果調低提供至這些運作控制器OPC的內部電壓Vint。
圖3為圖1是依據本發明另一實施例的記憶體裝置的 記憶體元件、感測器與電源電路的電路示意圖。請參照圖1至圖3,在本實施例中,記憶體裝置100可更包括多個暫存器RR。每一暫存器RR可耦接於配置於對應記憶體元件ME的記憶體區域MR中的感測器SER與對應的電源電路PCC1及PCC2之間,此時,暫存器RR可在記憶體裝置100關閉時暫存配置於對應記憶體元件ME的記憶體區域MR中的感測器SER所發出的最後一次感測結果,以在記憶體裝置100開啟時將所暫存的感測結果提供至電源電路PCC1及PCC2。藉此,可縮短電源電路PCC1及PCC2的內部電壓Vint的調整時間。
同理可推,每一暫存器RR可耦接於配置於配置於週邊區域PH3中的感測器SER與對應的電源電路PCC之間,此時,暫存器RR可在記憶體裝置100關閉時暫存配置於週邊區域PH3中的感測器SER所發出的最後一次感測結果,以在記憶體裝置100開啟時將所暫存的感測結果提供至對應的電源電路PCC。
圖4為依據本發明一實施例的記憶體裝置的電源調整方法的流程圖。請參照圖4,在本實施例中,記憶體裝置包括記憶體元件、多個電源電路、多個運作控制器及一感測器,電源調整方法包括下列步驟。透過感測器偵測記憶體元件及這些運作控制器的至少其一的製程特性(步驟S410),並且依據製程特性調整這些電源電路提供至記憶體元件及這些運作控制器的內部電壓的大小(步驟S420)。亦即,當製程特性為對應較快速工作速度處時, 調低內部電壓;當製程特性為對應較慢工作速度處時,調高內部電壓。
接著,透過感測器偵測記憶體元件及這些運作控制器的至少其一的工作溫度(步驟S430),並且依據工作溫度調整這些電源電路提供的內部電壓的大小(步驟S440)。亦即,當記憶體元件的工作溫度較高時,調高提供至記憶元件的內部電壓;當記憶體元件的工作溫度較低時,調低提供至記憶元件的內部電壓。
其中,上述步驟S410、S420、S430及S440的順序為用以說明,本發明實施例不以此為限,並且上述步驟S410、S420、S430及S440的細節可參照圖1至圖3的實施例,在此則不再贅述。
綜上所述,本發明實施例的記憶體裝置及其電源調整方法,配置於記憶體區域中的感測器可偵測記憶體元件的製程特性,而電源電路可依據記憶體元件的製程特性調整提供至記憶體元件的內部電壓,並且配置於記憶體區域中的感測器可偵測記憶體元件的工作溫度,而電源電路可依據記憶體元件的工作溫度調整提供至記憶體元件的內部電壓。藉此,可最佳化記憶體裝置的效能與電力效耗。
其次,配置於週邊區域中的感測器可偵測運作控制器的製程特性,而電源電路可依據運作控制器的製程特性調整提供至運作控制器的內部電壓,並且配置於週期區域中的感測器可偵測運作控制器的工作溫度,而電源電路可依據運作控制器的工作溫度調整提供至運作控制器的內部電 壓。藉此,可進一步最佳化記憶體裝置的效能與電力效耗。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧記憶體裝置
MB‧‧‧記憶體庫
MC‧‧‧記憶體控制器
ME‧‧‧記憶體元件
MR‧‧‧記憶體區域
OPC‧‧‧運作控制器
PCC、PCC1、PCC2‧‧‧電源電路
PH1、PH2、PH3‧‧‧週邊區域
RR‧‧‧暫存器
RS‧‧‧感測結果
SER‧‧‧感測器
Vext‧‧‧外部電壓
Vint‧‧‧內部電壓
S410、S420、S430、S440‧‧‧步驟
圖1為依據本發明一實施例的記憶體裝置的系統示意圖。
圖2為圖1是依據本發明一實施例的記憶體裝置的記憶體元件、感測器與電源電路的電路示意圖。
圖3為圖1是依據本發明另一實施例的記憶體裝置的記憶體元件、感測器與電源電路的電路示意圖。
圖4為依據本發明一實施例的記憶體裝置的電源調整方法的流程圖。
100‧‧‧記憶體裝置
MB‧‧‧記憶體庫
MC‧‧‧記憶體控制器
ME‧‧‧記憶體元件
MR‧‧‧記憶體區域
OPC‧‧‧運作控制器
PCC‧‧‧電源電路
PH1、PH2、PH3‧‧‧週邊區域
SER‧‧‧感測器
Vext‧‧‧外部電壓
Vint‧‧‧內部電壓

Claims (11)

  1. 一種記憶體裝置,包括:一記憶體元件,配置於一記憶體區域中,包括:一記憶體庫;以及一記憶體控制器,耦接該記憶體庫;多個電源電路,耦接該記憶體庫及該記憶體控制器,用以分別轉換一外部電壓為一內部電壓以提供至該記憶體庫及該記憶體控制器;多個運作控制器,配置於一週邊區域中,且耦接該些電源電路以接收該內部電壓;以及一感測器,耦接該些電源電路,且偵測該記憶體元件及該些運作控制器的至少其一的一工作溫度,該感測器依據所偵測到的該工作溫度控制該些電源電路調整該內部電壓的大小。
  2. 如申請專利範圍第1項所述之記憶體裝置,其中當該工作溫度較高時,該些電源電路受控於該感測器調高該內部電壓。
  3. 如申請專利範圍第1項所述之記憶體裝置,其中當該工作溫度較低時,該些電源電路受控於該感測器調低該內部電壓。
  4. 如申請專利範圍第1項所述之記憶體裝置,其中該感測器更偵測該記憶體元件及該些運作控制器的至少其一的一製程特性,以依據該製程特性控制該些電源電路調整該內部電壓的大小。
  5. 如申請專利範圍第4項所述之記憶體裝置,其中當該製程特性為對應較快速工作速度處(Fast Corner)時,該些電源電路受控於該感測器調低該內部電壓。
  6. 如申請專利範圍第4項所述之記憶體裝置,其中當該製程特性為對應較慢工作速度處(Slow Corner)時,該些電源電路受控於該感測器調高該內部電壓。
  7. 如申請專利範圍第1項所述之記憶體裝置,更包括一暫存器,耦接於該感測器與該些電源電路之間,用以暫存該感測器的感測結果。
  8. 一種記憶體裝置的電源調整方法,該記憶體裝置包括一記憶體元件、多個電源電路、多個運作控制器及一感測器,包括:透過該感測器偵測該記憶體元件及該些運作控制器的至少其一的一工作溫度;以及依據該工作溫度調整該些電源電路提供至該記憶體元件及該些運作控制器的一內部電壓的大小。
  9. 如申請專利範圍第8項所述之記憶體裝置的電源調整方法,其中依據該工作溫度調整該些電源電路提供至該記憶體元件及該些運作控制器的該內部電壓的大小的步驟包括:當該工作溫度較高時,調高該內部電壓;以及當該工作溫度較低時,調低該內部電壓。
  10. 如申請專利範圍第8項所述之記憶體裝置的電源調整方法,更包括: 透過該感測器偵測該記憶體元件及該些運作控制器的至少其一的一製程特性;以及依據該製程特性調整該內部電壓的大小。
  11. 如申請專利範圍第10項所述之記憶體裝置的電源調整方法,其中依據該製程特性調整該內部電壓的大小的步驟包括:當該製程特性為對應較快速工作速度處時,調低該內部電壓;以及當該製程特性為對應較慢工作速度處時,調高該內部電壓。
TW101143713A 2012-11-22 2012-11-22 記憶體裝置及其電源調整方法 TWI518699B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101143713A TWI518699B (zh) 2012-11-22 2012-11-22 記憶體裝置及其電源調整方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101143713A TWI518699B (zh) 2012-11-22 2012-11-22 記憶體裝置及其電源調整方法

Publications (2)

Publication Number Publication Date
TW201421484A TW201421484A (zh) 2014-06-01
TWI518699B true TWI518699B (zh) 2016-01-21

Family

ID=51393509

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101143713A TWI518699B (zh) 2012-11-22 2012-11-22 記憶體裝置及其電源調整方法

Country Status (1)

Country Link
TW (1) TWI518699B (zh)

Also Published As

Publication number Publication date
TW201421484A (zh) 2014-06-01

Similar Documents

Publication Publication Date Title
US9773532B2 (en) Updating a refresh period and an update period in a wideio device stacked on a system on a chip
US7984250B2 (en) Dynamic updating of thresholds in accordance with operating conditons
US7395176B2 (en) Memory controller for controlling a refresh cycle of a memory and a method thereof
US8225031B2 (en) Memory module including environmental optimization
US20200192444A1 (en) Controlling fan speed of server
US7760569B2 (en) Semiconductor memory device with temperature control
US9678490B2 (en) Systems and methods for temperature-based performance optimization of memory devices
US8322922B2 (en) Method of outputting temperature data in semiconductor device and temperature data output circuit therefor
US9213397B2 (en) Changing power modes of a microcontroller system
US10481015B2 (en) Temperature sensors
TWI424441B (zh) 溫度感測系統以及相關溫度感測方法
JP2008503835A (ja) 低電力デバイスの待機電力制御
JP2006004612A (ja) ヒステリシス特性を有する温度感知回路
US9413353B2 (en) Thermal voltage margin recovery
TWI518699B (zh) 記憶體裝置及其電源調整方法
KR20080066249A (ko) 반도체 메모리 장치의 리프레시 주파수 제어회로
CN103915111B (zh) 存储器装置及其电源调整方法
US10839895B2 (en) Memory system
US9627044B2 (en) Offset detection
CN114020126A (zh) 温度处理方法及相关设备
JP2007280562A (ja) リフレッシュ制御装置
KR20040103017A (ko) 리프레시 주기를 제어하기 위해 온도 감지 장치를 내장한메모리 시스템
US10504581B1 (en) Memory apparatus and operating method thereof
TWI682402B (zh) 應用於動態隨機存取記憶體的主動更新方法以及電路
JP2013257918A (ja) 半導体装置、及びメモリの制御方法