TWI517565B - 驅動能力與晶片終端電阻値自我調校方法及其裝置 - Google Patents

驅動能力與晶片終端電阻値自我調校方法及其裝置 Download PDF

Info

Publication number
TWI517565B
TWI517565B TW102108490A TW102108490A TWI517565B TW I517565 B TWI517565 B TW I517565B TW 102108490 A TW102108490 A TW 102108490A TW 102108490 A TW102108490 A TW 102108490A TW I517565 B TWI517565 B TW I517565B
Authority
TW
Taiwan
Prior art keywords
value
output interface
physical layer
count value
interface physical
Prior art date
Application number
TW102108490A
Other languages
English (en)
Other versions
TW201436457A (zh
Inventor
莊曜誠
黃一桓
Original Assignee
聯詠科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯詠科技股份有限公司 filed Critical 聯詠科技股份有限公司
Priority to TW102108490A priority Critical patent/TWI517565B/zh
Priority to US13/893,362 priority patent/US9000850B2/en
Publication of TW201436457A publication Critical patent/TW201436457A/zh
Application granted granted Critical
Publication of TWI517565B publication Critical patent/TWI517565B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017581—Coupling arrangements; Interface arrangements programmable

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Description

驅動能力與晶片終端電阻值自我調校方法及其裝置
本發明是有關於一種自我調校方法及其裝置，且特別是有關於一種具有輸出介面實體層的驅動能力與晶片終端電阻值自我調校方法及其裝置。
隨著半導體製造技術的進步，使得積體電路成為可能，亦即電路可被晶片化。由於晶片具有高效能及低成本的優勢，電路晶片化遂成為一種趨勢。並且，由於電子裝置逐步地朝向數位化發展，電路晶片化便被快速應用至電子裝置中。然而，由於晶片內部的信號傳輸方式不同於晶片外部的信號傳輸方式，因此晶片中會配置輸出介面實體層以將晶片內部的信號傳送至晶片外部。依據上述，為了使信號可以正確地被傳送，則輸出介面實體層的穩定成為裝置設計(如晶片設計)的一個重要課題。
本發明提供一種驅動能力與晶片終端電阻值自我調校方法及其裝置，其透過環形振盪器感測輸出介面實體層的工作溫度變化及操作電壓的變化，以依據輸出介面實體層的工作溫度變化及操作電壓的變化調整輸出介面實體層的驅動能力及晶片上終端電阻的電阻值，而不用外接精密電阻(precision resistor)。
本發明的驅動能力與晶片終端電阻值自我調校的裝置，包括輸出介面實體層及環形振盪器。輸出介面實體層接收一操作電壓。環形振盪器圍繞輸出介面實體層，以感測輸出介面實體層的一工作溫度或操作電壓以提供一感測結果，其中輸出介面實體層的驅動能力或晶片上終端電阻(on-die termination,ODT)的電阻值依據感測結果調整。
在本發明的一實施例中，驅動能力與晶片終端電阻值自我調校的裝置更包括一計數器，耦接環形振盪器，以依據環形振盪器提供的一時脈信號進行計數，其中計數器所提供的一計數值對應環形振盪器的感測結果。
本發明的驅動能力與晶片終端電阻值自我調校的裝置，包括輸出介面實體層及多個環形振盪器輸出介面實體層接收一操作電壓。這些環形振盪器圍繞輸出介面實體層，以感測輸出介面實體層的工作溫度或操作電壓以提供一感測結果，其中輸出介面實體層的驅動能力或晶片上終端電阻的電阻值依據感測結果調整。
在本發明的一實施例中，驅動能力與晶片終端電阻值自我調校的裝置更包括多個計數器及一平均器。這些計數器分別耦接這些環形振盪器，以依據這些環形振盪器提供的多個時脈信號分別進行計數，並且分別提供多個計數值。平均器耦接這些計數器，以依據這些計數器所提供的這些計數值計算一平均計數值，其中平均計數值對應這些環形振盪器的感測結果。
在本發明的一實施例中，其中輸出介面實體層具有一驅動能力暫存器及一電阻值暫存器，用以決定輸出介面實體層的驅動能力及一晶片上終端電阻的電阻值。
在本發明的一實施例中，驅動能力與晶片終端電阻值自我調校的裝置更包括一控制單元，耦接輸出介面實體層及計數器，以比較一參考計數值及計數器所提供的計數值或比較一參考平均計數值及平均器提供的平均計數值，並依據比較結果調整驅動能力暫存器或電阻值暫存器的數值。
在本發明的一實施例中，當計數值或平均計數值等於參考計數值時，控制單元不調整驅動能力暫存器及電阻值暫存器的數值。當計數值或平均計數值等大於參考計數值時，控制單元調整驅動能力暫存器或電阻值暫存器的數值以降低輸出介面實體層的驅動能力或提高晶片上終端電阻的電阻值。當計數值或平均計數值小於參考計數值時，控制單元調整驅動能力暫存器或電阻值暫存器的數值以提高輸出介面實體層的驅動能力或降低晶片上終端電阻的電阻值。
在本發明的一實施例中，驅動能力與晶片終端電阻值自我調校的裝置更包括一記憶元件，耦接控制單元，用以儲存參考計數值或或參考平均計數值。
在本發明的一實施例中，參考計數值為輸出介面實體層於一室溫及操作電壓為一額定電壓，計數器所提供的計數值。
在本發明的一實施例中，參考平均計數值為輸出介面實體層於一室溫及操作電壓為一額定電壓，平均器所提供的平均計數值。
本發明的驅動能力與晶片終端電阻值自我調校方法，包括下列步驟。利用至少一環形振盪器感測一輸出介面實體層的一工作溫度或輸出介面實體層所接收的一操作電壓以提供一感測結果。依據感測結果調整輸出介面實體層的驅動能力或晶片上終端電阻(on-die termination,ODT)的電阻值。
在本發明的一實施例中，依據感測結果調整輸出介面實體層的驅動能力或晶片上終端電阻的電阻值的步驟包括：取得對應感測結果的一計數值；取得一參考計數值，其中參考計數值為輸出介面實體層於一室溫及操作電壓為一額定電壓所取得的計數值；比較參考計數值及計數值，並依據比較結果調整輸出介面實體層的驅動能力或晶片上終端電阻的電阻值。
在本發明的一實施例中，依據比較結果調整輸出介面實體層的驅動能力或晶片上終端電阻的電阻值的步驟包括：當計數值等於參考計數值時，不調整輸出介面實體層的驅動能力或晶片 上終端電阻的電阻值；當計數值等大於參考計數值時，降低輸出介面實體層的驅動能力或提高晶片上終端電阻的電阻值；當計數值小於參考計數值時，提高輸出介面實體層的驅動能力或降低晶片上終端電阻的電阻值。
在本發明的一實施例中，上述至少一環形振盪器圍繞輸出介面實體層。
基於上述，本發明實施例的驅動能力與晶片終端電阻值自我調校方法及其裝置，利用至少一環形振盪器感測輸出介面實體層的工作溫度或操作電壓而取得感測結果，並且依據感測結果調整輸出介面實體層的驅動能力或輸出介面實體層的晶片上終端電阻的電阻值。藉此，可調整輸出介面實體層的驅動能力或輸出介面實體層的晶片上終端電阻的電阻值為適當的數值，而不用外接精密電阻。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10‧‧‧外部電路
100、200‧‧‧驅動能力與晶片終端電阻值自我調校的裝置
110‧‧‧系統電路
120‧‧‧輸出介面實體層
130、231、233、235、239‧‧‧計數器
140、240‧‧‧控制單元
150‧‧‧記憶元件
239‧‧‧平均器
CAVR‧‧‧平均計數值
CAVR‧‧‧參考平均計數值
CLK、CLK1~CLK4‧‧‧時脈信號
CNT、CNT1~CNT4‧‧‧計數值
CNTR‧‧‧參考計數值
INT‧‧‧反相器
RD‧‧‧驅動能力暫存器
ROSC、ROSC1~ROSC4‧‧‧環形振盪器
RR‧‧‧電阻值暫存器
VOP‧‧‧操作電壓
S310、S320、S330、S340、S350、S360、S370‧‧‧步驟
圖1為依據本發明一實施例的驅動能力與晶片終端電阻值自我調校的裝置的系統示意圖。
圖2為依據本發明另一實施例的驅動能力與晶片終端電阻值自我調校的裝置的系統示意圖。
圖3為依據本發明一實施例的驅動能力與晶片終端電阻值自我調校的裝置的輸出介面實體層的調整方法的流程圖。
圖1為依據本發明一實施例的驅動能力與晶片終端電阻值自我調校的裝置的系統示意圖。請參照圖1，在本實施例中，驅動能力與晶片終端電阻值自我調校的裝置100包括系統電路110、輸出介面實體層120、環形振盪器ROSC、計數器130、控制單元140及記憶元件150，其中上述輸出介面例如是通用序列匯流排(USB)2.0、第三代雙資料傳輸記憶體(DDR3)的傳輸介面或高解析度多媒體介面(HDMI)等。記憶元件150用以儲存一參考計數值CNTR，並且可以是可程式唯讀記憶體(EEPROM)、快閃記憶體(FLASH)或電子熔絲(eFuse)等記憶元件。輸出介面實體層120接收操作電壓VOP，並且耦接於系統電路110與外部電路10之間，用以傳送系統電路110提供的信號至外部電路10，其中外部電路可以是一電子裝置或一電子元件，本發明實施例不以此為限。
環形振盪器ROSC由多個反相器INT串接所組成，並且提供一時脈信號CLK，其中環形振盪器ROSC圍繞輸出介面實體層120。由於環形振盪器ROSC圍繞輸出介面實體層120，因此輸出介面實體層120的工作溫度會影響反相器INT，因此時脈信號CLK的責任週期(或頻率)會對應輸出介面實體層120的工作溫 度而改變。並且，由於反相器INT與輸出介面實體層120同樣位於驅動能力與晶片終端電阻值自我調校的裝置100內，因此輸出介面實體層120所接收的操作電壓VOP與反相器INT的電源應為由同一電源電路(未繪示)所提供，以致於操作電壓VOP在變動時反相器INT的電源亦會同步變動，使得時脈信號CLK的責任週期(或頻率)會對應輸出介面實體層120的操作電壓VOP而改變。
依據上述，圍繞輸出介面實體層120的環形振盪器ROSC可感測輸出介面實體層120的工作溫度及操作電壓VOP的至少其一以改變時脈信號CLK的責任週期或頻率(等同於提供一感測結果)。計數器130耦接環形振盪器ROSC，以依據環形振盪器ROSC提供的時脈信號CLK進行計數。由於計數器130依據環形振盪器ROSC提供的時脈信號CLK進行計數，因此計數器130所提供的計數值CNT會對應環形振盪器ROSC感測輸出介面實體層120的工作溫度及操作電壓VOP的至少其一的感測結果。
控制單元140耦接輸出介面實體層120及計數器130，以依據計數器130所提供的計數值CNT調整輸出介面實體層120的驅動能力(例如驅動電流)及其晶片上終端電阻(on-die termination,ODT)的電阻值的至少其一，亦即輸出介面實體層120的驅動能力及其晶片上終端電阻的電阻值的至少其一會對應環形振盪器ROSC所提供感測結果進行調整。進一步來說，控制單元140耦接記憶元件150，以接收一參考計數值CNTR，並且控制單元140會比較參考計數值CNTR與計數器130當下所提供的計數值CNT， 以決定是否調整輸出介面實體層120的驅動能力及其晶片上終端電阻的電阻值的至少其一。其中，當輸出介面實體層120於一室溫(例如25℃)及操作電壓VOP為額定電壓(例如1.0 V)，控制單元140將計數器130所提供的計數值CNT儲存於記憶元件150作為參考計數值CNTR。
在本實施例中，輸出介面實體層120例如具有一驅動能力暫存器RD及電阻值暫存器RR，用以決定輸出介面實體層120的驅動能力及晶片上終端電阻的電阻值。因此，控制單元140在比較參考計數值CNTR與計數器130當下所提供的計數值CNT，會依據比較結果決定是否調整驅動能力暫存器RD及電阻值暫存器RR的至少其一的數值。
進一步來說，當計數值CNT等於參考計數值CNTR時，表示輸出介面實體層120輸出信號的能力與預期相同，因此控制單元140不調整驅動能力暫存器RD及電阻值暫存器RR的數值。當計數值CNT等大於參考計數值CNTR時，表示輸出介面實體層120輸出信號的能力大於預期，因此控制單元140調整驅動能力暫存器RD及電阻值暫存器RR的至少其一的數值以降低輸出介面實體層120的驅動能力或提高晶片上終端電阻的電阻值，或者降低輸出介面實體層120的驅動能力及提高晶片上終端電阻的電阻值。當計數值CNT小於參考計數值CNTR時，表示輸出介面實體層120輸出信號的能力小於預期，控制單元140調整驅動能力暫存器RD及電阻值暫存器RR的至少其一的數值以提高輸出介面實 體層120的驅動能力或降低晶片上終端電阻的電阻值，或者提高輸出介面實體層120的驅動能力及降低晶片上終端電阻的電阻值。
表一為本發明一實施例的輸出介面實體層120的驅動能力及晶片上終端電阻的電阻值的調整對照表，其中輸出介面實體層120的驅動能力及晶片上終端電阻的電阻值的調整可以持續進行或週期性進行(例如1秒調整一次)。如表一所示，當輸出介面實體層120的運作狀態為較低操作電壓VOP及/或較高工作溫度時，計數器130當下所提供的計數值CNT會小於參考計數值X。當計數值CNT為X-100時，控制單元140會調整驅動能力暫存器RD及電阻值暫存器RR的至少其一的數值，以提高驅動能力1階或降低晶片上終端電阻的電阻值1階，或者提高驅動能力1階及降低晶片上終端電阻的電阻值1階。當計數值CNT為X-200時，控制單元140會調整驅動能力暫存器RD及電阻值暫存器RR的至少其一的數值，以提高驅動能力2階或降低晶片上終端電阻的電阻值2階，或者提高驅動能力2階及降低晶片上終端電阻的電阻值2階。
當輸出介面實體層120的運作狀態為標準電壓及標準溫度時，計數器130當下所提供的計數值CNT會等於參考計數值X，此時控制單元140不會調整驅動能力暫存器RD及電阻值暫存器RR的數值以維持驅動能力及維持晶片上終端電阻的電阻值。當輸出介面實體層120的運作狀態為較高操作電壓VOP及/或較低工作溫度時，計數器130當下所提供的計數值CNT會大於參考計數值X。當計數值CNT為X+100時，控制單元140會調整驅動能力暫存器RD及電阻 值暫存器RR的至少其一的數值，以降低驅動能力1階或提高晶片上終端電阻的電阻值1階，或者降低驅動能力1階及提高晶片上終端電阻的電阻值1階。當計數值CNT為X+200時，控制單元140會調整驅動能力暫存器RD及電阻值暫存器RR的至少其一數值，以降低驅動能力2階或提高晶片上終端電阻的電阻值2階，或者降低驅動能力2階及提高晶片上終端電阻的電阻值2階。其中，上述1階驅動能力所對應的調整量及1階電阻值所對應的調整量可依據本領域通常知識者及電路需求而自行設計，本發明實施例不以此為限。
依據上述，表示是以100為一個調整間距，但此可依據環形振盪器ROSC的反相器INT數量進行調整，例如環形振盪器ROSC的反相器INT較多時，可調低上述調整間距，環形振盪器ROSC的反相器INT較少時，可調高上述調整間距。並且，當計數器130當下所提供的計數值CNT未述於表一時，可透過表一所示調整動作進行內插運算以決定當下計數值CNT所對應的驅動能 力的調整量及晶片上終端電阻的電阻值的調整量。
在本實施例中，控制單元140為獨立配置於驅動能力與晶片終端電阻值自我調校的裝置100中，但於其他實施例中，控制單元140可整合於系統電路110中。並且，在某些實施例中，控制單元140可透過電路來實現，但在某些實施例中，控制單元140可透過軟體來實現。上述為舉例以說明控制單元140的實現方式，但本發明實施例不以此為限。
圖2為依據本發明另一實施例的驅動能力與晶片終端電阻值自我調校的裝置的系統示意圖。請參照圖1及圖2，其相同或相似元件使用相同或相似標號。在本實施例中，驅動能力與晶片終端電阻值自我調校的裝置200包括系統電路110、輸出介面實體層120、環形振盪器ROSC1~ROSC4、計數器231、233、235、237、平均器239、控制單元240及記憶元件250。記憶元件150在此為用以儲存一參考平均計數值CAVR。
環形振盪器ROSC1~ROSC4分別由多個反相器INT串接所組成，並且分別提供時脈信號CLK1~CLK4，其中環形振盪器ROSC1~ROSC4圍繞輸出介面實體層120。由於環形振盪器ROSC1~ROSC4圍繞輸出介面實體層120，因此輸出介面實體層120的工作溫度會影響環形振盪器ROSC1~ROSC4中至少部分反相器INT，因此時脈信號CLK1~CLK4的責任週期(或頻率)會對應輸出介面實體層120的工作溫度而改變。並且，由於反相器INT與輸出介面實體層120同樣位於驅動能力與晶片終端電阻值自我調校的裝置200內，因此輸出介面實體層120所接收的操作電壓 VOP與反相器INT的電源應為由同一電源電路(未繪示)所提供，以致於操作電壓VOP在變動時反相器INT的電源亦會同步變動，使得時脈信號CLK1~CLK4的責任週期(或頻率)會對應輸出介面實體層120的操作電壓VOP而改變。
依據上述，圍繞輸出介面實體層120的環形振盪器ROSC1~ROSC4可感測輸出介面實體層120的工作溫度及操作電壓VOP的至少其一以改變時脈信號CLK1~CLK4的責任週期或頻率(等同於提供一感測結果)。計數器231耦接環形振盪器ROSC1，以依據環形振盪器ROSC1提供的時脈信號CLK1進行計數，因此計數器231所提供的計數值CNT1會對應環形振盪器ROSC1感測輸出介面實體層120的工作溫度及操作電壓VOP的至少其一的感測結果。
計數器233耦接環形振盪器ROSC2，以依據環形振盪器ROSC2提供的時脈信號CLK2進行計數，因此計數器233所提供的計數值CNT2會對應環形振盪器ROSC2感測輸出介面實體層120的工作溫度及操作電壓VOP的至少其一的感測結果。計數器235耦接環形振盪器ROSC3，以依據環形振盪器ROSC3提供的時脈信號CLK3進行計數，因此計數器235所提供的計數值CNT3會對應環形振盪器ROSC3感測輸出介面實體層120的工作溫度及操作電壓VOP的至少其一的感測結果。
計數器237耦接環形振盪器ROSC4，以依據環形振盪器ROSC4提供的時脈信號CLK4進行計數，因此計數器237所提供 的計數值CNT4會對應環形振盪器ROSC4感測輸出介面實體層120的工作溫度及操作電壓VOP的至少其一的感測結果。平均器239耦接計數器231、233、235、237，以依據計數器231、233、235、237所提供的計數值CNT1~CNT4計算平均計數值CAV。由於計數值CNT1~CNT4為分別對應環形振盪器ROSC1~ROSC4感測輸出介面實體層120的工作溫度及操作電壓VOP的至少其一的感測結果，因此會對應環形振盪器ROSC1~ROSC4感測輸出介面實體層120的工作溫度及操作電壓VOP的至少其一的整體感測結果。
控制單元240耦接輸出介面實體層120及平均器239，以依據平均器239所提供的平均計數值CAV調整輸出介面實體層120的驅動能力(例如驅動電流)及其晶片上終端電阻(on-die termination,ODT)的電阻值的至少其一，亦即輸出介面實體層120的驅動能力及其晶片上終端電阻的電阻值的至少其一會對應環形振盪器ROSC1~ROSC4所提供感測結果進行調整。進一步來說，控制單元240耦接記憶元件150，以接收一參考平均計數值CAVR，並且控制單元240會比較參考平均計數值CAVR與平均器239當下所提供的平均計數值CAV，以決定是否調整輸出介面實體層120的驅動能力及其晶片上終端電阻的電阻值的至少其一。其中，當輸出介面實體層120於一室溫(例如25℃)及操作電壓VOP為額定電壓(例如1.0 V)時，控制單元240將平均器239所提供的平均計數值CAV儲存於記憶元件150作為參考平均計數 值CAVR。
在本實施例中，輸出介面實體層120例如具有一驅動能力暫存器RD及電阻值暫存器RR，用以決定輸出介面實體層120的驅動能力及晶片上終端電阻的電阻值。因此，控制單元240在比較參考平均計數值CAVR與平均器239當下所提供的平均計數值CAV，會依據比較結果決定是否調整驅動能力暫存器RD及電阻值暫存器RR的至少其一的數值。
進一步來說，當平均計數值CAV等於參考平均計數值CAVR時，表示輸出介面實體層120輸出信號的能力與預期相同，因此控制單元240不調整驅動能力暫存器RD及電阻值暫存器RR的數值。當平均計數值CAV等大於參考平均計數值CAVR時，表示輸出介面實體層120輸出信號的能力大於預期，因此控制單元240調整驅動能力暫存器RD及電阻值暫存器RR的至少其一的數值，以降低輸出介面實體層120的驅動能力或提高晶片上終端電阻的電阻值，或者降低輸出介面實體層120的驅動能力及提高晶片上終端電阻的電阻值。當平均計數值CAV小於參考平均計數值CAVR時，表示輸出介面實體層120輸出信號的能力小於預期，控制單元240調整驅動能力暫存器RD及電阻值暫存器RR的至少其一的數值，以提高輸出介面實體層120的驅動能力或降低晶片上終端電阻的電阻值，或者提高輸出介面實體層120的驅動能力及降低晶片上終端電阻的電阻值。其中，上述調整動作可參照表一及相關述敘，在此則不再贅述。
在本實施例中，透過4個環形振盪器ROSC1~ROSC4感測輸出介面實體層120的工作溫度及操作電壓VOP的至少其一，以對應的輸出感測結果，但在其他實施例中，可透過環形振盪器ROSC1~ROSC4的其中之一來感測輸出介面實體層120的工作溫度及操作電壓VOP的至少其一，透過環形振盪器ROSC1~ROSC4的其中之二來感測輸出介面實體層120的工作溫度及操作電壓VOP的至少其一，或者透過環形振盪器ROSC1~ROSC4的其中之二來感測輸出介面實體層120的工作溫度及操作電壓VOP的至少其一，上述可依據本領域通常知識者自行設定，本發明實施例不以此為限。
圖3為依據本發明一實施例的驅動能力與晶片終端電阻值自我調校方法的流程圖。請參照圖3，在本實施例中，會利用至少一環形振盪器感測輸出介面實體層的工作溫度及操作電壓的至少其一以取得對應的計數值(步驟S310)，其中上述環形振盪器會圍繞所感測的輸出介面實體層。接著，取得一參考計數值(步驟S320)，並且將參考計數值儲存於記憶元件中(步驟S330)，其中參考計數值可以為輸出介面實體層120於一室溫(例如25℃)及操作電壓VOP為額定電壓(例如1.0 V)所對應的計數值。然後，比較參考計數值與當下取得的計數值(步驟S340)。當當下計數值小於參考計數值時，提高輸出介面實體層的驅動能力及/或降低輸出介面實體層的晶片上終端電阻的電阻值(步驟S350)；當當下計數值等於參考計數值時，不調整輸出介面實體層的驅動能力及輸 出介面實體層的晶片上終端電阻的電阻值(步驟S360)；當當下計數值大於參考計數值時，降低輸出介面實體層的驅動能力及/或提高輸出介面實體層的晶片上終端電阻的電阻值(步驟S370)。在步驟S350、S360及S370之後，會回到步驟S340，以持續監控輸出介面實體層的工作溫度及操作電壓的至少其一，並且調整輸出介面實體層的驅動能力及/或輸出介面實體層的晶片上終端電阻的電阻值為適當的數值。其中，上述步驟的順序為用以說明，本發明實施例不以此為限。並且，上述步驟的細節可參照圖1及圖2實施例所述，在此則不再贅述。
綜上所述，本發明實施例的驅動能力與晶片終端電阻值自我調校方法及其裝置，利用至少一環形振盪器圍繞輸出介面實體層，以感測輸出介面實體層的工作溫度及/或操作電壓而取得對應的計數值，並且比較參考計數值與當下取得的計數值來判斷輸出介面實體層的驅動能力及/或輸出介面實體層的晶片上終端電阻的電阻值是否需要調整。藉此，可調整輸出介面實體層的驅動能力及/或輸出介面實體層的晶片上終端電阻的電阻值為適當的數值，而不用外接精密電阻。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧外部電路
100‧‧‧驅動能力與晶片終端電阻值自我調校的裝置
110‧‧‧系統電路
120‧‧‧輸出介面實體層
130‧‧‧計數器
140‧‧‧控制單元
150‧‧‧記憶元件
CLK‧‧‧時脈信號
CNT‧‧‧計數值
CNTR‧‧‧參考計數值
INT‧‧‧反相器
RD‧‧‧驅動能力暫存器
ROSC‧‧‧環形振盪器
RR‧‧‧電阻值暫存器
VOP‧‧‧操作電壓

Claims (16)

  1. 一種驅動能力與晶片終端電阻值自我調校裝置，包括：一輸出介面實體層，接收一操作電壓；以及一環形振盪器，圍繞該輸出介面實體層，以感測該輸出介面實體層的一工作溫度或該操作電壓以提供一感測結果，其中該輸出介面實體層的驅動能力或晶片上終端電阻(on-die termination,ODT)的電阻值依據該感測結果調整。
  2. 如申請專利範圍第1項所述的裝置，更包括：一計數器，耦接該環形振盪器，以依據該環形振盪器提供的一時脈信號進行計數，其中該計數器所提供的一計數值對應該環形振盪器的該感測結果。
  3. 如申請專利範圍第2項所述的裝置，其中該輸出介面實體層具有一驅動能力暫存器及一電阻值暫存器，用以決定該輸出介面實體層的驅動能力及該晶片上終端電阻的電阻值。
  4. 如申請專利範圍第3項所述的裝置，更包括：一控制單元，耦接該輸出介面實體層及該計數器，以比較一參考計數值及該計數器所提供的該計數值，並依據比較結果調整該驅動能力暫存器及該電阻值暫存器的數值。
  5. 如申請專利範圍第4項所述的裝置，其中當該計數值等於該參考計數值時，該控制單元不調整該驅動能力暫存器及該電阻值暫存器的數值，當該計數值等大於該參考計數值時，該控制單元調整該驅動能力暫存器或該電阻值暫存器的數值以降低該輸出 介面實體層的驅動能力或提高該晶片上終端電阻的電阻值，當該計數值小於該參考計數值時，該控制單元調整該驅動能力暫存器或該電阻值暫存器的數值以提高該輸出介面實體層的驅動能力或降低該晶片上終端電阻的電阻值。
  6. 如申請專利範圍第4項所述的裝置，更包括：一記憶元件，耦接該控制單元，用以儲存該參考計數值。
  7. 如申請專利範圍第4項所述的裝置，其中該參考計數值為該輸出介面實體層於一室溫及該操作電壓為一額定電壓，該計數器所提供的該計數值。
  8. 一種驅動能力與晶片終端電阻值自我調校裝置，包括：一輸出介面實體層，接收一操作電壓；以及多個環形振盪器，圍繞該輸出介面實體層，以感測該輸出介面實體層的一工作溫度或該操作電壓以提供一感測結果，其中該輸出介面實體層的驅動能力或晶片上終端電阻(on-die termination,ODT)的電阻值依據該感測結果調整；多個計數器，分別耦接該些環形振盪器，以依據該些環形振盪器提供的多個時脈信號分別進行計數，並且分別提供多個計數值；以及一平均器，耦接該些計數器，以依據該些計數器所提供的該些計數值計算一平均計數值，其中該平均計數值對應該些環形振盪器的該感測結果。
  9. 如申請專利範圍第8項所述的裝置，其中該輸出介面實體 層具有一驅動能力暫存器及一電阻值暫存器，用以決定該輸出介面實體層的驅動能力及該晶片上終端電阻的電阻值。
  10. 如申請專利範圍第9項所述的裝置，更包括：一控制單元，耦接該輸出介面實體層及該平均器，以比較一參考平均計數值及該平均計數值，並依據比較結果調整該驅動能力暫存器及該電阻值暫存器的數值。
  11. 如申請專利範圍第10項所述的裝置，其中當該平均計數值等於該參考平均計數值時，該控制單元不調整該驅動能力暫存器及該電阻值暫存器的數值，當該平均計數值等大於該參考平均計數值時，該控制單元調整該驅動能力暫存器或該電阻值暫存器的數值以降低該輸出介面實體層的驅動能力或提高該晶片上終端電阻的電阻值，當該平均計數值小於該參考平均計數值時，該控制單元調整該驅動能力暫存器或該電阻值暫存器的數值以提高該輸出介面實體層的驅動能力或降低該晶片上終端電阻的電阻值。
  12. 如申請專利範圍第10項所述的裝置，更包括：一記憶元件，耦接該控制單元，用以儲存該參考平均計數值。
  13. 如申請專利範圍第10項所述的裝置，其中該參考平均計數值為該輸出介面實體層於一室溫及該操作電壓為一額定電壓，該平均器所提供的該平均計數值。
  14. 一種驅動能力與晶片終端電阻值自我調校方法，包括：利用至少一環形振盪器感測一輸出介面實體層的一工作溫度或該輸出介面實體層所接收的一操作電壓以提供一感測結果；以 及依據該感測結果調整該輸出介面實體層的驅動能力或晶片上終端電阻(on-die termination,ODT)的電阻值；其中，依據該感測結果調整該輸出介面實體層的驅動能力或晶片上終端電阻的電阻值的步驟包括：取得對應該感測結果的一計數值；取得一參考計數值，其中該參考計數值為該輸出介面實體層於一室溫及該操作電壓為一額定電壓所取得的該計數值；以及比較該參考計數值及該計數值，並依據比較結果調整該輸出介面實體層的驅動能力或晶片上終端電阻的電阻值。
  15. 如申請專利範圍第14項所述的方法，其中依據比較結果調整該輸出介面實體層的驅動能力或晶片上終端電阻的電阻值的步驟包括：當該計數值等於該參考計數值時，不調整該輸出介面實體層的驅動能力或晶片上終端電阻的電阻值；當該計數值等大於該參考計數值時，降低該輸出介面實體層的驅動能力或提高該晶片上終端電阻的電阻值；當該計數值小於該參考計數值時，提高該輸出介面實體層的驅動能力或降低該晶片上終端電阻的電阻值。
  16. 如申請專利範圍第14項所述的方法，其中該至少一環形振盪器圍繞該輸出介面實體層。
TW102108490A 2013-03-11 2013-03-11 驅動能力與晶片終端電阻値自我調校方法及其裝置 TWI517565B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102108490A TWI517565B (zh) 2013-03-11 2013-03-11 驅動能力與晶片終端電阻値自我調校方法及其裝置
US13/893,362 US9000850B2 (en) 2013-03-11 2013-05-14 Method and apparatus for self-calibrating driving capability and resistance of on-die termination

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102108490A TWI517565B (zh) 2013-03-11 2013-03-11 驅動能力與晶片終端電阻値自我調校方法及其裝置

Publications (2)

Publication Number Publication Date
TW201436457A TW201436457A (zh) 2014-09-16
TWI517565B true TWI517565B (zh) 2016-01-11

Family

ID=51487141

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102108490A TWI517565B (zh) 2013-03-11 2013-03-11 驅動能力與晶片終端電阻値自我調校方法及其裝置

Country Status (2)

Country Link
US (1) US9000850B2 (zh)
TW (1) TWI517565B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10574240B2 (en) 2017-02-28 2020-02-25 International Business Machines Corporation Ring oscillator structures to determine local voltage value
CN110729985B (zh) * 2018-07-17 2023-04-25 中芯国际集成电路制造(北京)有限公司 一种时钟信号生成电路及电子设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7180380B2 (en) * 2005-04-20 2007-02-20 Advanced Micro Devices, Inc. Zoned thermal monitoring
US7455450B2 (en) * 2005-10-07 2008-11-25 Advanced Micro Devices, Inc. Method and apparatus for temperature sensing in integrated circuits
JP4843034B2 (ja) * 2006-06-09 2011-12-21 富士通株式会社 温度センサ用リングオシレータ、温度センサ回路及びこれを備える半導体装置
US8081011B2 (en) * 2007-02-06 2011-12-20 Agere Systems Method and apparatus for regulating a power supply of an integrated circuit
US7646213B2 (en) * 2007-05-16 2010-01-12 Micron Technology, Inc. On-die system and method for controlling termination impedance of memory device data bus terminals
US8570063B2 (en) * 2011-10-25 2013-10-29 Micron Technology, Inc. Methods and apparatuses including an adjustable termination impedance ratio

Also Published As

Publication number Publication date
TW201436457A (zh) 2014-09-16
US9000850B2 (en) 2015-04-07
US20140253250A1 (en) 2014-09-11

Similar Documents

Publication Publication Date Title
CN107771273B (zh) 用于宽带供应噪声环境中的温度检测的环形振荡器
TWI548886B (zh) 老化偵測電路及其方法
CN105553446B (zh) 信号产生系统和信号产生方法、信号组合模块
JP2008219865A (ja) インピーダンスマッチング回路及びこれを備える半導体素子
JP2017103629A (ja) 遅延回路、ｄｌｌ回路および遅延回路の故障救済方法
TW201840992A (zh) 免於變動之晶粒上電壓降檢測器
TWI517565B (zh) 驅動能力與晶片終端電阻値自我調校方法及其裝置
US20190199335A1 (en) Digital measurement circuit and memory system using the same
TWI418964B (zh) 用於測試積體電路之產品測試系統
CN107015171B (zh) 一种具有磁滞线圈的磁传感器封装结构
US9112516B2 (en) DLL circuit and semiconductor device
JP4752904B2 (ja) 温度測定回路、及び、方法
TWI407128B (zh) 數位電路及其電壓偵測電路
CN103675383B (zh) 一种量测波形的电路
US10256798B2 (en) Test method of delay circuit including delay line
TWI689712B (zh) 熱感測器集成電路及用於熱感測器的電阻器
TWI715096B (zh) 過電流保護裝置及方法
CN104065368B (zh) 驱动能力与芯片终端电阻值自我调整方法及其装置
TWI585802B (zh) 保險絲電路及半導體積體電路裝置
US8436640B1 (en) Area optimized output impedance controlled driver
CN102317798B (zh) 电阻检测装置及方法
JP2008008714A (ja) 半導体測定装置
US11750182B2 (en) Integrated circuit
JP5262904B2 (ja) クロックスキュー自動調整回路
US20240159822A1 (en) Method of measuring chip characteristics, test device and non-transitory computer readable media