TWI515552B - 具有處理器及提供電力電壓給處理器之電壓轉換器的系統中之電力管理技術 - Google Patents

具有處理器及提供電力電壓給處理器之電壓轉換器的系統中之電力管理技術 Download PDF

Info

Publication number
TWI515552B
TWI515552B TW098132906A TW98132906A TWI515552B TW I515552 B TWI515552 B TW I515552B TW 098132906 A TW098132906 A TW 098132906A TW 98132906 A TW98132906 A TW 98132906A TW I515552 B TWI515552 B TW I515552B
Authority
TW
Taiwan
Prior art keywords
processor
voltage
level
converter
power
Prior art date
Application number
TW098132906A
Other languages
English (en)
Other versions
TW201020757A (en
Inventor
馬克Ａ 皮汪卡
路易斯Ｂ 后伯森
羅伯特Ｃ 布魯克斯
Original Assignee
惠普研發公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 惠普研發公司 filed Critical 惠普研發公司
Publication of TW201020757A publication Critical patent/TW201020757A/zh
Application granted granted Critical
Publication of TWI515552B publication Critical patent/TWI515552B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)

Description

具有處理器及提供電力電壓給處理器之電壓轉換器的系統中之電力管理技術 發明領域
本發明係有關電力管理，更特別係有關具有處理器及提供電力電壓給處理器之電壓轉換器的系統中之電力管理技術。
 發明背景
諸如電腦或任何其他類型的電子裝置的一種系統在典型上，會具有多種耗電的部件。在一個系統中，消耗相對來說較大量電力的部件的其中一個為處理器，諸如微處理器、微控制器、或任何其他用來執行系統的主要作業的控制裝置。
當系統中的一個處理器未作動時，將此處理器置入一個較低功率模式以達到較低功率消耗會是一件好事。例如，可使一個處理器與多種功率模式相關聯，這些功率模式包括多種執行狀態(處理器執行程式碼時所處的狀態，但與不同程度的功率消耗相關聯)與一種休眠或暫停狀態(處理器不再執行程式碼時所處的狀態)。雖然將處理器變換成取決於此處理器之活動位準的不同的功率模式可達到省電效果，但在傳統系統中，通常還有其他可以用來省電而未被利用的良機。
多個轄區的監管機構已設定當系統閒置時(換句話說，就是當系統並不作動地執行任何作業時)的功率消耗位準之必要條件。就傳統省電之技術，許多系統可能無法滿足由某些監管機構所設定的省電最低量，特別是在省電之最低條件已經變得越來越嚴格的轄區。
 發明概要
依據本發明之一實施例，係特地提出一種用來管理具有處理器之系統中之電力之裝置，其包含：一個電壓轉換器，以對該處理器提供一個電源電壓，其中該處理器能夠在相異的數個功率模式中轉換，其中該電壓轉換器係要接收數個指示以針對至少兩個該等功率模式而明定該電源電壓之相異的數個電壓位準；以及一個控制器，以：基於該等指示而檢測該處理器轉變至該等功率模式中的一個較低功率模式之轉變，以及響應於檢測到該處理器轉變至該等功率模式中的一個較低功率模式之轉變，而停用該電壓轉換器中的至少一個部分。
再依據本發明之一實施例，係特地提出一種具有至少一個執行狀態與一個休眠狀態之處理器的電力管理方法，其包含下列步驟：藉由檢測給予該處理器的一個電源電壓的一個電壓位準低於一個第一位準的一個指示，而檢測到該處理器已進入該休眠狀態，其中該處理器之該執行狀態係與給予該處理器之處在與該第一位準不同的一個第二位準之該電源電壓相關聯；接收由該處理器所汲取之電流的一個指示；響應於檢測到該處理器已進入該休眠狀態，以及該處理器所汲取之該電流低於一個預定臨界值，而停用對該處理器提供該電源電壓的一個多相轉換器之至少一個相態。
圖式簡單說明
本發明之一些實施例係就下列圖示來說明：第1圖為併入本發明之一實施例的一個示範系統之方塊圖。
第2圖為依據一實施例的一個電力管理過程之流程圖。
 較佳實施例之詳細說明
第1圖繪示一個示範系統，其包括一個處理器100、一個電源供應器102、以及一個電源電壓轉換器103，以將電源供應器102之輸出電壓VPS轉換成一個電源電壓(以「VCC_CPU」來指稱)，此電源電壓供給處理器100的一個電源電壓輸入。電源電壓VCC_CPU為用來使處理器100能夠在系統中執行其作業的一個操作電壓(或數個操作電壓之一)。
在一些實施例中，處理器100與多種功率模式相關聯，其包括多種執行狀態與一個休眠狀態(亦稱為一個暫停狀態)。一個處理器的一個「功率狀態」指的是此處理器的功率消耗位準--不同功率模式對應於功率消耗的不同位準。處理器100的一個執行狀態，指的是處理器100能夠處理程式碼(軟體指令)時所處的一個作動狀態。處理器100之多種執行狀態與不同的功率消耗量相關聯。一個「較高」執行狀態指的是與比和一個「較低」執行狀態所相關聯的作動狀態之功率消耗還要高的，一個與較高功率消耗相關聯的作動狀態。這些執行狀態包括一個「最低」執行狀態(其與作動地執行程式碼之處理器的一個最低功率消耗量相關聯)，以及一個或多個較高執行狀態(其與較高功率消耗位準相關聯)。最低執行狀態為正位於休眠狀態之上(以功率消耗的觀點來看)的執行狀態。
在一些實作中，處理器100之執行狀態可執行如由進階組態與電源介面規範(ACPI)所界定之執行狀態。在其他實作中，「執行狀態」一語可指當處理器正作動地執行程式碼時，處理器100所處之任何狀態。
除了這些執行狀態以外，處理器100之功率模式還包括一個休眠狀態(有時以一個暫停狀態來指稱)，在此狀態中，處理器並不執行程式碼。休眠狀態係與比那些執行狀態中之最低功率消耗量還低的一個功率消耗量相關聯。
當系統檢測到處理器已進入休眠狀態，並且由此處理器所汲取的電流低於一個預定臨界值時，系統便可停用部份的轉換器103，以達到比僅將處理器100置入休眠狀態所能達成的更大的省電效果。依據一些實施例，為了要使系統能夠適當地檢測出處理器正在不同的功率模式中變換(例如進入休眠狀態或離開休眠狀態)，與這些不同的功率模式相關聯的不同電壓位準係針對供給處理器100之電源電壓(VCC__CPU)來界定的。當處理器100在不同功率模式之間(如在最低執行狀態與休眠執行狀態之間)變換時，便將指示提供給轉換器103，以致使VCC_CPU之電壓位準改變。
此外，依據一些實施例，當系統(基於檢測到指明電壓位準VCC_CPU從休眠狀態電壓位準轉換到最低執行狀態電壓位準的一個轉換的指示)檢測到處理器已離開休眠狀態時，系統可作動先前由於處理器進入休眠狀態而被停用的部份轉換器103。藉著在離開休眠狀態時作動這些(先前被停用的)轉換器103之部份，可針對在處理器之後轉變成較高執行狀態時所預期的功率汲取，而及時地完全作動轉換器103。
如於第1圖中更進一步描繪的，轉換器103包括一個控制器104與電壓電路106、108及110。各個電壓電路106、108與110基本上皆為一個DC-DC電壓轉換器，以將VPS轉換成VCC_CPU。一個回饋電路111提供VCC_CPU之電壓回饋給控制器104，以致能VCC_CPU在所欲位準之管制。
在一些實施例中，轉換器103為一個多相轉換器(雖然其他轉換器可使用不同的相數，如兩相或多於三相，但在第1圖中描繪的是一個三相轉換器)。此多相轉換器103之三相是由三個電壓電路106、108與110所提供的。就於第1圖中所描繪的多相轉換器103，不同電壓電路106、108與110在不同時間被開啟。這使得來自於個別的電壓電路106、108與110之輸出電流減少。
如於第1圖中所描繪的，電壓電路106係以一個「第1相」電壓電路來指稱，電壓電路108係以一個「第2相」電壓電路來指稱，而電壓電路110係以一個「第3相」電壓電路來指稱。電壓電路106、108與110之輸出被連接在一起，以提供VCC_CPU。電壓電路106、108與110之輸入端接收電源供應器電壓VPS，並亦接收來自於控制器104的各個控制信號。來自於控制器104的控制信號包括第1相控制信號以控制第1相電壓電路106、第2相控制信號以控制第2相電壓電路108、與第3相控制信號以控制第3相電壓電路110。
提供給對應的第x相(x=1、2或3)電壓電路(106、108或110)之第x相控制信號可為作動的(以開啟第x相電壓電路)，或不作動的(以停用第x相電壓電路)。第1相、第2相與第3相控制信號之時序係受控的，以使第1相、第2相與第3相電壓電路106、108與110中之一個或多個電路無論何時皆為開啟的。
為了要停用任何一個第x相電壓電路，可將給予此電壓電路之第x相控制信號保持為不作動的。如將於下文更進一步說明的，依據一些實施例，當檢測到處理器100已進入一個較低功率模式(如休眠狀態)，並檢測到由處理器100所汲取的電流低於一個預定臨界值時，可將第x相電壓電路中的一個或多個電路停用，以達到更進一步的省電效果。停用一個或多個第x相電壓電路亦以停用或甩脫多相轉換器103之相態來指稱。
如之前所提，依據一些實施例，不同的VCC_CPU電壓位準至少係與最低執行狀態及休眠狀態相關聯。易言之，一個第一VCC_CPU電壓位準係與最低執行狀態相關聯，而一個第二、較低VCC_CPU電壓位準係與休眠狀態相關聯。這使得控制器104能夠在處理器100的最低執行狀態與休眠狀態之間作區分。
在一個實作中，針對休眠狀態而界定的VCC_CPU之電壓位準可為處理器100的最小電壓位準。對於給予處理器100的電源電壓來說，最小電壓位準為處理器100仍可維持處理器100之內容(如儲存在暫存器中的資料等等)所處的最小位準。
處理器100之(除了最低執行狀態以外的)其他執行狀態可與一個或多個VCC_CPU之其他電壓位準相關聯，其中，這些其他的電壓位準係高於最低執行狀態所用的電壓位準。或者是，其他執行狀態亦可與和最低執行狀態相同的VCC_CPU電壓位準相關聯。
依據一個實施例，處理器100係，例如以韌體(如基本輸入/輸出系統或BIOS韌體)，規劃來針對處理器不同的功率模式，而設定不同的VCC_CPU電壓位準。處理器100可藉由輸出VID控制信號VID0、VID1與VIDn(其中n≧2)，來控制VCC_CPU之電壓位準。VID控制信號被輸入給控制器104，以控制由輸出電壓電路106、108與110所供給的輸出電壓VCC_CPU之電壓位準。因此，VID控制信號有效地建構一個指示範例，其針對至少兩個功率模式(如休眠狀態與最低執行狀態)而給予VCC_CPU不同的電壓位準。VCC_CPU之電壓位準係藉由調整由控制器104所輸出的第1相、第2相與第3相控制信號來改變，如調整第1相、第2相與第3相控制信號之工作週期。
因此，控制器104可利用VID控制信號之值來判定處理器是否正進入或離開休眠狀態。指出從與一個執行狀態相關聯的VCC_CPU位準轉變到與一個休眠狀態相關聯的VCC_CPU位準之轉變的VID控制信號之值當中的改變，指出了處理器100已從一個執行狀態轉變轉變成休眠狀態。或者是，指出從與一個休眠狀態相關聯的VCC_CPU位準轉變到與一個執行狀態相關聯的VCC_CPU位準之轉變的VID控制信號之值當中的改變，指出了處理器100正離開休眠狀態。
依據一些實施例，針對判定由處理器100從VCC_CPU(更明確地說，是從驅動VCC_CPU的電壓電路106、108與110)所汲取的電流量是否超越了一個預定數量，而提供一個比較器112。由處理器100從VCC_CPU所汲取的電流在控制器104內被檢測。由處理器100從VCC_CPU所汲取之電流的一個輸出指示，係由控制器104以『電流位準』來提供的。比較器112可為控制器104外部的一個電路，或者，比較器112亦可為控制器104的一部分。
響應於低於預定臨界值的汲取電流(電流位準)，比較器112輸出一個第一指示(例如具有一個作動狀態的信號)。響應於超越預定臨界值的汲取電流，比較器112輸出一個第二指示(例如具有一個不作動狀態的信號)。控制器104具有一個『特徵致能』輸入，以接收第一或第二指示。若特徵致能輸入接收到第一指示，那麼便致能轉換器相態停用特徵，其中，轉換器相態停用特徵指的是控制器104可響應於檢測到處理器100已轉變成休眠狀態而停用轉換器103之相態。然而，若特徵致能輸入接收到第二指示，那麼即使處理器100已轉變成休眠狀態，亦阻止控制器104停用轉換器103之相態。
依據一些實施例之，由控制器104所作的一個執行電力管理之過程係配合第2圖來說明。第2圖之作業可由控制器104依據可在控制器104上執行之韌體或軟體來執行。
控制器104(於202)接收針對VCC_CPU的一個電壓位準改變指示。這樣的指示是由VID控制信號(VID0、VID1、…、VIDn)來提供的。基於此電壓位準改變指示，控制器104(於204)判定處理器104是否正離開或進入休眠狀態。若處理器並非正離開會進入休眠狀態，那麼此程序便回到作業202。
控制器104亦(於204)檢測特徵致能輸入之狀態，如比較器112所設定的。控制器104接下來(於206)判定是否發生了相關於作動或停用多相轉換器103之相態之事件。停用多相轉換器103之相態之事件係界定為：電壓位準改變之指示是否指出處理器100已進入休眠狀態，並且特徵致能輸入係處在作動狀態，其指出從VCC_CPU所汲取的電流低於一個預定臨界值。作動轉換器103之相態的一個事件係界定為：電壓位準改變之指示是否指出處理器100已離開休眠狀態，或從VCC_CPU所汲取的電流超越預定臨界值(由在不作動狀態中所設定的特徵致能輸入指出)。
響應於檢測到停用轉換器103之相位的事件，控制器104接下來便撤銷作動對應相態控制信號，以(於208)停用轉換器103之各別的一個或多個相態。停用轉換器之相態可達到由僅僅將處理器100置於休眠狀態所能達到的以外的額外省電效果。在替代性實施例中，除了停用一個多相轉換器之相態以外，亦可停用轉換器之其他部份來達到省電效果。
響應於檢測到於206作動相態之事件，控制器作動個別的相態控制信號，以(於210)作動轉換器103之一個或多個之前停用的相態。檢測作動一個轉換器之相態的事件(如處理器離開休眠狀態，或處理器從VCC_CPU汲取比預定電流還要大的電流)之能力允許之前停用的相態針對由處理器100所汲取的預期增加功率/電流而及時被開啟。
如上文所提過的，依據一些實施例，韌體或軟體可在控制器104上運作，以執行多種作業。可將控制器104以一個微控制器、一個特定應用積體電路(ASIC)、可規劃閘陣列(PGA)、微處理器等等來實施。一個「控制器」可指涉單一個部件或是多個部件。
可將韌體或軟體之指示儲存在一個儲存體裝置中，可將之實施為一個或多個電腦可讀取或電腦可利用儲存體媒(其可為控制器104之一部份)。
於上述討論中，有許多細節僅係為了提供本發明之一種解釋而說明。然而熟於此技者將明瞭，本發明可不含這些細節而實施。雖然本發明業已針對有限數量的實施例來揭露，然而熟於此技者將識出其中之多種修改體與變異體。吾等欲使後附申請專利範圍涵蓋此等修改體與變異體，如落於本發明之真實精神與範疇內者。
100‧‧‧處理器
102‧‧‧電源供應器
103‧‧‧電源電壓轉換器
104‧‧‧控制器
106~110‧‧‧電壓電路
111‧‧‧回饋電路
112‧‧‧比較器
202~210‧‧‧作業
VCC_CPU‧‧‧電源電壓
VPS‧‧‧電源供應器之輸出電壓
VID0~VID‧‧‧VID控制信號
第1圖為併入本發明之一實施例的一個示範系統之方塊圖。
第2圖為依據一實施例的一個電力管理過程之流程圖。
202～210．．．作業

Claims (19)

  1. 一種用來管理具有處理器之系統中之電力之裝置，其包含：一個電壓轉換器，以對該處理器提供一個電源電壓，其中該處理器能夠在相異的數個功率模式中轉換，其中該電壓轉換器係要接收來自該處理器之數個指示，以針對至少兩個該等功率模式而明定該電源電壓之相異的數個非零電壓位準；以及一個控制器，用以：基於該等指示而檢測該處理器轉變至該等功率模式中的一個較低功率模式之轉變，以及響應於檢測到該處理器轉變至該等功率模式中的該較低功率模式之轉變，而停用該電壓轉換器中的至少一個部分。
  2. 如申請專利範圍第1項之裝置，其中該等功率模式包含一個休眠狀態與至少一個執行狀態，其中該等功率模式中的該較低功率模式包含該休眠狀態，並且其中該電壓轉換器中的該至少一個部分係響應於檢測到該處理器轉變至該休眠狀態之轉變而停用。
  3. 如申請專利範圍第2項之裝置，其中該電壓轉換器可響應於該等指示而控制來針對該休眠狀態而將給予該處理器的該電源電壓設定在一個第一電壓位準，以及針對該至少一個執行狀態而將給予該處理器的該電源電壓設定在一個第二電壓位準，其中該第二電壓位準大於該 第一電壓位準。
  4. 如申請專利範圍第3項之裝置，其中該等指示包含來自於該處理器的數個電壓控制信號。
  5. 如申請專利範圍第4項之裝置，其更包含可在該處理器上執行之韌體，以將該等電壓控制信號設定成數個不同的值，以使該電壓轉換器將給予該處理器之該電源電壓設定在該等第一與第二電壓位準。
  6. 如申請專利範圍第1項之裝置，其中該電壓轉換器為一個多相轉換器，並且其中所停用的該電壓轉換器中的該至少一個部分包含停用的該電壓轉換器中的至少一個相位。
  7. 如申請專利範圍第6項之裝置，其中所停用的該電壓轉換器中的該至少一個相位包含停用的該電壓轉換器中的至少一個DC-DC轉換器。
  8. 如申請專利範圍第7項之裝置，其中該電壓轉換器包括相對應於該電壓轉換器之多個相位之多個DC-DC轉換器。
  9. 如申請專利範圍第1項之裝置，其中該控制器為該電壓轉換器之部分。
  10. 如申請專利範圍第1項之裝置，其更包含一個電路，以判定由該處理器從該電源電壓所汲取的一個電流是否低於一個預定臨界值，其中該電壓轉換器中的該至少一個部分兼係響應於檢測到該處理器已轉變成該較低功率模式以及接收 到來自於該電路的由該處理器從該電源電壓所汲取的該電流低於該預定臨界值的一個指示而停用。
  11. 如申請專利範圍第1項之裝置，其中該控制器係用來進一步：基於該等指示而檢測該處理器已離開該較低功率模式進入一較高功率模式；以及響應於檢測到該處理器已離開該較低功率模式進入該較高功率模式，致動先前停用的該電壓轉換器之該至少一部分。
  12. 如申請專利範圍第1項之裝置，其更包含用來判定由該處理器從該電源電壓汲取之一電流是否超過一預定臨界值之一電路，其中該處理器係另響應於下列狀況之其一狀況而用來致動先前停用的該電壓轉換器之該至少一部份：檢測到該處理器已離開該較低功率模式進入一較高功率模式；或檢測到由該處理器從該電源電壓汲取之該電流超過該預定臨界值。
  13. 如申請專利範圍第1項之裝置，其中該等相異的非零電壓位準包括：供應允許儲存於該處理器中的資料可被保留之電力給該處理器之該電源電壓之一第一電壓位準，以及較該第一電壓位準大的一第二電壓位準。
  14. 一種具有至少一個執行狀態與一個休眠狀態之處理器 的電力管理方法，其包含下列步驟：藉由檢測給予該處理器的一個電源電壓的一個電壓位準低於一個第一位準的一個指示，而檢測到該處理器已進入該休眠狀態，其中該處理器之該執行狀態係與給予該處理器之處在與該第一位準不同的一個第二位準之該電源電壓相關聯；接收由該處理器所汲取之電流的一個指示；藉著一比較器將所汲取之該電流對一預定臨界值作比較；以及響應於檢測到該處理器已進入該休眠狀態，以及該比較器提供指出該處理器所汲取之該電流低於該預定臨界值的一輸出，而停用對該處理器提供該電源電壓的一個多相轉換器之至少一個相位。
  15. 如申請專利範圍第14項之方法，其更包含下列步驟：規劃該處理器，以針對該至少一個執行功率狀態與該休眠狀態而界定該電源電壓之數個不同的電壓位準；接收來自於該處理器之多個電壓控制信號以控制該電源電壓之一電壓位準；以及響應於該等電壓控制信號，致使該多相轉換器以該控制的電壓位準提供該電源電壓，其中該電源電壓的該電壓位準降至低於該第一位準之指示，係基於檢測到該等電壓控制信號已改變。
  16. 如申請專利範圍第14項之方法，其中該第一位準為一非零位準，以及該第二位準係大於該第一位準。
  17. 如申請專利範圍第14項之方法，其中該電源電壓的該電壓位準中的該第一位準供應允許儲存於該處理器中的資料可被保留之電力給該處理器，以及該第二位準係大於該第一位準。
  18. 一種用來提供電源電壓給處理器之電壓轉換器，其包含：一控制器，其用來：響應於接收來自於該處理器而明定該電源電壓給該處理器的數個電壓位準之轉變的數個指示，而檢測該處理器已從一執行狀態進入一休眠狀態，該等電壓位準包括：供應允許儲存於該處理器中的資料可被保留之電力給該處理器之該電源電壓的一第一電壓位準，以及較該第一電壓位準大的一第二電壓位準；響應於檢測到該處理器已進入該休眠狀態，而停用該電壓轉換器之至少一部分；以及響應於檢測到該處理器已離開該休眠狀態，而致動先前停用的該電壓轉換器之該至少一部份。
  19. 如申請專利範圍第18項之電壓轉換器，其中該等指示包括可設定於數個相異數值的數個電壓控制信號，以致使該電壓轉換器設定該電源電壓於該等第一以及第二電壓位準。
TW098132906A 2008-10-07 2009-09-29 具有處理器及提供電力電壓給處理器之電壓轉換器的系統中之電力管理技術 TWI515552B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2008/079035 WO2010042108A1 (en) 2008-10-07 2008-10-07 Power management in a system having a processor and a voltage converter that provides a power voltage to the processor

Publications (2)

Publication Number Publication Date
TW201020757A TW201020757A (en) 2010-06-01
TWI515552B true TWI515552B (zh) 2016-01-01

Family

ID=42100854

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098132906A TWI515552B (zh) 2008-10-07 2009-09-29 具有處理器及提供電力電壓給處理器之電壓轉換器的系統中之電力管理技術

Country Status (9)

Country Link
US (1) US20110179299A1 (zh)
JP (1) JP5289575B2 (zh)
KR (1) KR101450381B1 (zh)
CN (1) CN102177483B (zh)
BR (1) BRPI0822804A2 (zh)
DE (1) DE112008004030B4 (zh)
GB (1) GB2475461B (zh)
TW (1) TWI515552B (zh)
WO (1) WO2010042108A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011119152A1 (en) * 2010-03-24 2011-09-29 Hewlett-Packard Development Company L.P. Power capping feedback normalization
US8710810B1 (en) * 2010-06-23 2014-04-29 Volterra Semiconductor Corporation Systems and methods for DC-to-DC converter control
TWI495995B (zh) * 2010-07-22 2015-08-11 Asustek Comp Inc 具節能功能之電源系統
DE102012106261A1 (de) 2012-07-12 2014-01-16 Hella Kgaa Hueck & Co. Gleichspannungswandler-Schaltungsanordnung
US9354679B2 (en) 2012-12-28 2016-05-31 Intel Corporation System and method for causing reduced power consumption associated with thermal remediation
DE102013101400A1 (de) 2013-02-13 2014-08-14 Hella Kgaa Hueck & Co. Gleichspannungswandler
US9473044B2 (en) * 2013-05-07 2016-10-18 University of Central Research Foundation, Inc. Power inverter implementing phase skipping control
DE102013104751A1 (de) 2013-05-08 2014-11-13 Hella Kgaa Hueck & Co. Steuervorrichtung für einen Mehrphasen-Gleichspannungswandler
US20170160782A1 (en) * 2015-12-07 2017-06-08 Mediatek Inc. Share power source mechanism in a multicore processor system
US10200130B2 (en) * 2016-02-19 2019-02-05 Mitsubishi Electric Corporation Optical transmitter
DE102016224618A1 (de) * 2016-12-09 2018-06-14 Bayerische Motoren Werke Aktiengesellschaft Fahrzeug-Bordnetz mit hoher Verfügbarkeit
WO2021154302A1 (en) * 2020-01-31 2021-08-05 Hewlett-Packard Development Company, L.P. Power supply units
US20230031388A1 (en) * 2021-07-30 2023-02-02 Advanced Micro Devices, Inc. On-demand ip initialization within power states
US11815981B2 (en) * 2022-03-08 2023-11-14 Cypress Semiconductor Corporation Flexible and optimized power management unit (PMU) for multiple power supply scenarios

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100424484B1 (ko) * 2001-07-05 2004-03-24 엘지전자 주식회사 중앙 처리 장치용 전원 공급기
US6839854B2 (en) * 2001-08-27 2005-01-04 Intel Corporation Voltage regulation for computer system components that increases voltage level when a component enters a sleep state as indicated by a power state status signal
US6978388B1 (en) * 2002-01-18 2005-12-20 Apple Computer, Inc. Method and apparatus for managing a power load change in a system
JP3673245B2 (ja) * 2002-06-28 2005-07-20 株式会社東芝 情報処理装置および同装置における電源制御方法
US7120804B2 (en) * 2002-12-23 2006-10-10 Intel Corporation Method and apparatus for reducing power consumption through dynamic control of supply voltage and body bias including maintaining a substantially constant operating frequency
US7334141B2 (en) * 2003-04-23 2008-02-19 Dell Products L.P. Method of saving energy in an information handling system by controlling a main converter based on the amount of power drawn by the system
KR101136036B1 (ko) * 2003-12-24 2012-04-18 삼성전자주식회사 유휴 모드에서의 전력 소모가 감소된 프로세서 시스템 및그 방법
US7268527B2 (en) * 2004-03-11 2007-09-11 Semtech Corporation Method and apparatus for determining load current in a CPU core voltage regulator
US7401241B2 (en) * 2004-06-22 2008-07-15 Intel Corporation Controlling standby power of low power devices
US7492134B2 (en) * 2004-07-02 2009-02-17 Primarion, Inc. Multiphase power regulator with load adaptive phase control
KR100672989B1 (ko) * 2004-12-22 2007-01-24 삼성전자주식회사 파워다운 모드에서 레귤레이터에 의한 전력 소모를방지하는 전자장치 및 전력 소모 방지 방법
US7414383B2 (en) * 2006-05-12 2008-08-19 Intel Corporation Multi-phase voltage regulator with phases ordered by lowest phase current
US7793125B2 (en) * 2007-01-10 2010-09-07 International Business Machines Corporation Method and apparatus for power throttling a processor in an information handling system
KR100849215B1 (ko) * 2007-01-17 2008-07-31 삼성전자주식회사 전원제어장치, 방법, 및 상기 전원제어장치를 구비하는시스템
US7982441B2 (en) * 2007-02-15 2011-07-19 International Rectifier Corporation Converter circuit
US8618788B2 (en) * 2007-03-30 2013-12-31 Malay Trivedi Dynamically adjusted multi-phase regulator

Also Published As

Publication number Publication date
US20110179299A1 (en) 2011-07-21
GB201104971D0 (en) 2011-05-11
CN102177483B (zh) 2015-07-22
JP5289575B2 (ja) 2013-09-11
DE112008004030T5 (de) 2011-09-29
KR20110082132A (ko) 2011-07-18
GB2475461B (en) 2012-10-10
JP2012505468A (ja) 2012-03-01
WO2010042108A1 (en) 2010-04-15
GB2475461A (en) 2011-05-18
DE112008004030B4 (de) 2012-08-30
BRPI0822804A2 (pt) 2015-06-30
TW201020757A (en) 2010-06-01
CN102177483A (zh) 2011-09-07
KR101450381B1 (ko) 2014-10-14

Similar Documents

Publication Publication Date Title
TWI515552B (zh) 具有處理器及提供電力電壓給處理器之電壓轉換器的系統中之電力管理技術
US9647543B2 (en) Methods and systems for improving light load efficiency for power stages of multi-phase voltage regulator circuits
TWI399639B (zh) 用於資訊處理系統內處理器中功率調節的方法及裝置
US7949888B2 (en) Forced idle of a data processing system
TWI524175B (zh) 經由微架構頻寬節流之處理器電力消耗控制及電壓降
US8183841B2 (en) Multi-phase power supply controller and method therefor
EP2549653B1 (en) Power control circuit and method therefor
US7624291B2 (en) Power optimized multi-mode voltage regulator
US8499181B2 (en) Method for controlling voltages supplied to a processor
US20100306563A1 (en) Computer system for saving power consumption of a stand-by/power-off state and method thereof
US20090327553A1 (en) Method, device, and system for guaranteed minimum processor power state dwell time
TW201423361A (zh) 處理器、資訊處理設備、及電力消耗管理方法
US10754410B2 (en) System and method for standby mode operation of power management system

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees