TWI511162B - 自動更新記憶體單元的方法及使用其之半導體記憶裝置 - Google Patents
自動更新記憶體單元的方法及使用其之半導體記憶裝置 Download PDFInfo
- Publication number
- TWI511162B TWI511162B TW103101531A TW103101531A TWI511162B TW I511162 B TWI511162 B TW I511162B TW 103101531 A TW103101531 A TW 103101531A TW 103101531 A TW103101531 A TW 103101531A TW I511162 B TWI511162 B TW I511162B
- Authority
- TW
- Taiwan
- Prior art keywords
- memory
- bank
- word lines
- partitions
- memory device
- Prior art date
Links
Landscapes
- Dram (AREA)
Description
本發明有關於一種半導體記憶裝置，且特別是適用在半導體記憶裝置中的一種自動更新記憶體單元的方法，以及使用所述方法之半導體記憶裝置，其中半導體記憶裝置具有一開放式位元線(open bit line)架構。
現今半導體記憶裝置的技術發展迅速，人們在日常生活中更是常會使用到一些大容量的半導體記憶裝置。一些半導體記憶裝置，例如動態隨機存取記憶體(dynamic random access memory,DRAM)，其儲存於記憶體單元的電荷會因漏電路徑的存在或半導體記憶裝置的讀取操作而逐漸消失，因此其需要更新記憶體單元。
請參照圖1A，圖1A為用於折疊式位元線(folded bit line)架構之半導體記憶裝置的傳統更新記憶體單元方法的示意圖。折疊式位元線架構之半導體記憶裝置包括複數個記憶庫10A~10D，每一個記憶庫具有複數個不同索引值的分區SEC[0]~SEC[2n
-1]，其中n為大於1的正整數。
如圖1A所示，在當前的周期內，多個記憶庫10A~10D中的分區SEC[0]的多條字元線被選取，且被選取之四條字元線的多個記憶體單元會被更新。在下一個周期內，多個記憶庫10A~10D中
的分區SEC[1]的多條字元線會被選取，且被選取之四條字元線的多個記憶體單元會被更新。由上可以得知，在每一周期內，將會有四條字元線的多個記憶體單元進行更新。
再請參照圖1B，圖1B是用於開放式位元線架構之半導體記憶裝置的傳統更新記憶體單元方法的示意圖。開放式位元線架構之半導體記憶裝置包括複數個記憶庫12A~12D，每一記憶庫具有兩個索引值相同的特殊分區SEC[0]和其他索引值不相同的分區SEC[1]~SEC[2n
-1]，其中n為大於1的正整數。
如圖1B所示，在當前的周期內，多個記憶庫12A~12D中索引值相同的特殊分區SEC[0]的多條字元線被選取，且被選取之八條字元線的多個記憶體單元會被更新。在下一個周期內，多個記憶庫12A~12D中的分區SEC[1]的字元線會被選取，且被選取之四條字元線的多個記憶體單元會被更新。由上可以得知，在特別的一個周期內，將會有八條字元線的多個記憶體單元進行更新，而其他周期內將只會有四條字元線的多個記憶體單元進行更新。
值得注意的是，更新電壓和晶片面積的大小相關於在一個周期中被選取的字元線數量。由於開放式位元線架構之半導體記憶裝置會在多個周期中的其中一個特別周期內有八條字元線被選取，所以開放式位元線架構之半導體記憶裝置內之電荷幫浦(charge pump)所需產生的更新電壓(refreshing voltage)要比折疊式位元線架構之半導體記憶裝置內之電荷幫浦所需產生的更新電壓來得高，且開放式位元線架構之半導體記憶裝置的晶片面積也較比折疊式位元線架構之半導體記憶裝置的晶片面積來得大(註：電荷幫浦所產生的電壓越高，則電荷幫浦所需要的的晶片面積越大；且在一個特別的周期內所選取的的字元線越多，則記憶庫所需要的晶片面積越大)。因此，由於開放式位元線架構之半導體記憶裝置的電荷幫浦需須產生較高的電壓，且具有較大的晶片面積，故開放式位元線架構之半導體記憶裝置需要有較多的成本。
本發明實施例提供一種自動更新記憶體單元的方法，所述自動更新記憶體單元適用於開放式位元線架構之半導體記憶裝置。半導體記憶裝置包括M個記憶庫，每一記憶庫內具有兩個索引值相同的特殊分區及其他L個索引值不同的分區。在一個周週期內，在其中一個記憶庫中索引值相同的兩個特殊分區的兩條字元線與分別在其他(M-1)個記憶庫中的(M-1)條字元線會被選取，其中(M-1)條字元線的每一條在對應記憶庫中的L個分區的其中之一。然後，更新被選取之多個字元線的多個記憶體單元。
本發明實施例提供一種開放式位元線架構之半導體記憶裝置。半導體記憶裝置包括M個記憶庫、記憶體管理控制器以及電荷幫浦。每一記憶庫內具有兩個索引值相同的特殊分區及其他L個索引值不同的分區。在一個周期內，記憶體管理控制器選取在其中一個記憶庫中索引值相同的兩個特殊分區的兩條字元線與分別在其他(M-1)個記憶庫中的(M-1)條字元線，其中(M-1)條字元線的每一條為對應記憶庫中的L個分區的其中之一。電荷幫浦產生更新電壓，以用來更新被選取之多個字元線的多個記憶體單元。
綜合以上所述，上述用於開放式位元線架構之半導體記憶裝置的自動更新記憶體單元方法可以有效地減少半導體記憶裝置所需的晶片面積及成本，並降低半導體記憶裝置內電荷幫浦所需產生的更新電壓。
為使能更進一步瞭解本發明之特徵及技術內容，請參閱以下有關本發明之詳細說明與附圖，但是此等說明與所附圖式僅係用來說明本發明，而非對本發明的權利範圍作任何的限制。
10A~10D、12A~12D、20A~20D、BANK_A~BANK_D‧‧‧記憶庫
SEC[0]‧‧‧索引值相同的特殊分區
SEC[1]~SEC[2n
-1]‧‧‧索引值不相同的分區
sequence[cycle0]~sequence[cycle3]‧‧‧分區更新序列
圖1A是用於折疊式位元線架構之半導體記憶裝置的傳統自動更新記憶體單元方法的示意圖。
圖1B是用於開放式位元線架構之半導體記憶裝置的傳統自動更新記憶體單元方法的示意圖。
圖2是本發明實施例所提供之用於開放式位元線架構之半導體記憶裝置的自動更新記憶體單元方法的示意圖。
圖3是本發明實施例提供之用於開放式位元線架構之半導體記憶裝置的自動更新記憶體單元方法的流程圖。
圖4A是本發明實施例提供的不同周期下之分區更新序列的序列表。
圖4B是本發明另一實施例提供的不同周期下之分區更新序列的序列表。
圖4C是本發明另一實施例提供的不同周期下之分區更新序列的序列表。
在下文中，將藉由圖式說明本發明之各種實施例來詳細描述本發明。然而，本發明概念可能以許多不同形式來體現，且不應解釋為限於本文中所闡述之例示性實施例。此外，在圖式中相同參考數字可用以表示類似的元件。
〔自動更新記憶體單元方法之實施例〕
請參照圖2，圖2是本發明實施例提供之用於開放式位元線架構之半導體記憶裝置的自動更新記憶體單元方法之示意圖。舉例來說，所述的半導體記憶裝置可以為一動態隨機存取記憶體裝置，但本發明並不以此為限。本發明實施例提供的自動更新記憶體單元方法可以適用於需要定期或於特定時間進行更新的任何類型之開放式位元線架構之半導體記憶裝置。
半導體記憶裝置包括有複數個記憶庫20A~20D，記憶庫20A~20D的每一者具有兩個索引值相同的特殊分區SEC[0]和其他索引值不同的分區SEC[1]~SEC[2n
-1]，其中n為大於1的正整數。
在當前的周期內，在記憶庫20A中索引值相同的兩個特殊分區SEC[0]的兩條字元線與分別在其他記憶庫20B~20D中的三條字元線會被選取，其中三條字元線的每一條對應在記憶庫20B~20D中的索引值不同的分區SEC[1]~SEC[3]的其中之一，然後，被選取的五條字元線的多個記憶體單元會被更新。在下一個周期內，在記憶庫20B中索引值相同的兩個特殊分區SEC[0]的兩條字元線與分別在其他記憶庫20A、20C~20D中的三條字元線會被選取，其中三條字元線的每一條在對應在記憶庫20A、20C~20D中的索引值不同的分區SEC[1]~SEC[3]的其中之一，然後，被選取的五條字元線的多個記憶體單元會被更新。由上可以得知，在每一周期內將會有被選取的五條字元線的多個記憶體單元進行更新。然而，本發明並未限定此實施方式。在另外實施例中，在每一個周期內，僅有記憶庫20A~20D其中之一的索引值相同的兩個特殊分區SEC[0]的兩條字元線被選取，或者是記憶庫20A~20D中索引值相同的特殊分區的字元線不被選取。
於本發明實施例中，所述n值可以為2，記憶庫的數量可以為4。在四個周期內，記憶庫20A~20D中之每一者的索引值相同的兩個特殊分區SEC[0]的兩條字元線依序會被選取。因此，在每一個周期內僅有五條字元線會被選取，其中的兩條字元線分別屬於其中一個記憶庫(例如記憶庫20A)中索引值相同的兩個特殊分區SEC[0]，另外的三條字元線則分別屬於其他三個記憶庫(例如記憶庫20B~20D)中的其他分區SEC[1]~SEC[2n
-1]的其中之一。值得注意的是，在其他三個記憶庫(例如記憶庫20B~20D)內可以是索引值不同或相同之分區的多個字元線被選取。總而言之，本發明並不限制其他三個記憶庫的所被選取的多個字元線所位於之分區的索引值須相同。
此外，本發明並未限制記憶庫的數量或是每一記憶庫內分區的數量。因此，以一般情況來說，開放式位元線架構之半導體記
憶裝置具有M個記憶庫，每一記憶庫內具有兩個索引值相同的特殊分區及其他L個索引值不同的分區。在一個周期內，可能是分別在M個記憶庫中的M條字元線會被選取，其中M條字元線的每一條在對應記憶庫中的L個分區的其中之一，又或者是，在其中一個記憶庫中索引值相同的兩個特殊分區的兩條字元線與分別在其他(M-1)個記憶庫中的(M-1)條字元線會被選取，其中(M-1)條字元線的每一條在對應記憶庫中的L個分區的其中之一。換言之，於其中一個週期內，M或(M+1)條字元線會被選取，且M或(M+1)條字元線的多個記憶體單元會被更新。
由上可以得知，由於每一周期內最多只會有(M+1)條字元線被選取，所以將可以降低開放式位元線架構之半導體記憶裝置內電荷幫浦所需產生的更新電壓，且也可以減小開放式位元線架構之半導體記憶裝置的晶片面積大小。
根據以上所述，以下將提出開放式位元線架構之半導體記憶裝置的自動更新記憶體單元的方法流程，並進一步地對所述自動更新記憶體單元的方法進行說明。請參照圖3，圖3是本發明實施例提供之用於開放式位元線架構之半導體記憶裝置的自動更新記憶體單元方法的流程圖。開放式位元線架構之半導體記憶裝置具有M個記憶庫，每一記憶庫內具有兩個索引值相同的特殊分區及其他L個索引值不同的分區。
在步驟S31，半導體記憶裝置內的一記憶體管理控制器初始化一分區更新序列(sector refreshing sequence)。接著步驟S32，記憶體管理控制器根據一個周期內的分區更新序列，在所述多個記憶庫內選取M或(M+1)條字元線，然後被選取之字元線的多個記憶體單元會被進行更新，其中分區更新序列可用來表示記憶體管理控制器在一個周期內是要選取在其中一個記憶庫中索引值相同的兩個特殊分區的兩條字元線與分別在其他(M-1)個記憶庫中的(M-1)條字元線，其中(M-1)條字元線的每一條在對應記憶庫中的L
個分區的其中之一，又或者是在一個周期內要選取分別在M個記憶庫內的M條字元線，其中M條字元線的每一條在對應記憶庫中的L個分區的其中之一。
接著，步驟S33，半導體記憶裝置的記憶體管理控制器判斷記憶庫內的字元線的記憶體單元是否仍有需要被更新。如果仍有記憶體單元需要進行更新，則執行步驟S34，如果沒有記憶體單元需要進行更新，則終止用於開放式位元線架構之半導體記憶裝置的自動更新記憶體單元方法。在步驟S34，半導體記憶裝置的記憶體管理控制器更新分區更新序列，並在執行步驟S34後，再次執行步驟S32。
接著，假設半導體記憶裝置具有四個記憶庫，且每一記憶庫內具有兩個索引值相同的特殊分區及其他三個索引值不同的分區，則在不同分區更新序列的情況下的不同實施例描述如下。
請參照圖4A，圖4A是本發明實施例之不同周期下之分區更新序列表。在第一週期cycle0內，分區更新序列sequence[cycle0]是用來指示半導體記憶裝置的記憶體管理控制器選取在記憶庫BANK_A內索引值相同的兩個特殊分區SEC[0]的兩條字元線，以及選取分別在記憶庫BANK_B~BANK_D中的三條字元線，以更新被選取之字元線的多個記憶體單元，其中三條字元線分別在記憶庫中BANK_B的分區SEC[1]、記憶庫中BANK_C的分區SEC[2]與記憶庫中BANK_D的分區SEC[3]。
在第二周期cycle1內，分區更新序列sequence[cycle1]是用來指示半導體記憶裝置的記憶體管理控制器選取在記憶庫BANK_B內索引值相同的兩個特殊分區SEC[0]的兩條字元線，以及選取分別在記憶庫BANK_A、BANK_C、BANK_D中的三條字元線，以更新被選取之字元線的多個記憶體單元，其中三條字元線分別在記憶庫中BANK_A的分區SEC[3]、記憶庫中BANK_C的分區SEC[1]與記憶庫中BANK_D的分區SEC[2]。
在第三周期cycle2內，分區更新序列sequence[cycle2]是用來指示半導體記憶裝置的記憶體管理控制器選取在記憶庫BANK_C內索引值相同的兩個特殊分區SEC[0]的兩條字元線，以及選取分別在記憶庫BANK_A、BANK_B、BANK_D中的三條字元線，以更新被選取之字元線的多個記憶體單元，其中三條字元線分別在記憶庫中BANK_A的分區SEC[2]、記憶庫中BANK_B的分區SEC[3]與記憶庫中BANK_D的分區SEC[1]。
在第四周期cycle3內，分區更新序列sequence[cycle3]是用來指示半導體記憶裝置的記憶體管理控制器選取在記憶庫BANK_D內索引值相同的兩個特殊分區SEC[0]的兩條字元線，以及選取分別在記憶庫BANK_A~BANK_C中的三條字元線，以更新被選取之字元線的多個記憶體單元，其中三條字元線分別在記憶庫中BANK_A的分區SEC[1]、記憶庫中BANK_B的分區SEC[2]與記憶庫中BANK_C的分區SEC[3]。
請參照圖4B，圖4B是本發明另一實施例之不同周期下之分區更新序列表。在第一周期cycle0內，分區更新序列sequence[cycle0]是用來指示半導體記憶裝置的記憶體管理控制器選取在記憶庫BANK_A內索引值相同的兩個特殊分區SEC[0]的兩條字元線，以及選取分別在記憶庫BANK_B~BANK_D中的三條字元線，以更新被選取之字元線的多個記憶體單元，其中三條字元線分別在記憶庫BANK_B~BANK_D中的分區SEC[3]。
在第二周期cycle1內，分區更新序列sequence[cycle1]是用來指示半導體記憶裝置的記憶體管理控制器選取在記憶庫BANK_B內索引值相同的兩個特殊分區SEC[0]的兩條字元線，以及選取分別在記憶庫BANK_A、BANK_C、BANK_D中的三條字元線，以更新被選取之字元線的多個記憶體單元，其中三條字元線分別在記憶庫BANK_A、BANK_C、BANK_D中的分區SEC[2]。
在第三周期cycle2內，分區更新序列sequence[cycle2]是用來
指示半導體記憶裝置的記憶體管理控制器選取在記憶庫BANK_C內索引值相同的兩個特殊分區SEC[0]的兩條字元線，以及選取分別在記憶庫BANK_A、BANK_B、BANK_D中的三條字元線，，以更新被選取之字元線的多個記憶體單元，其中三條字元線分別在記憶庫BANK_A、BANK_B、BANK_D中的分區SEC[1]。
在第四周期cycle3內，分區更新序列sequence[cycle3]是用來指示半導體記憶裝置的記憶體管理控制器選取在記憶庫BANK_D內索引值相同的兩個特殊分區SEC[0]的兩條字元線，以及選取分別在記憶庫BANK_A~BANK_C中的三條字元線，以更新被選取之字元線的多個記憶體單元，其中三條字元線分別在記憶庫BANK_A中的分區SEC[3]、記憶庫BANK_B中的分區SEC[2]與記憶庫BANK_C中的分區SEC[1]。
請參照圖4C，圖4C是本發明另一實施例之不同周期下之分區更新序列表。在第一周期cycle0內，分區更新序列sequence[cycle0]是用來指示半導體記憶裝置的記憶體管理控制器選取在記憶庫BANK_A內索引值相同的兩個特殊分區SEC[0]的兩條字元線，以及選取分別在記憶庫BANK_B~BANK_D中的三條字元線，以更新被選取之字元線的多個記憶體單元，其中三條字元線分別在記憶庫BANK_B中的分區SEC[3]、記憶庫BANK_C中的分區SEC[2]與記憶庫BANK_D中的分區SEC[2]。
在第二周期cycle1內，分區更新序列sequence[cycle1]是用來指示半導體記憶裝置的記憶體管理控制器選取在記憶庫BANK_B內索引值相同的兩個特殊分區SEC[0]的兩條字元線，以及選取分別在記憶庫BANK_A、BANK_C與BANK_D的三條字元線，以更新被選取之字元線的多個記憶體單元，其中三條字元線分別在記憶庫BANK_A中的分區SEC[1]、記憶庫BANK_C中的分區SEC[1]與記憶庫BANK_D中的分區SEC[3]。
在第三周期cycle2內，分區更新序列sequence[cycle2]是用來
指示半導體記憶裝置的記憶體管理控制器選取在記憶庫BANK_C內索引值相同的兩個特殊分區SEC[0]的兩條字元線，以及選取分別在記憶庫BANK_A、BANK_B與BANK_D中的三條字元線，以更新被選取之字元線的多個記憶體單元，其中三條字元線分別在記憶庫BANK_A中的分區SEC[2]、記憶庫BANK_B中的分區SEC[2]與記憶庫BANK_D中的分區SEC[1]。
在第四周期cycle3內，分區更新序列sequence[cycle3]是用來指示半導體記憶裝置的記憶體管理控制器選取在記憶庫BANK_D內索引值相同的兩個特殊分區SEC[0]的兩條字元線，以及選取分別在記憶庫BANK_A~BANK_C中的三條字元線，以更新被選取之字元線的多個記憶體單元，其中三條字元線分別在記憶庫BANK_A中的分區SEC[3]、記憶庫BANK_B中的分區SEC[1]與記憶庫BANK_C中的分區SEC[3]。
根據以上實施例所述，可以得知，在一個周期內，在至少四個記憶庫的其中之一者之索引值相同的兩個特殊分區的兩條字元線與在其他三個記憶庫內的三條字元線會被被選取，然後，被選取之四條字元線的多個記憶體單元會被更新，其中所述三條字元線的每一條在對應記憶庫的三個分區的其中之一。然而，如上所述，本發明並非侷限於上述實施例。在其他實施例中，在一個周期內，僅有其中一個記憶庫的索引值相同的兩個特殊分區的兩條字元線被選取，又或者是記憶庫中索引值相同的兩個特殊分區的字元線都不被選取。
〔半導體記憶裝置之實施例〕
本發明的一個實施例更提供一種開放式位元線架構之半導體記憶裝置。半導體記憶裝置包括電荷幫浦、記憶體管理控制器以及至少四個記憶庫。每一記憶庫內具有索引值相同的兩個特殊分區及其他索引值不同的至少三個分區。
上述的方法可以執行在所述半導體記憶裝置。在每一個周期
內，記憶體管理控制器選取其中一個記憶庫中索引值相同的兩個特殊分區的兩條字元線，以及選取分別在其他記憶庫中的其他多條字元線，其中，其他多條字元線的每一條在對應記憶庫中的分區的其中之一，然後，記憶體管理控制器更新被選取之字元線的多個記憶體單元。又或者，記憶體管理控制器選取分別在記憶庫中多條字元線，其中多條字元線的每一條在對應記憶庫中的多個分區的其中之一，然後，記憶體管理控制器更新被選取之字元線的多個記憶體單元。
〔實施例的可能功效〕
綜上所述，本發明實施例所提供的自動更新記憶體單元方法適用於開放式位元線架構之半導體記憶裝置。所述自動更新記憶體單元方法可以有效降低半導體記憶裝置中所需的晶片面積及成本，並可有效地降低半導體記憶裝置內電荷幫浦所需產生的更新電壓。
以上所述僅為本發明之實施例，其並非用以侷限本發明之專利範圍。
S31~S34‧‧‧步驟流程
Claims (10)
- 一種自動更新記憶體單元的方法，適用於一開放式位元線架構之半導體記憶裝置，其中該半導體記憶裝置包括M個記憶庫，每一記憶庫具有一索引值相同的兩個特殊分區及多個索引值不同的L個分區，且該方法包括：於一週期內，選取該記憶庫中該索引值相同的該兩個特殊分區的兩條字元線與分別位於其他該(M-1)個記憶庫中的(M-1)條字元線，其中該(M-1)條字元線的每一條位於該對應記憶庫之該L個分區的其中之一；以及更新被選取之該些字元線的複數個記憶體單元。
- 如申請專利範圍第1項所述之自動更新記憶體單元的方法，其中M值為4，且L值為3。
- 如申請專利範圍第1項所述之自動更新記憶體單元的方法，其中在每一個週期內，該記憶庫中該索引值相同的該兩個特殊分區的該兩條字元線與分別位於其他該(M-1)個記憶庫的該(M-1)條字元線被選取，其中該(M-1)條字元線的每一條位於該對應記憶庫之該L個分區的其中之一。
- 如申請專利範圍第1項所述之自動更新記憶體單元的方法，更包括：在其他一周期內，選取該M個記憶庫中的M條字元線，其中該M條字元線的每一條位於該對應記憶庫之該L個分區的其中之一。
- 如申請專利範圍第4項所述之自動更新記憶體單元的方法，其中根據一分區更新序列，選取該記憶庫中該索引值相同的該兩個特殊分區的該兩條字元線與分別在其他該(M-1)個記憶庫中的該(M-1)條字元線，其中該(M-1)條字元線的每一條位於該對應記憶庫中的該L個分區的其中之一，又或者選取該M個記憶庫中的M條字元線，其中該M條字元線的每一條位於該對應記憶庫之該 L個分區的其中之一。
- 一種開放式位元線架構的半導體記憶裝置，包括：M個記憶庫，每一記憶庫具有一索引值相同的兩個特殊分區及多個索引值不同的L個分區；一記憶體管理控制器，用以在一周期內，選取該記憶庫中該索引值相同的該兩個特殊分區的兩條字元線與分別位於其他該(M-1)個記憶庫中的(M-1)條字元線，其中該(M-1)條字元線的每一條位於該對應記憶庫之該L個分區的其中之一；以及一電荷幫浦，用以產生一更新電壓，以更新被選取之該些字元線的複數個記憶體單元。
- 如申請專利範圍第6項所述之半導體記憶裝置，其中M值為4，且L值為3。
- 如申請專利範圍第6項所述之半導體記憶裝置，其中在每一周期內，該記憶體管理控制器選取該記憶庫中該索引值相同的該兩個特殊分區的該兩條字元線，以及選取分別在其他該(M-1)個記憶庫中的該(M-1)條字元線，其中該(M-1)條字元線的每一條位於該對應記憶庫中的該L個分區的其中之一。
- 如申請專利範圍第6項所述之半導體記憶裝置，其中在其他一周期內，該記憶體管理控制器選取選取該M個記憶庫中的M條字元線，其中該M條字元線的每一條位於該對應記憶庫之該L個分區的其中之一。
- 如申請專利範圍第9項所述之半導體記憶裝置，其中該記憶體管理控制器根據一分區更新序列，選取該記憶庫中該索引值相同的該兩個特殊分區的該兩條字元線與分別在其他該(M-1)個記憶庫中的該(M-1)條字元線，其中該(M-1)條字元線的每一條位於該對應記憶庫中的該L個分區的其中之一，又或者選取該M個記憶庫中的M條字元線，其中該M條字元線的每一條位於該對應記憶庫之該L個分區的其中之一。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103101531A TWI511162B (zh) | 2014-01-15 | 2014-01-15 | 自動更新記憶體單元的方法及使用其之半導體記憶裝置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103101531A TWI511162B (zh) | 2014-01-15 | 2014-01-15 | 自動更新記憶體單元的方法及使用其之半導體記憶裝置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201528283A TW201528283A (zh) | 2015-07-16 |
| TWI511162B true TWI511162B (zh) | 2015-12-01 |
Family
ID=54198372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW103101531A TWI511162B (zh) | 2014-01-15 | 2014-01-15 | 自動更新記憶體單元的方法及使用其之半導體記憶裝置 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI511162B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1258887A2 (en) * | 2001-05-14 | 2002-11-20 | Infineon Technologies AG | Memory architecture with refresh and sense amplifiers |
| TW536702B (en) * | 2001-06-07 | 2003-06-11 | Mitsubishi Electric Corp | Semiconductor memory device |
| US20090296510A1 (en) * | 2008-05-30 | 2009-12-03 | Samsung Electronics Co., Ltd. | Semiconductor memory device having refresh circuit and word line activating method therefor |
| US20130336079A1 (en) * | 2012-06-14 | 2013-12-19 | Samsung Electronics Co., Ltd. | Memory device, operation method thereof and memory system having the same |
-
2014
- 2014-01-15 TW TW103101531A patent/TWI511162B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1258887A2 (en) * | 2001-05-14 | 2002-11-20 | Infineon Technologies AG | Memory architecture with refresh and sense amplifiers |
| TW536702B (en) * | 2001-06-07 | 2003-06-11 | Mitsubishi Electric Corp | Semiconductor memory device |
| US20090296510A1 (en) * | 2008-05-30 | 2009-12-03 | Samsung Electronics Co., Ltd. | Semiconductor memory device having refresh circuit and word line activating method therefor |
| US20130336079A1 (en) * | 2012-06-14 | 2013-12-19 | Samsung Electronics Co., Ltd. | Memory device, operation method thereof and memory system having the same |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201528283A (zh) | 2015-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9117546B2 (en) | Method for auto-refreshing memory cells in semiconductor memory device and semiconductor memory device using the method | |
| US9431086B2 (en) | Memory circuit and refresh method thereof | |
| KR102433093B1 (ko) | 리프레쉬 제어 장치 및 이를 포함하는 메모리 장치 | |
| TWI652673B (zh) | 半導體記憶裝置 | |
| US9786351B2 (en) | Semiconductor memory device for performing refresh operation and operating method therof | |
| US9570143B2 (en) | Semiconductor memory device for performing refresh operation | |
| US9165634B2 (en) | Semiconductor memory device and refresh control system | |
| TWI651735B (zh) | 記憶體裝置及包含該記憶體裝置之記憶體系統 | |
| US9190139B2 (en) | Memory and memory system including the same | |
| US9214216B2 (en) | Semiconductor device and operation method thereof | |
| US9311986B2 (en) | Semiconductor memory device | |
| US9672892B2 (en) | Memory device and memory system including the same | |
| JP2006147123A (ja) | メモリ装置のリフレッシュ方法 | |
| US9349431B1 (en) | Systems and methods to refresh storage elements | |
| US9627096B2 (en) | Semiconductor memory device | |
| KR20120081352A (ko) | 리프레시 제어 회로, 이를 이용한 메모리 장치 및 그 리프레시 제어 방법 | |
| TWI511162B (zh) | 自動更新記憶體單元的方法及使用其之半導體記憶裝置 | |
| US9747970B2 (en) | Refresh circuit | |
| CN105931667A (zh) | 一种闪存的编程方法 | |
| US10818335B2 (en) | Memory storage apparatus and operating method with multiple modes for refresh operation | |
| US9472260B1 (en) | Semiconductor memory device | |
| KR20060084071A (ko) | 반도체 메모리에서의 리프레쉬 제어회로 및 그에 따른제어방법 | |
| CN105788643B (zh) | Rom单元及其读取方法和装置、存储器 | |
| CN105845169B (zh) | 半导体器件及其驱动方法 | |
| KR101469869B1 (ko) | 디지털 신호처리 프로세서 및 데이터 입출력 방법 |