TWI507877B - 介面電路及串列介面記憶體的存取模式選擇方法 - Google Patents

Description

介面電路及串列介面記憶體的存取模式選擇方法

本發明是有關於一種介面電路，且特別是有關於一種可進行單傳輸速率以及雙傳輸速率的存取模式間進行切換的介面電路。

隨著電子技術的進步，消費性電子產品成為人們生活中不可缺少的必要工具。而為了提供電子產品進行必要資訊的記錄功能，多種記憶體因應而生。在非揮發式記憶體的領域中，一種利用串列周邊介面(serial peripheral interface,SPI)作為傳輸介面的快閃記憶體被提出。這種具有串列周邊介面的快閃記憶體可以利用很少的腳位來進行足夠量的資料存取動作，有效降低電路面積的需求量。然而，相對的，透過串列介面來進行資料存取，該如何使資料的存取可以更快速的被執行，是本領域設計者的一大課題。

在習知的技術領域中，在針對串列周邊介面的快閃記憶體進行存取時，可以透過增加硬體的腳位，來進行一次多位元的 資料存取，但這種方式顯然需要增加電路面積以及封裝顆粒大小，而影響產品的成本。另外，習知的技術領域亦透過加快串列周邊介面的快閃記憶體的系統頻率來增快其存取效率，但如此一來，整個快閃記憶體都必須要設計為可以在較大系統頻率範圍下正常動作，這樣的設計往往也需要較大的電路面積方能完成，且也須受限於系統所能運作的最大頻率。

本發明提供一種介面電路，可使串列介面記憶體有彈性的在單向存取模式以及雙向存取模式間進行切換，以達到雙倍傳輸速率的效果。

本發明提供一種串列介面記憶體的存取模式選擇方法，使串列介面記憶體進行單向存取模式以及雙向存取模式的切換動作。

本發明的介面電路，適用於串列介面記憶體，介面電路包括控制器、倍頻時脈產生器、選擇器以及時脈控制器。控制器耦接串列介面控制信號，接收控制命令。控制器並解碼控制命令以產生倍頻時脈致動信號，時脈控制器依據倍頻時脈致動信號產生模式切換信號。倍頻時脈產生器耦接控制器。倍頻時脈產生器接收系統時脈信號以及倍頻時脈致動信號，並依據倍頻時脈致動信號對系統時脈信號進行倍頻動作以產生倍頻時脈信號。選擇器耦接倍頻時脈產生器及時脈控制器，接收系統時脈信號、倍頻時 脈信號以及模式切換信號，依據模式切換信號選擇時脈信號或倍頻時脈信號以作為串列介面記憶體的選中存取時脈。同時介面電路也由單向存取模式進入雙向存取模式。

本發明的串列介面記憶體的存取模式選擇方法包括：接收由串列介面控制信號傳送的控制命令，並解碼控制命令以產生倍頻時脈致動信號以及模式切換信號；並且，依據倍頻時脈致動信號對系統時脈信號進行倍頻動作以產生倍頻時脈信號；以及，依據模式切換信號選擇該時脈信號或倍頻時脈信號以作為串列介面記憶體的選中存取時脈。

基於上述，本發明提供介面電路以針對串列介面控制信號傳送的控制命令進行解碼以產生倍頻時脈致動信號，並透過時脈控制器產生模式切換信號。並透過模式切換信號來決定是否透過預定的時序排程以產生倍頻時脈信號以作為選中存取時脈，來作為進行串列介面記憶體的內部存取的時脈信號。如此一來，串列介面記憶體可有彈性的選擇單向資料傳輸或雙向資料傳輸的來進行存取，提升串列介面記憶體資料傳輸的效能。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

100‧‧‧介面電路

110‧‧‧控制器

120‧‧‧倍頻時脈產生器

130‧‧‧選擇器

140‧‧‧時脈緩衝器

150‧‧‧時脈控制器

210‧‧‧命令暫存器

220‧‧‧命令解碼器

230‧‧‧位址暫存器

240‧‧‧資料暫存器

250‧‧‧讀取延遲控制器

260‧‧‧位址計數器

270‧‧‧時序控制器

MS1‧‧‧模式切換信號

MS‧‧‧倍頻時脈致動信號

SCK‧‧‧系統時脈信號

DSCK‧‧‧倍頻時脈信號

CKIN‧‧‧選中存取時脈

SPS‧‧‧串列介面控制信號

RCNT‧‧‧時脈數

ADDINI‧‧‧初始存取位址

圖1繪示本發明一實施例的介面電路的示意圖。

圖2繪示本發明實施例的控制器的一實施方式的示意圖。

圖3繪示本發明一實施例的串列介面記憶體的存取模式選擇方法的流程圖。

圖4繪示的本發明再一實施例的串列介面記憶體的存取模式選擇方法的流程圖。

以下請參照圖1，圖1繪示本發明一實施例的介面電路100的示意圖。介面電路100是用於串列介面記憶體，例如是串列周邊介面的快閃記憶體。介面電路100包括控制器110、倍頻時脈產生器120、時脈控制器150以及選擇器130。控制器110接收串列介面控制信號SPS，控制器110並接收控制命令。控制器110並解碼控制命令以產生倍頻時脈致動信號MS，並透過時脈控制器150來產生模式切換信號MS1。其中，當控制命令指示倍頻時脈產生器120要對系統時脈信號SCK進行倍頻動作時，倍頻時脈致動信號MS及模式切換信號MS1可以是相同的。倍頻時脈產生器120耦接控制器110。倍頻時脈產生器120接收系統時脈信號SCK以及倍頻時脈致動信號MS。倍頻時脈產生器120並依據倍頻時脈致動信號MS對系統時脈信號SCK進行倍頻動作以產生倍頻時脈信號DSCK，倍頻時脈信號DSCK將同步於系統時脈信號SCK的上或下觸發緣。選擇器130則耦接倍頻時脈產生器120及時脈控制器150。選擇器130接收系統時脈信號SCK、倍頻時脈信號DSCK 以及模式切換信號MS1。選擇器130依據模式切換信號MS1選擇時脈信號SCK或倍頻時脈信號DSCK以作為串列介面記憶體的選中存取時脈CKIN。

具體來說明，在本實施例中，控制器110可以接收使用者藉由串列介面控制信號SPS所傳送的控制命令，並且，控制器110可針對所接收到的控制命令進行解碼動作，並判讀其所接收到的控制命令是否為設定串列介面快閃記憶體存取模式的命令，在本實施例中，單向存取模式透過存取時脈CKIN的上升緣或下降緣進行存取，雙向存取模式則透過存取時脈CKIN的上升緣及下降緣進行存取。若控制器110判讀出所接收到的控制命令是要針對串列介面快閃記憶體的存取模式的進行設定時，則依據這個控制命令來產生倍頻時脈致動信號MS以及模式切換信號MS1。舉例來說，當控制器110判讀出所接收到的控制命令式設定串列介面快閃記憶體為雙向存取模式時，控制器110可以產生例如等於邏輯高準位的模式切換信號MS1，相對的，當控制器110判讀出所接收到的控制命令式設定不包含串列介面快閃記憶體為雙向存取模式時，控制器110可以產生例如等於邏輯低準位的模式切換信號MS1。當然，上述模式切換信號MS1的邏輯高、低準位與傳輸速率模式的關係可以由設計者自行決定，不受限於上述的範例。

承續上述的範例，當倍頻時脈產生器120接收到等於邏輯高準位的倍頻時脈致動信號MS時，則被啟動以針對所接收的系統時脈信號SCK執行倍頻動作，並透過這個倍頻動作來產生倍 頻時脈信號DSCK。在此，倍頻時脈產生器120可以針對系統時脈信號SCK進行2倍頻來產生倍頻時脈信號DSCK。亦或者，倍頻時脈產生器120也可以針對系統時脈信號SCK進行偶數倍(例如2的N次方，N為正整數)的倍頻動作。

當讀寫指令結束後，倍頻時脈產生器120將接收到等於邏輯低準位的模式切換信號MS1，倍頻時脈產生器120可以被禁能而停止工作，以節省不必要的電能消耗。

選擇器130則同時接收系統時脈信號SCK以及倍頻時脈信號DSCK，並依據模式切換信號MS1來在預定時脈排程選擇系統時脈信號SCK以及倍頻時脈信號DSCK的其中之一以作為選中存取時脈CKIN。承續前述的範例，當模式切換信號MS1為邏輯高準位時，選擇器130可選擇倍頻時脈信號DSCK以作為選中存取時脈CKIN，相對的，當模式切換信號MS1為邏輯低準位時，選擇器130可選擇系統時脈信號SCK以作為選中存取時脈CKIN。

附帶一提的，選中存取時脈CKIN被用來提供至串列介面快閃記憶體中以進行資料讀取或資料寫入的動作。因此，本實施例中，雖僅有串列介面快閃記憶體中與資料存取相關的硬體會工作在相對高頻的倍頻時脈信號DSCK。但，串列介面快閃記憶體內部也僅需要單一個時脈信號源(系統時脈信號SCK，即此選中存取時脈CKIN)。也就是說，透過介面電路100，也可不需要增加大量的硬體的電路的條件下，串列介面快閃記憶體可動態的切換其資料存取的傳輸速率。

在另一方面，介面電路100更包括時脈緩衝器140。時脈緩衝器140耦接在選擇器130以及倍頻時脈產生器120接收系統時脈信號SCK的路徑間，作為系統時脈信號SCK進行傳輸時的緩衝電路。

以下請參照圖2，圖2繪示本發明實施例的控制器110的一實施方式的示意圖。控制器110包括命令暫存器210、命令解碼器220、位址暫存器230、資料暫存器240、讀取延遲控制器250、位址計數器260以及時序控制器270。命令暫存器210由串列介面控制信號SPS接收控制命令並暫存控制命令。命令解碼器220耦接命令暫存器210以接收控制命令，並解碼控制命令以產生倍頻時脈致動信號MS。且命令暫存器210則是用來暫存由串列介面信號SPS所接收的控制命令。位址暫存器230根據不同讀寫指令在特定區間中接收串列介面信號SPS，並藉由串列介面信號SPS來獲得串列介面記憶體的初始存取位址ADDINI，並將初始存取位址ADDINI暫存在位址暫存器230中。資料暫存器240同樣也根據不同讀寫指令在特定時脈區間中接收串列介面信號SPS，並藉由串列介面信號SPS來獲得要寫入串列介面記憶體的資料，並暫存對串列介面記憶體進行寫入動作的暫存資料在資料暫存器240中。

在另一方面，命令解碼器220還可耦接至控制器110外的模式狀態暫存記憶體201。其中，預設控制命令可以預先被儲存在模式狀態暫存記憶體201中。模式狀態暫存記憶體201並傳送預設命令參數至命令解碼器220以共同進行命令解碼動作，以根 據預設值設定不同的時脈轉換排程來產生倍頻時脈致動信號MS。

位址計數器260則耦接位址暫存器230，並接收初始存取位址ADDINI以及選中存取時脈CKIN。位址計數器260並以初始存取位址ADDINI為計數起點以依據選中存取時脈CKIN進行位址計數動作。

另外，命令暫存器210、位址暫存器230及資料暫存器240均接收選中存取時脈CKIN以作為操作時脈信號。換句話說，當串列介面記憶體選擇雙向存取模式進行工作時，命令暫存器210、位址暫存器230以及資料暫存器240的工作速率可以同步加倍。

附帶一提的，讀取延遲控制器250耦接至命令暫存器210。讀取延遲控制器250可以依據命令暫存器210所暫存的控制命令來決定串列介面記憶體進行讀取時的讀取延遲的時脈數RCNT。

以下請參照圖3，圖3繪示本發明一實施例的串列介面記憶體的存取模式選擇方法的流程圖。其中，在步驟S310中，接收由串列介面控制信號傳送的控制命令，並解碼控制命令以產生倍頻時脈致動信號，以透過時序控制產生模式切換信號。並且，在步驟S320中，則依據倍頻時脈致動對系統時脈信號進行倍頻動作以產生倍頻時脈信號。在步驟S330中，再依據模式切換信號選擇該時脈信號或倍頻時脈信號以作為串列介面記憶體的選中存取時脈。

為更仔細說明本發明實施例的動作細節，以下請參照圖4繪示的本發明再一實施例的串列介面記憶體的存取模式選擇方法的流程圖。在步驟410中，先以單向傳輸速率模式接收控制命令，再於步驟S420中判斷控制命令是否需切換為雙向存取模式。若判斷的結果為需切換為雙向存取模式時，則執行步驟S421以進行解碼雙向存取模式的相關命令，並在步驟S422啟動倍頻時脈產生器以產生倍頻時脈信號，並在預定時程切換倍頻時脈信號為選中存取時脈信號。接著，在步驟S423進行要對串列介面記憶體進行讀出或寫入資料的判斷，若判斷結果為資料讀出，則進行步驟S4251以執行讀出命令。在完成步驟S4251的讀出命令後則在步驟S4252關閉倍頻時脈產生器以停止產生倍頻時脈信號，並回復原時脈信號為選中存取時脈信號，且進入步驟S430來進入待機狀態。相對的，若步驟S423判斷出要進行資料寫入動作時，則執行步驟S4241來以雙向存取模式寫入資料，當步驟S4241完成後，並在步驟S4242關閉倍頻時脈產生器以停止產生倍頻時脈信號，且在步驟S4243執行串列介面記憶體的內部寫入動作。最後，在資料的寫入動作都完成後，進入步驟S430來進入待機狀態。

此外，若步驟S420判斷的結果為否時，則進行步驟S427以單向存取模式來執行寫入或讀取的命令，並在完成所要執行的寫入或讀取的命令後，進入步驟S430來進入待機狀態。

綜上所述，本發明提供介面電路來提供使用者可動態選擇利用單向存取模式或是雙向存取模式來進行串列介面記憶體的 資料的存取動作。如此一來，串列介面記憶體的存取速率可以更依據使用者的需求來進行動態的調整，有效提升串列介面記憶體的整體效率。

100‧‧‧介面電路

110‧‧‧控制器

120‧‧‧倍頻時脈產生器

130‧‧‧選擇器

140‧‧‧時脈緩衝器

150‧‧‧時脈控制器

MS‧‧‧倍頻時脈致動信號

MS1‧‧‧模式切換信號

SCK‧‧‧系統時脈信號

DSCK‧‧‧倍頻時脈信號

CKIN‧‧‧選中存取時脈

SPS‧‧‧串列介面控制信號

Claims (15)

1. 一種介面電路，適用於一串列介面記憶體，包括：一控制器，接收一串列介面控制信號，接收一控制命令，該控制器並解碼該控制命令以產生一倍頻時脈致動信號；一時脈控制器，耦接該控制器，接收並依據該倍頻時脈致動信號來產生一模式切換信號；一倍頻時脈產生器，耦接該控制器，該倍頻時脈產生器接收一系統時脈信號以及該倍頻時脈致動信號，並依據該倍頻時脈致動信號對該系統時脈信號進行倍頻動作以產生一倍頻時脈信號；以及一選擇器，耦接該倍頻時脈產生器及該時脈控制器，接收該系統時脈信號、該倍頻時脈信號以及該模式切換信號，依據該模式切換信號選擇該時脈信號或該倍頻時脈信號以作為該串列介面記憶體的一選中存取時脈。
2. 如申請專利範圍第1項所述的介面電路，其中該控制命令指示該串列介面記憶體進入一雙向存取模式時，該控制器透過所產生的該倍頻時脈致動信號使該倍頻時脈產生器產生該倍頻時脈信號，並使該選擇器選擇該倍頻時脈信號以作為該選中存取時脈。
3. 如申請專利範圍第1項所述的介面電路，其中該控制命令指示該串列介面記憶體進入一單向存取模式時，該控制器透過所產生的該倍頻時脈致動信號使該倍頻時脈產生器停止產生該倍頻時脈信號，並使該選擇器選擇該系統時脈信號以作為該選中存取 時脈。
4. 如申請專利範圍第1項所述的介面電路，其中該控制器包括：一命令暫存器，由該串列介面控制信號接收該控制命令並暫存該控制命令；以及一命令解碼器，耦接該命令暫存器以接收該控制命令，並解碼該控制命令以產生該倍頻時脈致動信號。
5. 如申請專利範圍第4項所述的介面電路，更包括：一模式狀態暫存記憶體，耦接至該命令解碼器，用以提供該控制命令至該命令解碼器。
6. 如申請專利範圍第4項所述的介面電路，其中該控制器更包括：一位址暫存器，暫存該串列介面記憶體的一初始存取位址；一資料暫存器，暫存對該串列介面記憶體進行存取動作的暫存資料；以及一位址計數器，耦接該位址暫存器以及該選擇器，接收該初始存取位址以及該選中存取時脈，並以該初始存取位址為計數起點以依據該選中存取時脈進行位址計數動作。
7. 如申請專利範圍第1項所述的介面電路，其中更包括：一時脈緩衝器，耦接在該選擇器及該倍頻時脈產生器接收該系統時脈信號的路徑間。
8. 如申請專利範圍第1項所述的介面電路，其中更包括： 一讀取延遲控制器，耦接至該控制器及該倍頻時脈產生器，該讀取延遲控制器依據該模式切換信號來控制該串列介面記憶體的讀取延遲。
9. 如申請專利範圍第1項所述的介面電路，其中當該倍頻時脈產生器依據該倍頻時脈致動信號進行倍頻動作時，該模式切換信號等於該倍頻時脈致動信號。
10. 一種串列介面記憶體的存取模式選擇方法，包括：接收由一串列介面控制信號傳送的一控制命令，並解碼該控制命令以產生一倍頻時脈致動信號及一模式切換信號；依據該倍頻時脈致動信號對該系統時脈信號進行倍頻動作以產生一倍頻時脈信號；以及依據該模式切換信號選擇該時脈信號或該倍頻時脈信號以作為該串列介面記憶體的一選中存取時脈。
11. 如申請專利範圍第10項所述的串列介面記憶體的存取模式選擇方法，其中，當該控制命令指示該串列介面記憶體進入一雙向存取模式時，該倍頻時脈致動信號指示產生該倍頻時脈信號，並選擇該倍頻時脈信號以作為該選中存取時脈。
12. 如申請專利範圍第10項所述的串列介面記憶體的存取模式選擇方法，其中，當該控制命令指示該串列介面記憶體進入一單向存取模式時，該倍頻時脈致動信號指示停止產生該倍頻時脈信號，並選擇該系統時脈信號以作為該選中存取時脈。
13. 如申請專利範圍第10項所述的串列介面記憶體的存取模 式選擇方法，其中更包括：暫存該串列介面記憶體的一初始存取位址；暫存對該串列介面記憶體進行存取動作的暫存資料；以及接收該初始存取位址以及該選中存取時脈，並以該初始存取位址為計數起點以依據該選中存取時脈進行位址計數動作。
14. 如申請專利範圍第10項所述的串列介面記憶體的存取模式選擇方法，其中更包括：依據該模式切換信號來控制該串列介面記憶體的讀取延遲。
15. 如申請專利範圍第10項所述的串列介面記憶體的存取模式選擇方法，其中當該倍頻時脈致動信號指示對該系統時脈信號進行倍頻動作時，該模式切換信號等於該倍頻時脈致動信號。