TWI505621B - 橋式整流器以及其製造方法 - Google Patents
橋式整流器以及其製造方法 Download PDFInfo
- Publication number
- TWI505621B TWI505621B TW102113330A TW102113330A TWI505621B TW I505621 B TWI505621 B TW I505621B TW 102113330 A TW102113330 A TW 102113330A TW 102113330 A TW102113330 A TW 102113330A TW I505621 B TWI505621 B TW I505621B
- Authority
- TW
- Taiwan
- Prior art keywords
- type
- common
- pair
- diode die
- regions
- Prior art date
Links
Description
本發明是有關於一種整流器及其製造方法,且特別是有關於一種橋式整流器及其製造方法。
橋式整流器是一種普遍應用於將交流電流(alternating current,AC)轉換成直流電源(direct current,DC)的整流器。一般來說,現有的橋式整流器是由四顆獨立的二極體晶粒(diode die)所組成。每個二極體晶粒皆會製作兩個電極接點,且這些二極體會經由導線(lead)或導線架(lead frame),且通常會以焊接的方式連接而成。所以,在現有橋式整流器的製造過程中,須要將上述四顆二極體晶粒組裝才能形成橋式整流器。
本發明提供了一種橋式整流器,其所包括的晶粒具有二個二極體,而利用此晶粒,可以簡化橋式整流器的製造方法。
本發明提供了一種橋式整流器的製造方法,其可用以製造出上述橋式整流器。
本發明提供一種橋式整流器,其包括一共P型二極體晶粒、一共N型二極體晶粒、兩第一金屬層、兩對第二金屬層、一對交流輸入部以及一對直流輸出部。共P型二極體晶粒包括一共P型摻雜區、一對第一N型基底區以及一對N型摻雜區,而第一N型基底區位於共P型摻雜區以及N型摻雜區之間。共N型二極體晶粒包括一共N型摻雜區、一對第二N型基底區以及一對P型摻雜區,第二N型基底區位在共N型摻雜區以及P型摻雜區之間。第
一金屬層分別連接共N型摻雜區以及共P型摻雜區。第二金屬層分別連接P型摻雜區以及N型摻雜區。交流輸入部分別連接位於共N型二極體晶粒的其中一第二金屬層以及位於共P型二極體晶粒的其中一第二金屬層。直流輸出部連接第一金屬層。
本發明提供了一種橋式整流器的製造方法,包括提供兩個N型基板。之後,對各該N型基板進行雙面摻雜,以在其中一面形成N型重摻雜,另一形成P型摻雜。形成一溝槽於其中一N型基板的一側以形成一共P型二極體晶粒,且此共P型二極體晶粒包括一共P型摻雜區、一對N型摻雜區以及一對第一N型摻雜區。形成另一溝槽於另一N型基板包括P型摻雜的一側,以形成一共N型二極體晶粒,且此共N型二極體晶粒包括一共N型摻雜區、一對P型摻雜區以及一對第二N型摻雜區。分別形成一第一金屬層於共P型摻雜區以及共N型摻雜區上。分別形成一對第二金屬層於N型摻雜區以及P型摻雜區上。形成一對交流輸入部,各該交流輸入部分別連接於位於共N型二極體晶粒的其中一第二金屬層以及位於共P型二極體晶粒的其中一第二金屬層。形成一對直流輸出部,分別連接第一金屬層。
本發明提供了一種橋式整流器的製造方法,包括提供兩N型基板。對其中一N型基板的其中一面進行P型摻雜,以形成一共P型摻雜區以及一P型延伸部。對另一N型基板的其中一面進行N型摻雜,以形成一共N型摻雜區以及一N型延伸部。對具有P型延伸部的基板的另一面進行N型重摻雜,以形成一共P型二極體晶粒。對具有N型延伸部的基板的另外一面進行P型摻雜以形成一共N型二極體晶粒。分別形成一第一金屬層於共P型摻雜區以及共N型摻雜區上。分別形成一對第二金屬層於P型摻雜區以及N型摻雜區上。形成一對交流輸入部,各交流輸入部分別連接於位於共N型二極體晶粒的其中一第二金屬層以及位於共P型二極體晶粒的其中一第二金屬層。形成一對直流輸出部,分別連接
第一金屬層。
綜上所述,本發明提供一種橋式整流器及其製造方法。此橋式整流器包括一共P型二極體晶粒以及一共N型二極體晶粒。共P型二極體晶粒具有兩個分開的N型電極,且此兩個分開的N型電極共用一個共P型摻雜區。共N型二極體晶粒具有兩個分開的P型電極,且此兩個分開的P型電極共用一個共N型摻雜區。相較於習知橋式整流器而言,採用此種共P/N型二極體晶粒可以減少晶粒的使用,進而達到簡化製程的目的。
為使能更進一步瞭解本發明之特徵及技術內容,請參閱以下有關本發明之詳細說明與附圖,但是此等說明與所附圖式僅係用來說明本發明,而非對本發明的權利範圍作任何的限制。
1、2‧‧‧橋式整流器
11、21‧‧‧共P型二極體晶粒
12、22‧‧‧共N型二極體晶粒
13、23‧‧‧第一金屬層
14、24‧‧‧第二金屬層
15、25‧‧‧絕緣層
16a、16b、26a、26b‧‧‧交流輸入部
17a、17b、27a、27b‧‧‧直流輸出部
110、110’、120、120’、210、220‧‧‧N型基板
110”、210'、210”‧‧‧第一N型基底區
112、212‧‧‧共P型摻雜區
114、214‧‧‧N型摻雜區
116、126‧‧‧溝槽
216‧‧‧P型延伸部
226‧‧‧N型延伸部
120”、220'、220”‧‧‧第二N型基底區
122、222‧‧‧共N型摻雜區
124、224‧‧‧P型摻雜區
圖1為本發明第一實施例之橋式整流器立體示意圖。
圖1A至1E為本發明第一實施例之共P型二極體晶粒製造方法示意圖。
圖2A至2E為本發明第一實施例之共N型二極體晶粒製造方法示意圖。
圖3為本發明第一實施例之橋式整流器的電路示意圖。
圖4為本發明第二實施例之橋式整流器立體示意圖。
圖5A至5E為本發明第二實施例之共P型二極體晶粒製造方法示意圖。
圖6A至6E為本發明第二實施例之共N型二極體晶粒製造方法示意圖。
圖1為本發明第一實施例之橋式整流器1立體示意圖。請參閱圖1,橋式整流器1包括一共P型二極體晶粒11、一共N型二極體晶粒12、兩第一金屬層13、兩對第二金屬層14、兩絕緣層15、一對交流輸入部16a/16b以及一對直流輸出部17a/17b。圖1A
為本實施例中共P型二極體晶粒11的剖面示意圖,圖1B為本實施例中共N型二極體晶粒12的剖面示意圖。圖1A的剖面示意圖是根據圖1的剖面線A-A進行剖面而得,圖2A的剖面示意圖是根據圖1的剖面線B-B進行剖面而得。
請參閱圖1A以及圖2A,詳細而言,共P型二極體晶粒11包括一共P型摻雜區112、一對第一N型基底區110”、一對N型摻雜區114以及一溝槽116。一對第一N型基底區110”位於共P型摻雜區112上,而N型摻雜區114位於一對第一N型基底區110”上。也就是說,第一N型基底區110"位在共P型摻雜區112以及N型摻雜區114之間。而共P型摻雜區112、第一N型基底區110"以及N型摻雜區114的摻雜濃度大小為N型摻雜區114大於共P型摻雜區112大於第一N型基底區110"。然而,本發明不以此為限。
另外,溝槽116則位於一對第一N型基底區110”以及一對N型摻雜區114之間。也就是說,溝槽116會將第一N型基底區110"的兩個部份以及N型摻雜區114的兩個部份間隔開來,而共P型摻雜區112則並未被溝槽116分成兩部份。因此,位在溝槽116其中一側的第一N型基底區110"、對應在其上方的N型摻雜區114以及下方的共P型摻雜區112會形成一N-N-P的三層二極體結構。而位在溝槽126另一側的第一N型基底區110”、對應在其上方的N型摻雜區114以及下方的共P型摻雜區112會形成另一N-N-P的三層二極體結構。且上述兩個二極體結構會共用一個共P摻雜區,因此稱作共P型二極體晶粒結構,其實際上為一個二極體晶粒結構,但具有兩個二極體的功效。
共N型二極體晶粒12則包括一共N型摻雜區122、一對第二N型基底區120"、一對P型摻雜區124以及一溝槽126。第二N型基底區120"位於共N型摻雜區122上,而P型摻雜區124位於第二N型基底區120"上。也就是說,第二N型基底區120"位在共
N型摻雜區122以及P型摻雜區124之間。另外,共N型摻雜區122、第二N型基底區120"以及P型摻雜區124的摻雜濃度大小為共N型摻雜區122大於P型摻雜區124大於第二N型基底區120"。然而,本發明不以此為限。
而溝槽126則位於第二N型基底區120"以及P型摻雜區124之間。也就是說,溝槽126會將第二N型基底區120"的兩個部份以及P型摻雜區124的兩個部份間隔開來,而共N型摻雜區122則並未被溝槽126分隔開來。因此,位在溝槽126其中一側的第二N型基底區120”、對應在其上方的P型摻雜區124以及下方的共N型摻雜區122會形成一P-N-N的三層二極體結構。而位在溝槽126另一側的第二N型基底區120"、對應在其上方的P型摻雜區124以及下方的共N型摻雜區122則會形成另一P-N-N的三層二極體結構。且上述兩個二極體結構會共用一個共N型摻雜區122。因此稱作共N型二極體晶粒結構,其實際上為一個二極體晶粒結構,但具有兩個二極體的功效。
請同時參閱圖1、圖1A以及圖2A,絕緣層15分別位在共P型二極體晶粒11以及共N型二極體晶粒12之上,並覆蓋溝槽116以及溝槽126的側壁。此外,絕緣層15會暴露出位在共P型二極體晶粒11上層的N型摻雜區114以及位在共N型二極體晶粒12上層的P型摻雜區124。須說明的是,絕緣層15是作為共P型二極體晶粒11以及共N型二極體晶粒12的保護層。另外,絕緣層15的材質可以是氧化矽(silicon oxide,SiOx),半絕緣多晶矽(semi-insulatingpolycrystalline silicon:SIPOS),玻璃(passivation glass)或者是氮化矽(silicon nitride,SiNx)或是以上材料多層之組合,然而本發明不以此為限。
另外,兩個第一金屬層13分別位於共P型二極體晶粒11以及共N型二極體晶粒12的底部,並貼附且連接共P型摻雜區112以及共N型摻雜區122。兩對第二金屬層14則分別形成於共P型
二極體晶粒11的頂部以及共N型二極體晶粒12的頂部。詳細而言,其中一對第二金屬層14貼附於共P型二極體晶粒11中,絕緣層15所暴露出的N型摻雜區114之上,而另一對第二金屬層14則貼附於共N型二極體晶粒12中,絕緣層15所暴露出的P型摻雜區124之上。
請參閱圖1,橋式整流器1的共P型二極體晶粒11以及共N型二極體晶粒12會相互並排。此外,橋式整流器1還包括一對交流輸入部16a/16b以及一對直流輸出部17a/17b。如圖1所示,交流輸入部16a/16b位於共P型二極體晶粒11以及共N型二極體晶粒12的上方,一交流輸入部16a連接位於共P型二極體晶粒11的其中一第二金屬層14以及位於共N型二極體晶粒12的其中一第二金屬層14,且此兩個第二金屬層14彼此會電性連接。而另一交流輸入部16b則連接位於共P型二極體晶粒11的另一第二金屬層14以及位於共N型二極體晶粒12的另一第二金屬層14,且此兩個第二金屬層14彼此會電性連接。
須說明的是,交流輸入部16a/16b可以是利用導線架或者是打線(bonding wire)的方式電性連接位於共P型二極體晶粒11以及共N型二極體晶粒12上的第二金屬層14。交流輸入部16a/16b會再連接到交流電電源端以供交流電輸入。
而直流輸出部17a/17b則位於共P型二極體晶粒11以及共N型二極體晶粒12的下方,直流輸出部17a位於共P型二極體晶粒11的下方,並電性連接共P型二極體晶粒11的第一金屬層13。直流輸出部17b則位於共N型二極體晶粒12的下方,並電性連接共N型二極體晶粒12的第一金屬層13。另外,直流輸出部17a/17b還會再連接到直流電電源端,以供直流電輸出。另外,橋式整流器1還可以更包括一底座(圖未繪示),以提供共P型二極體晶粒11、共N型二極體晶粒12、交流輸入部16a/16b以及直流電輸出部17a/17b的放置。
圖3為本發明第一實施例之橋式整流器1的電路示意圖,從圖3的電路圖可知,本實施例的橋式整流器1具有整流的功能。當交流電從交流電輸入部16a/16b輸入共P型二極體晶粒11以及共N型二極體晶粒12之後,會達到整流的效果而得到直流電,並從直流電輸出部17a/17b輸出橋式整流器1。
以上所述為本發明第一實施例之橋式整流器1的結構。接下來,將針對此橋式整流器1的製造方法來進行說明。圖1A至圖1E為本發明第一實施例之共P型二極體晶粒11製造方法示意圖,圖2A至圖2E為本發明第一實施例之共N型二極體晶粒12製造方法示意圖。請先參閱圖1B以及圖2B,首先提供兩個N型基板110、120,此兩個N型基板為具有N型摻雜的基板。接下來請參閱圖1C以及圖2C,對兩個N型基板110、120進行雙面摻雜以形成N型基板110’、120’,而其中一面摻雜為N型重摻雜,另一面為P型摻雜。
另外,須說明的是,對N型基板110、120進行摻雜的方法包括熱趨入(drive-in)或者是離子植入(implant)。而N型重摻雜的濃度會高過P型摻雜的濃度,而P型摻雜的濃度會高於原來N型基板110、120的摻雜濃度。然而本發明不以此為限。
接著,請參閱圖1D以及圖2D,形成一溝槽116於N型基板110’上,以形成一共P型二極體晶粒11。此溝槽116會穿過N型基板110’上經重摻雜的區域以及共P型摻雜區112,以形成一對N型摻雜區114以及一對第一N型基底區110”。溝槽116並不會穿過N型基板110’上經P型摻雜的區域,因此會形成一共P型摻雜區112。而位於溝槽116一側的第一N型基底區110”以及N型摻雜區114和另外一側的第一N型基底區110”以及N型摻雜區114會共用下方的共P型摻雜區112。
之後,還會形成一溝槽126於N型基板120’上,以形成一共N型二極體晶粒12。此溝槽126會穿過N型基板120'上經P型摻
雜的區域以及共N型摻雜區122,以形成一對P型摻雜區124以及一對第二N型基底區120”。溝槽126不會穿過N型基板120’上經N型摻雜的區域,因此會形成一共N型摻雜區122。而位於溝槽126一側的第二N型基底區120”以及P型摻雜區124和另外一側的第二N型基底區120”以及P型摻雜區124會共用下方的共N型摻雜區122。另外,形成溝槽126、126的方法例如是利用溼式蝕刻或乾式蝕刻。
須說明的是,共P型摻雜區112、第一N型基底區110"以及N型摻雜區114的摻雜濃度大小為N型摻雜區114大於共P型摻雜區112大於第一N型基底區110"。而共N型摻雜區122、第二N型基底區120"以及P型摻雜區124的摻雜濃度大小為共N型摻雜區122大於P型摻雜區124大於第二N型基底區120"。然而,本發明不以此為限。另外,在此選用N型基板110、120的原因是由於N型摻雜的基板具有較多的電子載體。相較於具有較多電洞載體的P型基板,使用N型基板110、120作為二極體的基底,可以具有較低的阻抗以及較快的電流傳導速度。
之後,請參閱圖1E以及圖2E,形成一絕緣層15於共P型二極體晶粒11以及共N型二極體晶粒12上。形成於共P型二極體晶粒11的絕緣層15會覆蓋溝槽116,並且暴露出位於共P型二極體晶粒11上的N型摻雜區114。而形成於共N型二極體晶粒12上的絕緣層15會覆蓋溝槽126,並且暴露出位於共N型二極體晶粒12上的P型摻雜區124。絕緣層15的材質可以是氧化矽(silicon oxide,SiOx)或者是氮化矽(silicon nitride,SiNx),然而本發明不以此為限。
請再次參閱圖1A以及圖2A,接著形成第一金屬層13於共P型二極體晶粒11的共P型摻雜區112,並貼附於共P型摻雜區112。以及形成共N型二極體晶粒12的共N型摻雜區122,並貼附於共N型摻雜區122。之後,形成第二金屬層14於共P型二極
體晶粒11上,被絕緣層15暴露出來的N型摻雜區114。並形成一第二金屬層14於共N型二極體晶粒12上,被絕緣層15暴露出來的P型摻雜區124。另外,須說明的是,形成第一金屬層13於共P型摻雜區112、共N型摻雜區122以及形成第二金屬層14於N型摻雜區114、P型摻雜區124的方法包括濺鍍(sputtering)、印刷(printing)或噴塗(spraying)或是電鍍(electro plating)及無電鍍(electroless plating)的方式。
再來,請再次參閱圖1,形成一對交流輸入部16a/16b電性連接第二金屬層14。詳細而言,交流輸入部16a會電性連接位於共P型二極體晶粒11上其中一第二金屬層14以及位於共N型二極體晶粒12上其中一第二金屬層14,所述兩第二金屬層14彼此會電性連接。而交流輸入部16b則會電性連接位於共P型二極體晶粒11上另外一第二金屬層14以及位於共N型二極體晶粒12上另一第二金屬層14,且所述兩第二金屬層14彼此會電性連接。而交流輸入部16a/16b可以是利用導線架或者是打線的方式電性連接位於共P型二極體晶粒11以及共N型二極體晶粒12上的第二金屬層14。交流輸入部16a/16b會再連接到交流電電源端以供交流電輸入。
接下來,再形成一對直流輸出部17a/17b以貼附於共P型二極體晶粒11以及共N型二極體晶粒12下方的第一金屬層13,直流輸出部17a位於共P型二極體晶粒11的下方,並電性連接共P型二極體晶粒11的第一金屬層13。直流輸出部17b則位於共N型二極體晶粒12的下方,並電性連接共N型二極體晶粒12的第一金屬層13。另外,直流輸出部17a/17b還會再連接到直流電電源端,以供直流電輸出。
圖4為本發明第二實施例之橋式整流器2的立體示意圖,請參閱圖4,橋式整流器2也包括一共P型二極體晶粒21、一共N型二極體晶粒22、兩第一金屬層23、兩對第二金屬層24、兩絕緣
層25、一對交流輸入部26a/26b以及一對直流輸出部27a/27b。圖5A為本實施例中共P型二極體晶粒21的剖面示意圖,圖6A為本實施例中共N型二極體晶粒22的剖面示意圖。圖5A的剖面示意圖是根據圖4的剖面線A’-A’進行剖面而得,而圖6A的剖面示意圖是根據圖4的剖面線B’-B’進行剖面而得。
請參閱圖5A以及圖6A,詳細而言,在本實施例中,共P型二極體晶粒21也包括一共P型摻雜區212、一對第一N型基底區210”、一對N型摻雜區214。然而,本實施例和前一實施例不同的地方在於,共P型二極體晶粒21還具有一P型延伸部216。P型延伸部216連接於共P型摻雜區212並向上延伸,且位於一對第一N型基底區210”以及一對N型摻雜區214之間。也就是說,P型延伸部216取代前一實施例的溝槽結構,會將第一N型基底區210”的兩個部份以及N型摻雜區214的兩個部份間隔開來,而共P型摻雜區212則並未被P型延伸部216分成兩部份。
因此,位在P型延伸部216兩側的第一N型基底區210”、對應在其上方的N型摻雜區214以及下方的共P型摻雜區212會形成兩個N-N-P的三層二極體結構。且上述兩個二極體結構會共用一個共P摻雜區212,因此稱作共P型二極體晶粒結構。
另外,共N型二極體晶粒22包括一共N型摻雜區222、一對第二N型基底區220”、一對P型摻雜區224。另外,和共P型二極體晶粒21相同,在本實施例中,共N型二極體晶粒22也是利用一N型延伸部226取代溝槽。N型延伸部226連接於共N型摻雜區222並向上延伸,且將一對第二N型基底區220”以及一對P型摻雜區224區隔開來。位在N型延伸部226兩側的第二N型基底區220”、對應在其上方的P型摻雜區224以及下方的共N型摻雜區222會形成兩個N-N-P的三層二極體結構。且上述兩個二極體結構會共用一個共N摻雜區222,因此稱作共N型二極體晶粒結構22。
請同時參閱圖4、圖5A以及圖6A,絕緣層25分別位在共N型二極體晶粒22以及共N型二極體晶粒22之上,並暴露出位在共P型二極體晶粒21上層的N型摻雜區214以及位在共N型二極體晶粒22上的P型摻雜區224。須說明的是,絕緣層25為共P型二極體晶粒21以及共N型二極體晶粒22的保護層。而絕緣層25的材質可以是氧化矽(silicon oxide,SiOx),半絕緣多晶矽(semi-insulatingpolycrystalline silicon:SIPOS),玻璃(passivation glass)或者是氮化矽(silicon nitride,SiNx)或是以上材料多層之組合,然而本發明不以此為限。
而兩個第一金屬層23、兩對第二金屬層24、一對交流輸入部26a/26b以及一對直流輸出部27a/27b對於共P型二極體晶粒21以及共N型二極體晶粒22的相對位置關係則和前一實施例相同。另外,本實施例的整流效果也和前一實施例相同,在此不多做贅述。接下來將針對本實施例的橋式整流器2的製造方法進行介紹。圖5A至圖5E為第二實施例之共P型二極體晶粒21的製造方法示意圖,圖6A至圖6E為第二實施例之共N型二極體晶粒22的製造方法示意圖。
請先參閱圖5B以及圖6B,首先提供兩個N型基板210、220,此兩個N型基板210、220為具有N型摻雜的基板。接下來請參閱圖5C以及圖6C,對N型基板210的其中一面進行P型摻雜,另一面進行部分P型摻雜,以形成一共P型摻雜區212、一P型延伸部216以及一對第一N型基底區210’。P型延伸部216連接共P型摻雜區212,並將第一N型基底區210’隔開。另外,對N型基板220的其中一面進行N型重摻雜,另一面進行部分N型重摻雜,以形成一共N型摻雜區222、一N型延伸部226以及一對第二N型基底區220’。N型延伸部226連接共N型摻雜區222,並將第二N型基底區220’隔開。在此步驟中,本實施例利用P型延伸部216以及N型延伸部226取代溝槽116、126,不需要進行
蝕刻的步驟,因此共P型二極體晶粒21以及共N型二極體晶粒22的表面是平整的。
之後,請參閱圖5D以及圖6D,再來對N型基板210’中,具有部分P型摻雜的一面,進行N型重摻雜,以形成一對N型摻雜區214於第一N型基底區210”上方。此時第一N型基底區210”會位在N型摻雜區214以及共P型摻雜區212之間。而位於P型延伸部216一側的第一N型基底區210”以及N型摻雜區214和另一側的第一N型基底區210”以及N型摻雜區214會共用一個共P型摻雜區212。因此稱作共P型二極體晶粒21,其實際上為一個二極體晶粒結構,但具有兩個二極體的功效。
另外,對N型基板220’中,具有部分N型摻雜的一面,進行P型摻雜,以形成一對P型摻雜區224於第二N型基底區220”上方。此時第二N型基底區220”會位在P型摻雜區224以及共N型摻雜區222之間。而位於N型延伸部226一測的第二N型基底區220"以及P型摻雜區224和另一側的第二N型基底區220"以及P型摻雜區224會共用一個共N型摻雜區222。因此稱作共N型二極體晶粒22,其實際上為一個二極體晶粒結構,但兩個二極體的功效。
須說明的是,共P型摻雜區212、第一N型基底區210"以及N型摻雜區214的摻雜濃度大小為N型摻雜區214大於共P型摻雜區212大於第一N型基底區210"。而共N型摻雜區222、第二N型基底區220"以及P型摻雜區224的摻雜濃度大小為共N型摻雜區222大於P型摻雜區224大於第二N型基底區220"。然而,本發明不以此為限。另外,在此選用N型基板210、220的原因是由於N型摻雜的基板具有較多的電子載體。相較於具有較多電洞載體的P型基板,使用N型基板210、220作為二極體的基底,可以具有較低的阻抗以及較快的電流傳導速度。
之後,請參閱圖5E以及圖6E,形成一絕緣層25於共P型二
極體晶粒21以及共N型二極體晶粒22上。形成於共P型二極體晶粒21的絕緣層25會暴露出位於共P型二極體晶粒21上的N型摻雜區214。而形成於共N型二極體晶粒22上的絕緣層25會暴露出位於共N型二極體晶粒22上的P型摻雜區224。絕緣層25的材質可以是氧化矽(silicon oxide,SiOx),半絕緣多晶矽(semi-insulatingpolycrystalline silicon:SIPOS),玻璃(passivation glass)或者是氮化矽(silicon nitride,SiNx)或是以上材料多層之組合,然而本發明不以此為限。
之後,如圖5A、圖4以及圖6A所示,還會形成兩第一金屬層23以及兩對第二金屬層24、兩對交流輸入部26a/26b以及兩對直流輸出部27a/27b。其方法及位置大致上和第一實施例相同,在此不多做贅述。
綜上所述,本發明提供一種橋式整流器及其製造方法。此橋式整流器包括一個共P型二極體晶粒以及一共N型二極體晶粒。共P型二極體晶粒具有兩個分開的N型電極,且此兩個分開的N型電極共用一個共P型摻雜區。共N型二極體晶粒則具有兩個分開的P型電極,而此兩個分開的P型電極共用一個共N型摻雜區。用此種共P/N型二極體晶粒可以減少晶粒的使用,進而達到簡化製造流程的效果。此外,本發明的共P/N型二極體晶粒是使用N型基板作為二極體的基底,所以上述所揭露的橋式整流器可以具有較低的阻抗以及較快的電流傳導速度。
以上所述僅為本發明的實施例,其並非用以限定本發明的專利保護範圍。任何熟習相像技藝者,在不脫離本發明的精神與範圍內,所作的更動及潤飾的等效替換,仍為本發明的專利保護範圍內。
1‧‧‧橋式整流器
11‧‧‧共P型二極體晶粒
12‧‧‧共N型二極體晶粒
13‧‧‧第一金屬層
14‧‧‧第二金屬層
16a、16b‧‧‧交流輸入部
17a、17b‧‧‧直流輸出部
Claims (11)
- 一種橋式整流器,包括:一共P型二極體晶粒,包括一共P型摻雜區、一對第一N型基底區以及一對N型摻雜區,而該對第一N型基底區位於該共P型摻雜區以及該對N型摻雜區之間;一共N型二極體晶粒,包括一共N型摻雜區、一對第二N型基底區以及一對P型摻雜區,而該對第二N型基底區位於該共N型摻雜區以及該對P型摻雜區之間;兩第一金屬層,分別連接該共N型摻雜區以及該共P型摻雜區;兩對第二金屬層,分別形成於該對N型摻雜區以及該對P型摻雜區上;一對交流輸入部,分別連接於位於該共N型二極體晶粒的其中一第二金屬層以及位於該共P型二極體晶粒的其中一第二金屬層;以及一對直流輸出部,分別連接該些第一金屬層。
- 如申請專利範圍第1項所述之橋式整流器,其中該共P型二極體晶粒以及該共N型二極體晶粒更分別具有一溝槽,其中該共P型二極體晶粒的該溝槽位於該對N型摻雜區以及該對第一N型基底區之間;該共N型二極體晶粒的該溝槽位於該對P型摻雜區以及該對第二N型基底區之間。
- 如申請專利範圍第2項所述之橋式整流器,其中該橋式整流器還包括兩絕緣層,該些絕緣層分別覆蓋在該共P型二極體晶粒以及該共N型二極體晶粒上;覆蓋於該共P型二極體晶粒的其中一該絕緣層覆蓋在該共P型二極體晶粒的該溝槽之上,且暴露出該對N型摻雜區;覆蓋於該共N型二極體晶粒的另一該絕緣層覆蓋在該共N型二極體晶粒的該溝槽之上,且暴露出該對P型摻雜區。
- 如申請專利範圍第1項所述之橋式整流器,其中該共P型二極體晶粒更包括一P型延伸部,該P型延伸部位於該共P型二極體晶粒的該對N型摻雜區以及該對第一N型基底區之間,而該共N型二極體晶粒的N型延伸部,該N型延伸部位於該共N型二極體晶粒的該對P型摻雜區以及該對第二N型基底區之間。
- 如申請專利範圍第4項所述之橋式整流器,其中該橋式整流器更包括兩絕緣層,該些絕緣層分別覆蓋在該共P型二極體晶粒以及該共N型二極體晶粒上;覆蓋於該共P型二極體晶粒的其中一該絕緣層暴露出該對N型參雜區;其中覆蓋於該共N型二極體晶粒的另一該絕緣層暴露出該對P型摻雜區。
- 一種橋式整流器的製造方法,包括:提供兩N型基板;對各該N型基板進行雙面摻雜,以在其中一面形成N型重摻雜,另一面形成P型摻雜;形成一溝槽於其中一該N型基板的N型重摻雜一側,以形成一共P型二極體晶粒,該共P型二極體晶粒包括一共P型摻雜區、一對N型摻雜區以及一對第一N型基底區;形成另一溝槽於另一該N型基板的P型摻雜一側,以形成一共N型二極體晶粒,該共N型二極體晶粒包括一共N型摻雜區、一對P型摻雜區以及一對第二N型基底區;分別形成一第一金屬層於該共P型摻雜區以及該共N型摻雜區上;分別形成一對第二金屬層於該對N型摻雜區以及該對P型摻雜區上;形成一對交流輸入部,該些交流輸入部分別連接於該共N型二極體晶粒的其中一第二金屬層以及該共P型二極體晶粒的其中一第二金屬層;以及形成一對直流輸出部,該些直流輸出部分別連接該些第一金 屬層。
- 如申請專利範圍第6項所述之橋式整流器的製造方法,其中分別形成該溝槽於該共P型二極體晶粒以及該共N型二極體晶粒之後,還包括:分別形成一絕緣層於該共P型二極體晶粒以及該共N型二極體晶粒上,其中位於該共P型二極體晶粒的該絕緣層會覆蓋於該共P型二極體晶粒的該溝槽,並暴露出該對N型摻雜區,而位於該共N型二極體晶粒的該絕緣層會覆蓋於該共N型二極體晶粒的該溝槽,並暴露出該對P型摻雜區。
- 如申請專利範圍第6項所述之橋式整流器的製造方法,其中對各該N型基板進行雙面摻雜的方法包括熱趨入以及離子植入。
- 一種橋式整流器的的製造方法,包括:提供兩N型基板;對其中一該N型基板的其中一面進行P型摻雜,另一面進行部分P型摻雜,以形成一共P型摻雜區以及一P型延伸部;對另一該N型基板的其中一面進行N型重摻雜,另一面進行部分N型重摻雜,以形成一共N型摻雜區以及一N型延伸部;對具有該P型延伸部的該N型基板中,部分進行P型摻雜的一面進行N型重摻雜,以形成一共P型二極體晶粒,其中該共P型二極體晶粒包括該P型延伸部、一對第一N型基底區、一對N型摻雜區以及該共P型摻雜區,而該P型延伸部位於該對第一N型基底區以及該對N型摻雜區之間;對具有該N型延伸部的該N型基板中,部分進行N型重摻雜的一面進行P型摻雜,以形成一共N型二極體晶粒,其中該共N型二極體晶粒包括該N型延伸部、一對第二N型基底區、一對P型摻雜區以及該共N型摻雜區,而該N型延伸部位於該對第二N型基底區以及該對P型摻雜區之間; 分別形成一第一金屬層於該共P型摻雜區以及該共N型摻雜區上;分別形成一對第二金屬層於該P型摻雜區以及該N型摻雜區上;形成一對交流輸入部,該些交流輸入部連接於該共N型二極體晶粒的其中一第二金屬層以及該共P型二極體晶粒的其中一第二金屬層;形成一對直流輸出部,該些直流輸出部分別連接該些第一金屬層。
- 如申請專利範圍第9項所述之橋式整流器的製造方法,其中形成該共P型二極體晶粒以及該共N型二極體晶粒之後,還包括分別形成一絕緣層於該共P型二極體晶粒以及該共N型二極體晶粒上,其中位於該共P型二極體晶粒的該絕緣層會暴露出該對N型摻雜區;位於該共N型二極體晶粒的該絕緣層會暴露出該對P型摻雜區。
- 如申請專利範圍第9項所述之橋式整流器的製造方法,其中對各該N型基板進行摻雜的方法包括熱趨入以及離子植入。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102113330A TWI505621B (zh) | 2013-04-15 | 2013-04-15 | 橋式整流器以及其製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102113330A TWI505621B (zh) | 2013-04-15 | 2013-04-15 | 橋式整流器以及其製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201440405A TW201440405A (zh) | 2014-10-16 |
TWI505621B true TWI505621B (zh) | 2015-10-21 |
Family
ID=52113969
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102113330A TWI505621B (zh) | 2013-04-15 | 2013-04-15 | 橋式整流器以及其製造方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI505621B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5859468A (en) * | 1997-04-03 | 1999-01-12 | Pan Jit International Inc. | Micro semiconductor bridge rectifier and method of manufacturing the same |
TW200505015A (en) * | 2003-07-29 | 2005-02-01 | Taiwan Semiconductor Co Ltd | Semiconductor bridge-type rectifier of lead-less ultra thin type and its manufacturing method |
WO2009042807A2 (en) * | 2007-09-26 | 2009-04-02 | Lakota Technologies, Inc. | Adjustable field effect rectifier |
CN202003991U (zh) * | 2011-01-06 | 2011-10-05 | 陈荣红 | 分立半导体贴片超薄整流器 |
-
2013
- 2013-04-15 TW TW102113330A patent/TWI505621B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5859468A (en) * | 1997-04-03 | 1999-01-12 | Pan Jit International Inc. | Micro semiconductor bridge rectifier and method of manufacturing the same |
TW200505015A (en) * | 2003-07-29 | 2005-02-01 | Taiwan Semiconductor Co Ltd | Semiconductor bridge-type rectifier of lead-less ultra thin type and its manufacturing method |
WO2009042807A2 (en) * | 2007-09-26 | 2009-04-02 | Lakota Technologies, Inc. | Adjustable field effect rectifier |
CN202003991U (zh) * | 2011-01-06 | 2011-10-05 | 陈荣红 | 分立半导体贴片超薄整流器 |
Also Published As
Publication number | Publication date |
---|---|
TW201440405A (zh) | 2014-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI620321B (zh) | Semiconductor device | |
KR101843651B1 (ko) | 스크린 산화물 층을 사용하여 트렌치 게이트를 갖는 반도체 디바이스를 제조하는 방법 | |
US8569780B2 (en) | Semiconductor power device with embedded diodes and resistors using reduced mask processes | |
TWI459506B (zh) | 形成半導體裝置的背部電極到頂邊接觸窗之結構及方法 | |
US8222115B2 (en) | Method of forming a high capacitance diode | |
JP2002373989A (ja) | 半導体装置 | |
TWI430432B (zh) | 具有防靜電結構之功率半導體元件及其製作方法 | |
US10347620B2 (en) | Semiconductor device | |
US20120049263A1 (en) | Semiconductor device having extra capacitor structure and manufacturing method thereof | |
TW201234586A (en) | Monolithic IGBT and diode structure for quasi-resonant converters | |
JP2017139392A (ja) | 半導体装置およびその製造方法 | |
JP3917144B2 (ja) | 半導体装置 | |
CN109698231A (zh) | 半导体器件和制造方法 | |
JP5359072B2 (ja) | 半導体装置 | |
JP2008108794A (ja) | 半導体装置 | |
JP2012238741A (ja) | 半導体装置及びその製造方法 | |
TWI505621B (zh) | 橋式整流器以及其製造方法 | |
CN104124236B (zh) | 桥式整流器以及其制造方法 | |
TWI538055B (zh) | 接面位障蕭特基二極體的製造方法 | |
JP2004273647A (ja) | 半導体素子及びその製造方法 | |
US20110084334A1 (en) | Bilateral conduction semiconductor device and manufacturing method thereof | |
JP2003332588A (ja) | 半導体素子 | |
US8987870B2 (en) | Bridge rectifier and method for same | |
US9673220B1 (en) | Chip structures with distributed wiring | |
JP2014027062A (ja) | 電界効果トランジスタ及び半導体装置 |