TWI505430B - 電熔絲結構 - Google Patents

電熔絲結構 Download PDF

Info

Publication number
TWI505430B
TWI505430B TW100132211A TW100132211A TWI505430B TW I505430 B TWI505430 B TW I505430B TW 100132211 A TW100132211 A TW 100132211A TW 100132211 A TW100132211 A TW 100132211A TW I505430 B TWI505430 B TW I505430B
Authority
TW
Taiwan
Prior art keywords
metal strip
fuse structure
metal
electric fuse
conductive element
Prior art date
Application number
TW100132211A
Other languages
English (en)
Other versions
TW201227904A (en
Inventor
Shi Bai Chen
Original Assignee
Mediatek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mediatek Inc filed Critical Mediatek Inc
Publication of TW201227904A publication Critical patent/TW201227904A/zh
Application granted granted Critical
Publication of TWI505430B publication Critical patent/TWI505430B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Fuses (AREA)

Description

電熔絲結構
本發明係屬於電熔絲之領域。特別是指一種介層通孔式(via-type)之電熔絲結構，在熔絲燒斷程序時，具有較佳良率以及可靠度。
電熔絲(electrical fuses,e-fuses)通常使用於記憶體或可程式熔絲陣列的冗餘電路，提供可程式能力。目前已存在有許多種形式之電熔絲，其通常包含有具有可被燒熔的連結部，及連接兩終端部分。其中一種電熔絲可包含有介層插塞，該介層插塞可連接一金屬層陰極以及一金屬層陽極。藉由電流之流通，該電熔絲可被燒斷。
可程式熔絲陣列可與電子電路相連接，該電子電路可能需要調整以提供適當之操作。根據每一個位於陣列中之電熔絲是否被燒斷，可相對應地提供1或0之邏輯訊號。而存在於可程式熔絲陣列之電熔絲只可被程式化一次。於電子電路之結構設計中，電熔絲係連接於電子元件間，藉由場效電晶體提供電流，俾以燒斷電熔絲。
然而，過去經過熔絲燒斷程序的可程式熔絲陣列具較低之良率以及低可靠度。因此，有必要提供一種改良式之電熔絲結構，用以解決上述習知技術之問題。
本發明之目的在於提供一改良式的電熔絲結構，用以增進電熔絲在燒斷程序之良率以及可靠度。
為達到上述目的，根據本發明之較佳實施例，乃提供一電熔絲結構，其包含有一第一金屬條，位於一第一金屬層中，其具有一第一寬度W1 ，以及一第一長度L1 ；一第二金屬條，位於一第二金屬層中，其具有一第二寬度W2 ，以及一第二長度L2 ；至少一連結墊，位於一第三金屬層中，該連結墊之面積小於該第一金屬條之面積，該連結墊之面積小於該第二金屬條之面積；以及至少一介層導通元件，其具有一介層通孔寬度W0 ，其中介層導通元件係將第一金屬條之一端透過該至少一連結墊電連接至第二金屬條之一端，又其中W1 <5W0 。
根據本發明之另一較佳實施例，乃提供一種電熔絲結構，其包含有一第一金屬條，其具有一第一寬度W1 ，以及一第一長度L1 ；一第二金屬條，其具有一第二寬度W2 ，以及一第二長度L2 ；一連接墊，設於第一金屬條與該第二金屬條之間，該連接墊之面積小於該第一金屬條之面積，該連接墊之面積小於該第二金屬條之面積；一第一介層導通元件，將第一金屬條之一端電連接至連接墊；以及一第二介層導通元件，將第二金屬條之一端電連接至連接墊，其中第一介層導通元件及第二介層導通元件具有一介層通孔寬度W0 ，其中W1 <5W0 。
本發明之改良式的電熔絲結構可強化熔絲燒斷過程中之電遷移現象，明顯改善熔絲燒斷過程之良率以及可靠度。
於下文中，乃加以陳述本發明之具體實施方式，該些具體實施方式可參考相對應的圖式，因此這些圖式可構成實施方式之一部分。同時也藉由說明，揭露本發明可據以施行之方式。該些實施例之細節將於下文中被清楚地描述，俾使該技術領域中具有通常技術者可據以實施本發明。於本發明中未提及之相關具體實施例或可被加以施行或利用，且對於其結構上、邏輯上以及電性上所做之改變仍屬本發明所涵蓋之範疇。
根據本發明，於此處所提及之術語「晶圓」、「基板」包含任何含有外露表面之結構，且可沈積一沈積層於該表面上，舉例而言，形成一積體電路(integrated circuit,IC)之結構。「基板」一詞可被解讀為包含半導體晶圓。其也可被視為一處於製程中之半導體結構，並且可包含其他製造於其上之層。「晶圓」以及「基板」包含有摻雜及未摻雜之半導體、由基底半導體或絕緣層所支撐之磊晶半導體層、以及其他習知之半導體結構。於此處所使用之術語「水平」，乃定義為平行於半導體晶片或晶粒基板表面或主要平面之一平面，且不論該平面之擺向。「垂直」一詞乃定義為一垂直於上述「水平」之方向。其餘之術語，例如，於...上、上、下、底部、頂端、側面、較高、較低、以及於...下，皆以水平面作為基準加以定義。
第1圖以及第2圖是根據本發明之較佳實施例所繪示的一種電熔絲結構100。如第1圖及第2圖所示，電熔絲結構100包含有一第一金屬條102、一第二金屬條104以及一介層導通元件112，該介層導通元件112乃用以電連接第一金屬條102以及第二金屬條104。根據本發明之較佳實施例，第一金屬條102可為條狀，但不限於此。第一金屬條102可作為陰極熔絲連結，且可形成在一金屬內連線結構的一較低層中，舉例而言，形成在第一層金屬(如第2圖所示：M1)。
該第一金屬條102之一端可電連接至陰極端墊122。於本實施例中，第一金屬條102乃連接於陰極端墊122，以形成一俯視時呈現T字形之圖案。第二金屬條104可作為一陽極熔絲連結，且形成在該金屬內連線結構的一較高層中。亦即上述之第二金屬條104可形成於積體電路中之較高部分/結構，舉例而言，第二金屬層(如第2圖所示：M2)。第二金屬條104可包含一細長狀線狀區104a，以及一錐形區104b。
根據此較佳實施例，錐形區104b係將一陽極端墊124連接於細長狀之線狀區104a。然而，根據另一較佳實施例，錐形區104b可被加以省略。
如第2圖所示，電熔絲結構100乃形成於一基板上，例如半導體 基板、矽基板或其他類似之基板。複數個電路元件(圖未示)，例如，MOS電晶體、雙極性電晶體或電容器，皆可形成於基板10之表面10a上、表面10a內或頂部。一第一內層介電層12設置於基板10上。第一金屬條102以及陰極端墊122可形成於第一內層介電層12內。舉例而言，如第1圖所示，第一金屬條102以及陰極端墊122可為埋藏於第一內層介電層12內的鑲嵌銅層。於此較佳實施例中，擴散阻障層(圖未示)可設置於鑲嵌銅層以及第一內層介電層12之間。第一內層介電層12可包含氧化矽、氮化矽、氮氧化矽、摻質矽玻璃、旋轉塗佈玻璃、低介電常數介電層或其他可替代之材料，且第一內層介電層12之材料不限於上述列舉之項目。
一第二內層介電層14設置於第一內層介電層12之上。第二內層介電層14可包含單層介電層或多層介電層，例如包含設置於兩氧化層之間之一蝕刻停止層之複合式介電層。第二金屬條104、陽極端墊124以及介層導通元件112可以形成於第二內層介電層14內。舉例而言，第二金屬條104、陽極端墊124以及介層導通元件112可為一埋藏於第二內層介電層14內之雙鑲嵌(dual damascene)銅結構。介層導通元件112可與第二金屬條104一起形成，且該介層導通元件112乃位於中間層V1內，其中該V1介於M1與M2間。第三介電層16可形成於第二內層介電層14之上，並且覆蓋第二金屬條104以及陽極端墊124。
參照回第1圖，線狀第一金屬條102具有一線寬度W1 以及長度 L1 ，線狀第二金屬條104中之細長狀線狀區104a具有一線寬度W2 ，且線狀第二金屬條104具有一長度L2，且介層導通元件112具有一介層通孔寬度W0 ，根據本發明之較佳實施例，可允許W1 <5W0 ，且W1 <2W0 較佳，W1 等於W0 更佳。根據本發明之較佳實施例，W2 <5W0 ，L1 /W1 >5且L2 /W2 >5。
第3圖所繪示的是根據本發明之另一較佳實施例之一種電熔絲結構200。如第3圖所示，電熔絲結構200包含有一第一金屬條202、一第二金屬條204以及一介層導通元件212，介層導通元件212係用以電連接第一金屬條202以及第二金屬條204。根據本發明之較佳實施例，第一金屬條202可為螺旋狀，但不限於此。同樣地，第一金屬條202可作為陰極熔絲連結，且可形成在一金屬內連線結構的一較低層中，舉例而言，M1中。第二金屬條204可作為一陽極熔絲連結，且形成在該金屬內連線結構的一較高層中，舉例而言，M2。第二金屬條204可包含一細長狀線狀區204a，以及一錐形區204b。
根據本發明之較佳實施例，錐形區204b係將一陽極端墊224連接於細長狀線狀區204a。然而，錐形區104b也可以被加以審略。第一金屬條202之末端乃透過介層導通元件212電耦合至第二金屬條204之末端。透過俯視觀察，第一金屬條202可與陽極端墊224相重合。重合區以虛線表示之。
相較於第1圖，電熔絲結構100以及電熔絲結構200可大致佔有積體電路晶片相同之表面積及區域，且電熔絲結構200中之第一金屬條202具有較長之熔絲連結長度。藉由該獨特之結構，可強化熔絲燒斷過程中之電遷移現象，明顯改善熔絲燒斷過程之良率以及可靠度。於此處需特別強調，第一金屬條202以及第二金屬條204之形狀僅作為解說用途。於本發明中心思想所涵蓋之範疇內，第一金屬條202可含括其他形狀，例如捲曲形、多角形或不規則形。
第4圖所繪示的是根據本發明之另一較佳實施例之一種電熔絲結構300。第4圖中之電熔絲結構300與第3圖中之電熔絲結構200的差別在於電熔絲結構300具有一螺旋狀第二金屬條304。螺旋狀第二金屬條304不具有錐形區。第一金屬條302之末端透過一介層導通元件312電連接第二金屬條304之末端。第一金屬條302與第二金屬條304相重合之區域乃以虛線表示之。
第5圖所繪示的是根據本發明之另一較佳實施例之一種電熔絲結構500之透視圖。為簡潔起見，介電層被加以省略，僅繪示電熔絲結構500之骨架。如第5圖所示，電熔絲結構500包含有一第一金屬條502、一第二金屬條504、一第一介層導通元件512a、一第二介層導通元件512b，以及一位於第一介層導通元件512a與一第二介層導通元件512b之間之連結墊514。第一金屬條502可作為陰極熔絲連結，且可形成在一金屬內連線結構的一較低層中，舉例而言，形成在第一層金屬，M1中。連結墊514可形成於M2內，而第 二金屬條504可形成於M3內。
第一介層導通元件512a設置於第一金屬條502以及連結墊514間，用以電連接第一金屬條502之一末端以及連結墊514。第二介層導通元件512b設置於第二金屬條504以及連結墊514間，用以電連接第二金屬條504之一末端以及連結墊514。
同樣地，第一金屬條502具有一線寬度W1 以及長度L1，線狀第二金屬條504具有一線寬度W2以及長度L2，且介層導通元件512a、512b具有一介層通孔寬度W0 。根據本發明之較佳實施例，可允許W1 <5W0 ，且W1 <2W0 更佳，W1 等於W0 更佳。根據本發明之較佳實施例，W2 <5W0 ，L1 /W1 >5且L2 /W2 >5。
第6圖所繪示的是根據本發明之另一較佳實施例之一種電熔絲結構600之透視圖。為簡潔起見，乃省略介電層，僅繪示電熔絲結構600之骨架。如第6圖所示，電熔絲結構600包含有一第一金屬條602、一第二金屬條604、一第一介層導通元件612a、一第二介層導通元件612b，一第三介層導通元件612a’、一第四介層導通元件612b’、一位於第一介層導通元件612a以及一第二介層導通元件612b之間之第一連結墊614、一位於第三介層導通元件612a’以及一第四介層導通元件612b’之間之第二連結墊614’、以及一頂端之連結金屬線616，該頂端連結金屬線616乃用以電耦合第二介層導通元件612b以及第四介層導通元件612b’。第一金屬條602以及第二 金屬條604皆可形成在一金屬內連線結構的一較低層中，舉例而言，M1。第一連結墊614以及第二連結墊614可形成於M2內。頂端連結金屬線616可形成於M3內。
第一介層導通元件612a乃設置於第一金屬條602以及第一連結墊614間，用以電連接第一金屬條602之一末端以及第一連結墊614。第二介層導通元件612b乃設置於第一連結墊614以及頂端連結金屬線616間，用以電連接頂端連結金屬線616之一末端以及第一連結墊614。第三介層導通元件612a’乃設置於第二金屬條604以及第二連結墊614’間，用以電連接第二金屬條604之一末端以及第二連結墊614’。第四介層導通元件612b’乃設置於第二連結墊614’以及頂端連結金屬線616間，用以電連接頂端連結金屬線616之另一末端以及第二連結墊614。
同樣地，第一金屬條602具有一線寬度W1 以及長度L1 ，第二金屬條604具有一線寬度W2 以及長度L2 ，且介層導通元件612a、612b、612a’以及612b具有一介層通孔寬度W0 。根據本發明之較佳實施例，可允許W1 <5W0 ，且W1 <2W0 較佳，W1 大致等於W0 更佳。根據本發明之較佳實施例，W2 <5W0 ，L1 /W1 >5且L2 /W2 >5。頂端連結金屬線616具有一線寬度Wn 以及長度Ln (其中n為介於3-8之正整數)。根據本發明之較佳實施例，可允許Wn <5W0 ，且Wn <2W0 較佳，Wn 大致等於W0 更佳。根據本發明之較佳實施例，Ln /Wn >5。
第7圖繪示的是根據本發明之另一較佳實施例之一種電熔絲結構700之透視圖。為簡潔起見，乃省略介電層，僅繪示電熔絲結構700之骨架。如第7圖所示，電熔絲結構700包含有一第一金屬條702、一第二金屬條704、一第一介層導通元件712a、一第二介層導通元件712b，一第三介層導通元件712b’、一位於第一介層導通元件712a以及一第二介層導通元件712b之間之連結墊714、以及一頂端連結金屬線716，該頂端連結金屬線716乃用以電耦合第二介層導通元件712b以及第三介層導通元件712b’。在本實施例中，第一金屬條702可形成在一金屬內連線結構的一較低層中，舉例而言，M1中。而連結墊714以及第二金屬條704皆可形成於一金屬內連線結構的一較高層中，舉例而言，M2中。而頂端連結金屬線716可形成於M3內。
第一介層導通元件712a乃設置於第一金屬條702之末端以及連結墊714間，用以電連接第一金屬條702之末端以及連結墊714。第二介層導通元件712b乃設置於連結墊14以及頂端連結金屬線716間，用以電連接頂端連結金屬線716之末端以及連結墊714。第三介層導通元件712b’乃設置於第二金屬條704以及頂端連結金屬線716間，用以電連接第二金屬條704之末端以及於頂端連結金屬線716之另一末端。
同樣地，第一金屬條702具有一線寬度W1 以及長度L1 ，第二金 屬條704具有一線寬度W2以及長度L2，且介層導通元件712a、712b、以及712b皆具有一介層通孔寬度W0 。根據本發明之較佳實施例，可允許W1 <5W0 ，且W1 <2W0 較佳，W1 大致等於W0 更佳。根據本發明之較佳實施例，W2 <5W0 ，L1 /W1 >5且L2 /W2 >5。頂端連結金屬線716具有一線寬度Wn以及長度Ln(其中n為介於3-8之正整數)。根據本發明之較佳實施例，可允許Wn<5W0，且Wn<2W0較佳，Wn大致等於W0更佳。根據本發明之較佳實施例，Ln /Wn >5。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10‧‧‧基板
10a‧‧‧表面
12‧‧‧第一內層介電層
14‧‧‧第二內層介電層
16‧‧‧第三介電層
100‧‧‧電熔絲結構
102‧‧‧第一金屬條
104‧‧‧第二金屬條
104a‧‧‧線狀區
104b‧‧‧錐形區
112‧‧‧介層導通元件
122‧‧‧陰極端墊
124‧‧‧陽極端墊
200‧‧‧電熔絲結構
202‧‧‧第一金屬條
204‧‧‧第二金屬條
204a‧‧‧線狀區
204b‧‧‧錐形區
212‧‧‧介層導通元件
224‧‧‧陽極端墊
300‧‧‧電熔絲結構
302‧‧‧第一金屬條
304‧‧‧第二金屬條
312‧‧‧介層導通元件
500‧‧‧電熔絲結構
502‧‧‧第一金屬條
504‧‧‧第二金屬條
512a‧‧‧第一介層導通元件
512b‧‧‧第二介層導通元件
514‧‧‧連結墊
602‧‧‧第一金屬條
604‧‧‧第二金屬條
612a‧‧‧第一介層導通元件
612b‧‧‧第二介層導通元件
612a’‧‧‧第三介層導通元件
612b’‧‧‧第四介層導通元件
614‧‧‧第一連結墊
614’‧‧‧第二連結墊
616‧‧‧頂端連結金屬線
700‧‧‧電熔絲結構
702‧‧‧第一金屬條
704‧‧‧第二金屬條
712a‧‧‧第一介層導通元件
712b‧‧‧第二介層導通元件
712b’‧‧‧第三介層導通元件
714‧‧‧連結墊
716‧‧‧頂端連結金屬線
W0 ‧‧‧介層通孔寬度
W1 ‧‧‧第一寬度
W2 ‧‧‧第二寬度
L1 ‧‧‧第一長度
L2 ‧‧‧第二長度
M1‧‧‧第一金屬層
M2‧‧‧第二金屬層
V1‧‧‧中間層
I-I’‧‧‧切線
第1圖所繪示的是根據本發明之較佳實施例之一種可程式電熔絲之俯視配置圖。
第2圖所繪示的是沿著第1圖切線I-I’之截面圖。
第3圖所繪示的是根據本發明之另一較佳實施例之一種電熔絲結構。
第4圖所繪示的是根據本發明之另一較佳實施例之一種電熔絲結構。
第5圖所繪示的是根據本發明之另一較佳實施例之一種電熔絲結構之透視圖。
第6圖所繪示的是根據本發明之另一較佳實施例之一種電熔絲結構之透視圖。
第7圖所繪示的是根據本發明之另一較佳實施例之一種電熔絲結構之透視圖。
100．．．電熔絲結構
102．．．第一金屬條
104．．．第二金屬條
104a．．．線狀區
104b．．．錐形區
112．．．介層導通元件
122．．．陰極端墊
124．．．陽極端墊
W0 ．．．介層通孔寬度
W1 ．．．第一寬度
W2 ．．．第二寬度
L1 ．．．第一長度
L2 ．．．第二長度
I-I’．．．切線

Claims (20)

  1. 一種電熔絲結構，包含有：一第一金屬條，位於一第一金屬層中，位於一第一金屬層中，其具有一第一寬度W1 ，以及一第一長度L1 ；一第二金屬條，位於一第二金屬層中，其具有一第二寬度W2 ，以及一第二長度L2 ；至少一連結墊，位於一第三金屬層中，該連結墊之面積小於該第一金屬條之面積，該連結墊之面積小於該第二金屬條之面積；以及至少一介層導通元件，其具有一介層通孔寬度W0 ，其中該介層導通元件係將該第一金屬條之一端透過該至少一連結墊電連接至該第二金屬條之一端，又其中W1 <5W0 。
  2. 如申請專利範圍第1項所述之電熔絲結構，其中W1 <2W0 。
  3. 如申請專利範圍第1項所述之電熔絲結構，其中W1 大致等於W0 。
  4. 如申請專利範圍第1項所述之電熔絲結構，其中W2 <5W0 。
  5. 如申請專利範圍第4項所述之電熔絲結構，其中W2 <2W0 。
  6. 如申請專利範圍第4項所述之電熔絲結構，其中W2 大致等於W0 。
  7. 如申請專利範圍第1項所述之電熔絲結構，其中該第一金屬條係形成在一內連線結構的一較低層中。
  8. 如申請專利範圍第7項所述之電熔絲結構，其中該第二金屬條係形成在該內連線結構的一較高層中。
  9. 如申請專利範圍第7項所述之電熔絲結構，其中該第一金屬條及該第二金屬條係位於該內連線結構的同一層中。
  10. 如申請專利範圍第1項所述之電熔絲結構，其中該第一金屬條為螺旋狀。
  11. 一種電熔絲結構，包含有：一第一金屬條，其具有一第一寬度W1 ，以及一第一長度L1 ；一第二金屬條，其具有一第二寬度W2 ，以及一第二長度L2 ；一連接墊，設於該第一金屬條與該第二金屬條之間，該連接墊之面積小於該第一金屬條之面積，該連接墊之面積小於該第二金屬條之面積；一第一介層導通元件，將該第一金屬條之一端電連接至該連接墊；以及 一第二介層導通元件，將該第二金屬條之一端電連接至該連接墊，其中該第一介層導通元件及該第二介層導通元件具有一介層通孔寬度W0 ，其中W1 <5W0 。
  12. 如申請專利範圍第11項所述之電熔絲結構，其中W1 <2W0 。
  13. 如申請專利範圍第11項所述之電熔絲結構，其中W1 大致等於W0 。
  14. 如申請專利範圍第11項所述之電熔絲結構，其中W2 <5W0 。
  15. 如申請專利範圍第14項所述之電熔絲結構，其中W2 <2W0 。
  16. 如申請專利範圍第14項所述之電熔絲結構，其中W2 大致等於W0 。
  17. 如申請專利範圍第11項所述之電熔絲結構，其中該第一金屬條係形成在一內連線結構的一較低層中。
  18. 如申請專利範圍第17項所述之電熔絲結構，其中該第二金屬條係形成在該內連線結構的一較高層中。
  19. 如申請專利範圍第17項所述之電熔絲結構，其中該第一金屬條及該第二金屬條係位於該內連線結構的同一層中。
  20. 如申請專利範圍第11項所述之電熔絲結構，其中該第一金屬條為螺旋狀。
TW100132211A 2010-12-16 2011-09-07 電熔絲結構 TWI505430B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/969,593 US20120154102A1 (en) 2010-12-16 2010-12-16 Electrical fuse structure

Publications (2)

Publication Number Publication Date
TW201227904A TW201227904A (en) 2012-07-01
TWI505430B true TWI505430B (zh) 2015-10-21

Family

ID=46233629

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100132211A TWI505430B (zh) 2010-12-16 2011-09-07 電熔絲結構

Country Status (3)

Country Link
US (1) US20120154102A1 (zh)
CN (1) CN102543950A (zh)
TW (1) TWI505430B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8922328B2 (en) * 2011-08-16 2014-12-30 United Microelectronics Corp. Electrical fuse structure
CN103633065A (zh) * 2012-08-15 2014-03-12 上海华虹宏力半导体制造有限公司 电熔丝及其编程方法
CN103633064A (zh) * 2012-08-15 2014-03-12 上海华虹宏力半导体制造有限公司 电编程金属熔丝器件结构
US8847350B2 (en) * 2012-08-30 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-via fuse
US9093452B2 (en) * 2013-03-08 2015-07-28 International Business Machines Corporation Electronic fuse with resistive heater
CN104347590B (zh) * 2013-08-05 2017-09-26 中芯国际集成电路制造(上海)有限公司 电熔丝结构
KR102096614B1 (ko) * 2013-10-11 2020-04-03 삼성전자주식회사 반도체 장치의 이-퓨즈 구조체
US9214245B2 (en) 2014-01-23 2015-12-15 Samsung Electronics Co., Ltd. E-fuse structure of semiconductor device
US20150228436A1 (en) * 2014-02-10 2015-08-13 Infineon Technologies Ag Fuses and fuse programming methods
KR102343205B1 (ko) 2015-08-12 2021-12-23 삼성전자주식회사 반도체 장치
US9773632B2 (en) * 2015-09-08 2017-09-26 Micron Technology, Inc. Fuse element assemblies
CN109148414A (zh) * 2017-06-13 2019-01-04 中芯国际集成电路制造(上海)有限公司 一种电可编程熔丝结构及电子装置
CN108493182B (zh) * 2018-03-08 2019-05-07 长鑫存储技术有限公司 电可编程熔丝结构以及半导体器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050285222A1 (en) * 2004-06-29 2005-12-29 Kong-Beng Thei New fuse structure
TW200636824A (en) * 2005-04-14 2006-10-16 Taiwan Semiconductor Mfg Co Ltd Capacitor and inductor scheme with e-fuse application
US20100207239A1 (en) * 2009-02-18 2010-08-19 Nec Electronics Corporation Semiconductor device and manufacturing method thereof

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162258A (en) * 1988-10-17 1992-11-10 Lemnios Zachary J Three metal personalization of application specific monolithic microwave integrated circuit
US5586014A (en) * 1994-04-28 1996-12-17 Rohm Co., Ltd. Fuse arrangement and capacitor containing a fuse
WO2000044041A1 (en) * 1999-01-22 2000-07-27 Hitachi, Ltd. Semiconductor integrated circuit and manufacture thereof
US6180976B1 (en) * 1999-02-02 2001-01-30 Conexant Systems, Inc. Thin-film capacitors and methods for forming the same
US6225652B1 (en) * 1999-08-02 2001-05-01 Clear Logic, Inc. Vertical laser fuse structure allowing increased packing density
KR100580162B1 (ko) * 1999-10-15 2006-05-16 삼성전자주식회사 박막형 대역 통과 필터 및 그 제조방법
US6433404B1 (en) * 2000-02-07 2002-08-13 Infineon Technologies Ag Electrical fuses for semiconductor devices
US20030108664A1 (en) * 2001-10-05 2003-06-12 Kodas Toivo T. Methods and compositions for the formation of recessed electrical features on a substrate
US6624499B2 (en) * 2002-02-28 2003-09-23 Infineon Technologies Ag System for programming fuse structure by electromigration of silicide enhanced by creating temperature gradient
US20040004268A1 (en) * 2002-07-08 2004-01-08 International Business Machines Corporation E-Fuse and anti-E-Fuse device structures and methods
US7348654B2 (en) * 2002-12-09 2008-03-25 Taiwan Semiconductor Manufacturing Co., Ltd Capacitor and inductor scheme with e-fuse application
US7253497B2 (en) * 2003-07-02 2007-08-07 Lsi Corporation Integrated circuit with inductor having horizontal magnetic flux lines
US7109564B2 (en) * 2004-03-22 2006-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Low power fuse structure and method of making the same
US7186625B2 (en) * 2004-05-27 2007-03-06 International Business Machines Corporation High density MIMCAP with a unit repeatable structure
US7304366B2 (en) * 2004-08-02 2007-12-04 Taiwan Semiconductor Manufacturing Co., Ltd. Self correcting multiple-link fuse
US7598838B2 (en) * 2005-03-04 2009-10-06 Seiko Epson Corporation Variable inductor technique
US20070007621A1 (en) * 2005-03-30 2007-01-11 Yamaha Corporation Fuse breakdown method adapted to semiconductor device
US7662674B2 (en) * 2005-05-20 2010-02-16 Intel Corporation Methods of forming electromigration and thermal gradient based fuse structures
JP2006351663A (ja) * 2005-06-14 2006-12-28 Oki Electric Ind Co Ltd 半導体記憶装置
US7288804B2 (en) * 2006-03-09 2007-10-30 International Business Machines Corporation Electrically programmable π-shaped fuse structures and methods of fabrication thereof
US7598749B1 (en) * 2006-06-08 2009-10-06 Xilinx, Inc. Integrated circuit with fuse programming damage detection
US8445362B2 (en) * 2006-10-11 2013-05-21 International Business Machines Corporation Apparatus and method for programming an electronically programmable semiconductor fuse
US7674691B2 (en) * 2007-03-07 2010-03-09 International Business Machines Corporation Method of manufacturing an electrical antifuse
US8212155B1 (en) * 2007-06-26 2012-07-03 Wright Peter V Integrated passive device
US7825490B2 (en) * 2007-07-18 2010-11-02 International Business Machines Corporation Electrical fuse having a cavity thereupon
US8106476B2 (en) * 2007-08-13 2012-01-31 Broadcom Corporation Semiconductor die with fuse window and a monitoring window over a structure which indicates fuse integrity
US20090243032A1 (en) * 2008-03-27 2009-10-01 Shi-Bai Chen Electrical fuse structure
JP5248170B2 (ja) * 2008-04-03 2013-07-31 ルネサスエレクトロニクス株式会社 半導体装置
JP5638188B2 (ja) * 2008-10-17 2014-12-10 ルネサスエレクトロニクス株式会社 半導体装置
US7816945B2 (en) * 2009-01-22 2010-10-19 International Business Machines Corporation 3D chip-stack with fuse-type through silicon via
US20110074538A1 (en) * 2009-09-25 2011-03-31 Kuei-Sheng Wu Electrical fuse structure and method for fabricating the same
DE102009055368A1 (de) * 2009-12-29 2012-03-29 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Siliziumbasiertes Halbleiterbauelement mit E-Sicherungen, die durch eine eingebettete Halbleiterlegierung hergestellt sind
US8922328B2 (en) * 2011-08-16 2014-12-30 United Microelectronics Corp. Electrical fuse structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050285222A1 (en) * 2004-06-29 2005-12-29 Kong-Beng Thei New fuse structure
TW200636824A (en) * 2005-04-14 2006-10-16 Taiwan Semiconductor Mfg Co Ltd Capacitor and inductor scheme with e-fuse application
US20100207239A1 (en) * 2009-02-18 2010-08-19 Nec Electronics Corporation Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
TW201227904A (en) 2012-07-01
CN102543950A (zh) 2012-07-04
US20120154102A1 (en) 2012-06-21

Similar Documents

Publication Publication Date Title
TWI505430B (zh) 電熔絲結構
US20210193625A1 (en) Electrical redundancy for bonded structures
US9536829B2 (en) Programmable electrical fuse in keep out zone
US8421186B2 (en) Electrically programmable metal fuse
US7732892B2 (en) Fuse structures and integrated circuit devices
CN101261979B (zh) 集成电路结构
US8299567B2 (en) Structure of metal e-fuse
US20090243032A1 (en) Electrical fuse structure
US6867441B1 (en) Metal fuse structure for saving layout area
US20100117190A1 (en) Fuse structure for intergrated circuit devices
US20090085152A1 (en) Three dimensional vertical e-fuse structures and methods of manufacturing the same
KR20100044100A (ko) 감소된 디싱 효과를 가지는 본드 패드 설계
CN107785420A (zh) 半导体器件及其制造方法
US20230411282A1 (en) Semiconductor structure and method for forming the same
CN102157491B (zh) 半导体结构及其制备方法
US20080100408A1 (en) Inductor structure
US8476745B2 (en) Integrated circuit chip with reduced IR drop
US20210125890A1 (en) Devices and methods for heat dissipation of semiconductor integrated circuits
US20220165664A1 (en) Semiconductor structure and method for forming thereof
US20020180056A1 (en) Bonding pad structure
US8766444B2 (en) Integrated circuit including interconnect levels
GB2491446A (en) A contact pad and passivation layer structure offset from a through silicon via to reduce electro-migration.
CN100385656C (zh) 用于支持球栅阵列的衬底中通路的排布
US20200098849A1 (en) On-die capacitor for a vlsi chip with backside metal plates
US8860188B2 (en) Semiconductor device having a wafer level through silicon via (TSV)

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees