TWI502649B - 於共同基底上製造雙閘極與三閘極電晶體的方法 - Google Patents
於共同基底上製造雙閘極與三閘極電晶體的方法 Download PDFInfo
- Publication number
- TWI502649B TWI502649B TW100140869A TW100140869A TWI502649B TW I502649 B TWI502649 B TW I502649B TW 100140869 A TW100140869 A TW 100140869A TW 100140869 A TW100140869 A TW 100140869A TW I502649 B TWI502649 B TW I502649B
- Authority
- TW
- Taiwan
- Prior art keywords
- mask layer
- gate
- layer
- fin structure
- mask
- Prior art date
Links
Landscapes
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本發明有關一種具有鰭狀結構之場效電晶體的製法,及特別是有關一種於共同基底上製造雙閘極與三閘極電晶體的方法。
隨著金氧半導體(metal-oxide-semiconductor,MOS)電晶體元件尺寸持續地縮小,習知技術提出以例如鰭狀場效電晶體(fin field effect transistor,Fin-FET)元件取代平面電晶體元件,其具有薄的鰭狀體而縮小尺寸,除了可增加閘極與鰭狀矽基體的接觸面積,並且可以改進短通道效應的問題。在若干積體電路中,可於一共同基底上同時設置雙閘極與三閘極電晶體,以提高性能及良率。雙閘極電晶體係於做為閘極通道(二個獨立的閘極通道)的鰭狀結構的二個相對側壁上各具有閘極,可獨立控制其電性。三閘極電晶體則於做為閘極通道(為一複合閘極通道)的鰭狀結構的二個相對側壁及頂部表面上包覆著連續的閘極材料層,而做為單一的閘極。
隨著於共同基底上同時設置雙閘極與三閘極電晶體的需要,對於新穎的製造雙閘極與三閘極電晶體的方法,仍有所需求,以期更便利及經濟。
本發明之一目的是提供一種具有鰭狀結構之場效電晶體的製法,以於一共同製程中在一共同基底上製造雙閘極與三閘極電晶體。
依據本發明之一具體實施例之一方面,於共同基底上製造雙閘極與三閘極電晶體的方法包括下列步驟。首先,提供一基底,其包括一第一鰭狀結構及一第二鰭狀結構,並且一第一遮罩層覆蓋第一鰭狀結構,一第二遮罩層覆蓋第二鰭狀結構。然後,移除第一遮罩層。形成一閘極材料層覆蓋第一鰭狀結構及第二遮罩層。將閘極材料層圖案化而獲得一包覆第一鰭狀結構的三閘極結構及一包覆第二鰭狀結構與第二遮罩層的雙閘極結構。各於三閘極結構二側的第一鰭狀結構中及雙閘極結構二側的第二鰭狀結構中形成二源/汲極。
於本發明中,可於一製造流程中於一共同基底上使用一個製造流程而同時製造雙閘極與三閘極電晶體,此製程可與目前的製程相容,便利及經濟。
為詳細揭示本發明的技術實質,下面結合附圖舉實施例詳細說明。第1至8圖之示意圖說明一依據本發明之實施例之於共同基底上製造雙閘極與三閘極電晶體的方法。如第1圖所示,首先,提供一基底10。基底10可為例如半導體基底,其為例如矽基底。藉由例如於基底上形成一硬遮罩層,其包括例如氮化矽,藉由例如微影蝕刻製程將硬遮罩層圖案化,經由此圖案化之遮罩層對基底蝕刻,以形成第一鰭狀結構12及第二鰭狀結構14,而二者上方仍覆蓋著硬遮罩層的圖案層,即,第一遮罩層18覆蓋第一鰭狀結構12,及第二遮罩層20覆蓋第二鰭狀結構14。
然後,形成一平坦化之絕緣層覆蓋基底,而露出第一遮罩層及第二遮罩層。此可藉由例如第1圖所示之於基底10上形成絕緣層16,使其覆蓋第一遮罩層18及第二遮罩層20。然後,請參閱第2圖,於基底10上對絕緣層16進行一平坦化製程,例如化學機械研磨(CMP)製程,以露出第一遮罩層18及第二遮罩層20。絕緣層16可為例如氧化物,其可為例如氧化矽。可使用例如化學氣相沉積製程以形成絕緣層16。
然後,請參閱第3圖,僅移除第一遮罩層18,留下第二遮罩層20。其步驟可包括例如以黃光製程形成圖案化之光阻層22,使其覆蓋第二遮罩層20而露出第一遮罩層18,進行蝕刻以移除第一遮罩層18。然後,移除光阻層22。
然後,請參閱第4圖,對絕緣層16回蝕刻至一厚度,而曝露第一鰭狀結構12的上部與第二鰭狀結構14的上部及覆蓋於第二鰭狀結構14上的第二遮罩層20。經過回蝕刻後的絕緣層16,可做為淺溝隔離結構(STI),因此,絕緣層16的材料、回蝕刻製程與回蝕刻後的預定厚度可依據STI的需求而予以選擇。
隔離結構的製作亦可經由其他方式達成。例如,可於移除第一遮罩層18之前或是之後,先形成一絕緣層覆蓋基底,可進行平坦化或不進行平坦化,此係視需要而定,然後將絕緣層回蝕刻至一厚度,露出第一鰭狀結構12的上部及第二鰭狀結構14的上部,而使此厚度的絕緣層做為一隔離結構。
可於第一鰭狀結構12之二側壁與頂表面上及第二鰭狀結構14之二側壁上,即閘極通道區域表面,形成一閘極介電層(未示出)。閘極介電層可包含氧化矽、氮化矽、氮氧化矽等之介電材料或其他高介電常數材料。
然後,請參閱第5圖,於絕緣層16上形成一閘極材料層24,並使閘極材料層24覆蓋第一鰭狀結構12及第二遮罩層20。閘極材料層24可包括例如多晶矽或金屬等適合做為閘極的材料。可依材料選擇適合的習知技術,例如CVD或PVD製程等,以形成此閘極材料層。
然後,可有多種方式將閘極材料層圖案化。例如,第6圖顯示其中一種實施例,將閘極材料層24平坦化,並露出第二遮罩層20,此時第一鰭狀結構12係被閘極材料層24所覆蓋。此平坦化,可利用例如CMP製程達成。然後於平坦化的閘極材料層24上形成圖案化的遮罩層26,其遮蓋所欲閘極結構的位置。
然後,如第7圖所示,經由遮罩層26蝕刻閘極材料層24,以形成包覆第一鰭狀結構12的三閘極結構28及包覆第二鰭狀結構14與第二遮罩層20的雙閘極結構。雙閘極結構可包括獨立控制的閘極30與32。第8圖顯示一對應於第7圖的立體示意圖。然後,可將第一鰭狀結構或第二鰭狀結構的預定源/汲極區上仍殘留的遮罩層18或20移除。然後,例如進行離子佈植,而可同時於三閘極結構28二側的第一鰭狀結構12中形成二源/汲極S/D、以及於雙閘極結構的閘極30及32二側的第二鰭狀結構14中形成二源/汲極S/D。或可在形成源/汲極S/D之前,先形成輕摻雜汲極(light doped drain,LDD)。如上述,以於共同基底上形成雙閘極電晶體與三閘極電晶體。
第9圖說明將閘極材料層圖案化的另一具體實施例,與第6圖所示之實施例不同處,在於將閘極材料層24平坦化時,不使第二遮罩層20露出,亦即,使第一鰭狀結構12以及第二遮罩層20均被閘極材料層24所覆蓋。然後於平坦化的閘極材料層24上形成圖案化的遮罩層34,其遮蓋所欲閘極結構的位置。
然後,如第10圖所示,經由遮罩層34蝕刻閘極材料層24,以形成包覆第一鰭狀結構12的三閘極結構36及包覆第二鰭狀結構14與第二遮罩層20的雙閘極結構38。此雙閘極結構38的構形類似三閘極結構,但是由於第二鰭狀結構14與上方的閘極材料層之間尚有第二遮罩層20存在,在第二遮罩層20具有適當厚度的情形下,雙閘極結構38包覆於第二鰭狀結構14二側壁表面的二個部分,仍可做為可獨立控制的二個閘極。但於本發明之精神與範疇中,並不排除第二遮罩層20具有薄的厚度的情形,當第二遮罩層20具有薄的厚度時,雙閘極結構38可視為單一閘極。然後,如上述,於三閘極結構36二側的第一鰭狀結構12中形成二源/汲極S/D、以及於雙閘極結構38的二側的第二鰭狀結構14中形成二源/汲極S/D。或可在形成源/汲極S/D之前,先形成LDD。如上述,以於共同基底上形成雙閘極電晶體與三閘極電晶體。
再者,依據本發明之於共同基底上製造雙閘極與三閘極電晶體的方法,可適用於閘極優先(gate first)製程或閘極後置(gate last)製程。閘極優先製程即如上述,先形成所欲之閘極後,進行源/汲極的製作。閘極後置製程,即先形成犧牲閘極,然後形成源/汲極,然後,再以所欲之閘極材料取代犧牲閘極;例如,接續上述閘極優先製程,其閘極材料可選擇例如多晶矽,以做為犧牲閘極,然後可如習知技術進行一閘極取代製程,例如以金屬取代多晶矽以做為金屬閘極,或是可於通道區域上依序覆蓋有至少一高介電常數閘極介電層(圖未示)、至少一功函數金屬層(圖未示)、以及至少一金屬導電層(圖未示),以做為閘極結構。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
10...基底
12...第一鰭狀結構
14...第二鰭狀結構
16...絕緣層
18...第一遮罩層
20...第二遮罩層
22...光阻層
24...閘極材料層
26、34...遮罩層
28、36...三閘極結構
30、32...閘極
38...雙閘極結構
第1至7圖顯示一依據本發明之實施例之於共同基底上製造雙閘極與三閘極電晶體的方法的剖面示意圖。
第8圖顯示一對應於第7圖的立體示意圖。
第9圖顯示一依據本發明之另一實施例之於共同基底上製造雙閘極與三閘極電晶體的方法的剖面示意圖。
第10圖顯示一對應於第9圖的立體示意圖。
10...基底
12...第一鰭狀結構
14...第二鰭狀結構
16...絕緣層
20...第二遮罩層
22...光阻層
Claims (13)
- 一種於共同基底上製造雙閘極與三閘極電晶體的方法,包括:提供一基底,其包括一第一鰭狀結構及一第二鰭狀結構,並且一第一遮罩層覆蓋該第一鰭狀結構,一第二遮罩層覆蓋該第二鰭狀結構;移除該第一遮罩層;形成一閘極材料層以覆蓋該第一鰭狀結構及該第二遮罩層;將該閘極材料層圖案化以形成一包覆該第一鰭狀結構的三閘極結構及一包覆該第二鰭狀結構與該第二遮罩層的雙閘極結構;及各於該三閘極結構二側的該第一鰭狀結構中及該雙閘極結構二側的該第二鰭狀結構中形成二源/汲極。
- 如請求項1所述之方法,其中,提供一基底的步驟包括:於該基底上形成一圖案化之遮罩,其包括該第一遮罩層及該第二遮罩層;及經由該圖案化之遮罩對該基底蝕刻,以形成該第一鰭狀結構及該第二鰭狀結構,其中該第一遮罩層覆蓋該第一鰭狀結構,及該第二遮罩層覆蓋該第二鰭狀結構。
- 如請求項1所述之方法,進一步,於移除該第一遮罩層之前,包括:形成一平坦化之絕緣層覆蓋該基底,而露出該第一遮罩層及該第二遮罩層;以及,於移除該第一遮罩層之後,包括:將該絕緣層回蝕刻至一厚度,以做為一隔離結構,並露出該第一鰭狀結構的上部及該第二鰭狀結構的上部。
- 如請求項3所述之方法,其中,形成該平坦化之絕緣層的步驟包括:於該基底上形成一絕緣層覆蓋該第一遮罩層及該第二遮罩層;及進行一化學機械研磨製程以形成該平坦化之絕緣層並露出該第一遮罩層及該第二遮罩層。
- 如請求項3所述之方法,其中,移除該第一遮罩層的步驟包括:於該第二遮罩層上形成一光阻層;進行一蝕刻製程以移除該第一遮罩層;及移除該光阻層。
- 如請求項1所述之方法,進一步,於移除該第一遮罩層之前,包括:形成一絕緣層覆蓋該基底;及將該絕緣層回蝕刻至一厚度,以做為一隔離結構,並露出該第一鰭狀結構的上部及該第二鰭狀結構的上部。
- 如請求項1所述之方法,進一步,於移除該第一遮罩層之後,包括:形成一絕緣層覆蓋該基底;及將該絕緣層回蝕刻至一厚度,以做為一隔離結構,並露出該第一鰭狀結構的上部及該第二鰭狀結構的上部。
- 如請求項1所述之方法,其中,移除該第一遮罩層的步驟包括:於該第二遮罩層上形成一光阻層;進行一蝕刻製程以移除該第一遮罩層;及移除該光阻層。
- 如請求項1所述之方法,其中,將該閘極材料層圖案化以形成該三閘極結構及該雙閘極結構的步驟包括:將該閘極材料層平坦化;於該閘極材料層上形成一圖案化的第三遮罩層;及經由該第三遮罩層蝕刻該閘極材料層。
- 如請求項9所述之方法,其中,將該閘極材料層平坦化並露出該第二遮罩層。
- 如請求項9所述之方法,其中,將該閘極材料層平坦化但不露出該第二遮罩層。
- 10或11所述之方法,其中,將該閘極材料層平坦化的步驟包括對該閘極材料層進行一化學機械研磨製程。
- 如請求項1所述之方法,進一步,於該第一鰭狀結構之二側壁與頂表面上及該第二鰭狀結構之二側壁上形成一閘極介電層。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100140869A TWI502649B (zh) | 2011-11-09 | 2011-11-09 | 於共同基底上製造雙閘極與三閘極電晶體的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100140869A TWI502649B (zh) | 2011-11-09 | 2011-11-09 | 於共同基底上製造雙閘極與三閘極電晶體的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201320193A TW201320193A (zh) | 2013-05-16 |
TWI502649B true TWI502649B (zh) | 2015-10-01 |
Family
ID=48872612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100140869A TWI502649B (zh) | 2011-11-09 | 2011-11-09 | 於共同基底上製造雙閘極與三閘極電晶體的方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI502649B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050051825A1 (en) * | 2003-09-09 | 2005-03-10 | Makoto Fujiwara | Semiconductor device and manufacturing method thereof |
US7531437B2 (en) * | 2004-09-30 | 2009-05-12 | Intel Corporation | Method of forming metal gate electrodes using sacrificial gate electrode material and sacrificial gate dielectric material |
US8048723B2 (en) * | 2008-12-05 | 2011-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Germanium FinFETs having dielectric punch-through stoppers |
-
2011
- 2011-11-09 TW TW100140869A patent/TWI502649B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050051825A1 (en) * | 2003-09-09 | 2005-03-10 | Makoto Fujiwara | Semiconductor device and manufacturing method thereof |
US7531437B2 (en) * | 2004-09-30 | 2009-05-12 | Intel Corporation | Method of forming metal gate electrodes using sacrificial gate electrode material and sacrificial gate dielectric material |
US8048723B2 (en) * | 2008-12-05 | 2011-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Germanium FinFETs having dielectric punch-through stoppers |
Also Published As
Publication number | Publication date |
---|---|
TW201320193A (zh) | 2013-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101985593B1 (ko) | 금속 게이트 구조물 및 그 방법 | |
US10032675B2 (en) | Method for fabricating semiconductor device | |
US8426283B1 (en) | Method of fabricating a double-gate transistor and a tri-gate transistor on a common substrate | |
TWI682467B (zh) | 鰭式場效電晶體的製作方法與半導體元件及其製作方法 | |
CN109873035B (zh) | 半导体元件及其制作方法 | |
US9673100B2 (en) | Semiconductor device having contact plug in two dielectric layers and two etch stop layers | |
US8936986B2 (en) | Methods of forming finfet devices with a shared gate structure | |
TWI650804B (zh) | 半導體元件及其製作方法 | |
TWI711076B (zh) | 鰭片型場效應電晶體及用於製造其的方法 | |
US20170103981A1 (en) | Method for fabricating contacts to non-planar mos transistors in semiconductor device | |
CN109216191B (zh) | 半导体元件及其制作方法 | |
US20160276429A1 (en) | Semiconductor device and method for fabricating the same | |
TWI668866B (zh) | 半導體元件及其製作方法 | |
CN106033769B (zh) | 纳米线结构及其制作方法 | |
TWI629790B (zh) | 半導體元件及其製作方法 | |
TW201724281A (zh) | 鰭式場效電晶體的製作方法 | |
TWI729181B (zh) | 半導體元件及其製作方法 | |
US9941161B2 (en) | Method for fabricating semiconductor device | |
TW201903856A (zh) | 半導體元件及其製作方法 | |
US9728455B2 (en) | Semiconductor device and method for fabricating the same | |
US20160049467A1 (en) | Fin field effect transistor device and fabrication method thereof | |
TWI761529B (zh) | 半導體元件及其製作方法 | |
TW201703140A (zh) | 半導體裝置及其製作方法 | |
JP2018515912A (ja) | 半導体構造体及びプロセス | |
US9142677B2 (en) | FinFET having gate in place of sacrificial spacer source/drain mask |