TWI502641B - 電漿蝕刻室 - Google Patents

電漿蝕刻室 Download PDF

Info

Publication number
TWI502641B
TWI502641B TW097142923A TW97142923A TWI502641B TW I502641 B TWI502641 B TW I502641B TW 097142923 A TW097142923 A TW 097142923A TW 97142923 A TW97142923 A TW 97142923A TW I502641 B TWI502641 B TW I502641B
Authority
TW
Taiwan
Prior art keywords
gas distribution
distribution plate
plate
wafer
plasma etching
Prior art date
Application number
TW097142923A
Other languages
English (en)
Other versions
TW200935511A (en
Inventor
Hee-Se Lee
Seung-Hyun Chung
Se Mun Park
Original Assignee
Sosul Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sosul Co Ltd filed Critical Sosul Co Ltd
Publication of TW200935511A publication Critical patent/TW200935511A/zh
Application granted granted Critical
Publication of TWI502641B publication Critical patent/TWI502641B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/3244Gas supply means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32Processing objects by plasma generation
    • H01J2237/33Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334Etching
    • H01J2237/3343Problems associated with etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02082Cleaning product to be cleaned
    • H01L21/02087Cleaning of wafer edges

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

電漿蝕刻室
此處所揭示者為一電漿蝕刻室,更具體地,是一種電漿蝕刻室,其能夠透過電漿蝕刻來移除餘留在已經過電漿乾蝕刻之晶圓邊緣處的薄膜及沈積在該晶圓邊緣周圍之粒子。
當製造一晶圓時,典型會形成一如圖案般堆疊的薄膜遍佈整個晶圓表面至晶圓邊緣。此時,在用於電漿蝕刻整個晶圓頂部表面之乾式清潔製程期間所產生的殘留物並未完全移除,而是如同粒子般地遍佈在晶圓邊緣處的晶圓頂部、側邊及底部表面。
如果積聚在晶圓邊緣處的薄膜及粒子餘留下來而未移除,可能導致所得到的半導體晶片嚴重損壞。
電漿蝕刻室是用於移除餘留在晶圓邊緣處的薄膜及粒子。第5圖為相關技術領域中之電漿蝕刻室的部分剖面圖。
參照第5圖,習用的電漿蝕刻室包含一其上可裝載一晶圓的晶圓夾盤10、一沿著晶圓夾盤10之邊緣形成的環形下部電極11、相對於下部電極11所配置的上部電極12以及配置在上部電極12內側的板13。
氣體分配板14配置在板13下方,以引導一反應氣體至晶圓邊緣。移動桿15配置在板13上方,以允許板13上升及下降。
在具有上述結構的電漿蝕刻室中,當電力施加至上部電極12、下部電極11及晶圓夾盤10時,藉由在上部及下部電極12及11之間供應一反應氣體來產生電漿。產生的電漿可移除堆積在晶圓邊緣的粒子或薄膜。
不過,習用的電漿蝕刻室具有一問題,那就是在將已供應至介於板13及氣體分配板14間之一間隔空間中的反應氣體引導至晶圓邊緣的製程過程中,反應氣體在晶圓邊緣處的壓力並不均勻。
也就是說,由於反應氣體在晶圓邊緣處的壓力依晶圓邊緣的位置而有所不同,電漿蝕刻速度亦依晶圓邊緣的位置而有不同,以致於利用電漿移除的粒子量或薄膜量也會依據晶圓位置而不同。
另外,習用的蝕刻室具有一問題,就是氣體分配板14的邊緣會受到電漿污染。
因此,考慮到上述問題,本文提供一種電漿蝕刻室,其能夠使引導至晶圓邊緣處的反應氣體壓力在所有位置皆保持均勻一致,並將氣體分配板受到電漿的污染減至最小。
根據一實施態樣,一電漿蝕刻室包含一氣體分配板,其引導反應氣體至晶圓邊緣;一板,其配置成與氣體分配板隔開;以及緩衝器部分(bumper portions),其在氣體分配板及板相面對表面的至少一個表面(at least one of opposite surfaces)上突出,以允許移動至晶圓邊緣的反應氣體壓力均勻。
電漿蝕刻室可更包含上部及下部電極,部及下部電極彼此對應地配置在晶圓邊緣處,並且晶圓設置在部及下部電極之間。
緩衝器部分可交替地形成在氣體分配板及板上。
緩衝器部分可形成在氣體分配板或板的邊緣。緩衝器部分可被製成環形形狀。
可藉由間隔物(spacer)在氣體分配板及板之間保持一預定間隔。間隔物可具有1毫米(mm)之高度。
緩衝器部分可具有0.6毫米之高度。
氣體分配板可更包含一屏蔽環,屏蔽環覆蓋氣體分配板邊緣的底部及側邊表面。
屏蔽環之寬度可為氣體分配板半徑的約15%至約40%。
根據另一實施態樣,一電漿蝕刻室包含:一氣體分配板,該氣體分配板在其底部表面形成有一凹槽;一擋板,配置在氣體分配板之凹槽內側以與氣體分配板隔開,並引導供應給凹槽的惰性氣體;以及緩衝器部分,緩衝器部分在氣體分配板及擋板相面對表面的至少一個表面上突出,以使惰性氣體壓力均勻。
根據又另一實施例,一電漿蝕刻室包含:一氣體分配板,其引導一反應氣體至晶圓邊緣;以及一屏蔽環,其形成在氣體分配板邊緣以防止氣體分配板之污染。在電漿蝕刻室中,屏蔽環之寬度可為氣體分配板半徑的約15%至約40%。
釔可塗佈在屏蔽環表面上。
如上文所述,在根據範例實施例的一電漿蝕刻室中,緩衝器部分形成在氣體分配板或板上,以便均勻地移除沈積在晶圓邊緣處的薄膜或粒子。另外,保持該屏蔽環之最佳寬度以減少進入介在氣體分配板及屏蔽環間之間隔中的殘留物量,並可藉由減少氣體分配板之污染而節省氣體分配板的更換成本。
在下文中,將參照附圖詳細敘述一電漿蝕刻室。
第1圖為一電漿蝕刻室之部分剖面圖。第2圖為移動桿下降後之電漿蝕刻室的部分剖面圖。第3圖為第1圖之A部分的局部放大圖。第4圖為一氣體分配板之概略平面圖。
參照第1及2圖,電漿蝕刻室100包含室壁20、移動桿21以及一板,其中該室壁20提供與外界隔離開來的一空間,且藉由通過室壁20上部部分的一致動器(未顯示)來操作該移動桿21,以及該板形成在移動桿21下方。該板包含上部板22及下部板23。
下部板23配置在上部板22的底部表面下方,且環形的上部電極24沿著下部板23的邊緣配置。藉由第一螺栓241將上部電極24固定至上部板22。
氣體分配板25配置在上部及下部板22及23下方,同時與上部及下部板22及23隔開一預定間隔(space)。氣體分配板25引導一反應氣體至一晶圓邊緣。此處,反應氣體係供應給介在下部板23及氣體分配板25間之間隔。氣體分配板25可由一絕緣材料製成,例如,氧化鋁(Al2 O3 )。
同時,下部板23可選擇性設置。當未設置下部板23時,氣體分配板25可直接固定至上部板22。當上部板22朝下突出下部板23之厚度時,氣體分配板25可固定至上部板22的突出部分。舉例來說,當未設置時下部板23,上部板22可朝下突出移除的下部板23之厚度,或可不突出。
凹槽251形成在氣體分配板25之底部表面中心處,且擋板26配置在凹槽251內側(inside)。擋板26允許分配一供應至晶圓中心之惰性氣體(例如,氮氣)。擋板26可選擇性設置。
屏蔽環27形成在氣體分配板25邊緣的底部及側邊表面,以便吸附可能在蝕刻晶圓時產生的殘留物,例如,聚合物。藉由第二螺栓252將屏蔽環27固定至氣體分配板25,並屏蔽環27的介電常數可與氣體分配板25不同。舉例來說,屏蔽環27可由介電常數11的燒結釔所製成,而氣體分配板25可由介電常數8.4的氧化鋁所製成。介電常數的差異可使由於電漿放電而在不必要部分上的電荷積聚減少。
屏蔽環27之寬度L1可設定為氣體分配板25之半徑L2的約15%至約40%。如果屏蔽環之寬度L1小於15%,在高密度電漿形成時,屏蔽環27可能無法覆蓋氣體分配板25,且蝕刻殘留物可能進入氣體分配板25及屏蔽環27之間的間隔中。如果屏蔽環27之寬度L1超過40%,屏蔽環27可覆蓋氣體分配板25不必要覆蓋的部分,而增加製造成本。
舉例來說,氣體分配板25之半徑L2可由約290毫米(mm)至約300毫米,而屏蔽環27之寬度L1可由約45毫米至約116毫米。
釔(Yttrium)可塗佈在氣體分配板25及屏蔽環27之表面上。釔具有優越的聚合物吸附性質及出眾的化學抗性。因此,釔允許在無化學修飾的情況下於一清潔製程期間吸附及移除粒子。
環形的下部電極28配置在上部電極24下方,同時與上部電極24隔開一預定間隔。晶圓夾盤32配置在下部電極28內側,且絕緣環30設置在晶圓夾盤32及下部電極28之間。晶圓夾盤32電連接至一典型的電漿振盪器(plasma oscillator,未顯示)以接收電漿振盪器施加的高頻,同時真空吸住裝載在晶圓夾盤32之頂部表面上的晶圓。
上部電極24之外部直徑可與下部電極28相同。因此,所產生的電漿形狀可能完全對稱,使得其可如同一低容量電漿振盪器(low-capacity plasm a oscillator)般地運作。
晶圓夾盤32透過配置在晶圓夾盤32下方之絕緣層34而與下部電極28完全絕緣。
參照第3圖,電漿蝕刻室100包含緩衝器部分36,緩衝器部分36配置在下部板23及氣體分配板25之間的間隔中,反應氣體係通過此處供應。緩衝器部分36突出高度H,高度H小於該介在下部板23及氣體分配板25之間的間隔高度。舉例來說,氣體分配板25及下部板23之間的間隔可為1毫米,而緩衝器部分36之高度可為0.6毫米。
緩衝器部分36藉由阻擋反應氣體流動而使晶圓邊緣處的反應氣體壓力均勻。緩衝器部分36可沿反應氣體之行進方向交替形成在下部板23及氣體分配板25上(見第3圖之彎曲箭頭)。這是為了加長反應氣體之流動路徑,從而延長反應氣體留在下部板23及氣體分配板25間之間隔中的時間。緩衝器部分36的數目可依反應氣體壓力而改變。
如第4圖所示,緩衝器部分36可形成在氣體分配板25邊緣,而以環形形狀突出。複數個間隔物37以一預定距離形成在氣體分配板25的頂部表面上,以在氣體分配板25及下部板23之間提供間隔可。此時,緩衝器部分36的高度小於間隔物之高度。雖然緩衝器部分36可是環形形狀,但其形狀並不受限於此。也就是說,緩衝器部分36可以是不同形狀,包含,例如矩形形狀。
以下將敘述具有上述配置之電漿蝕刻室100的操作。利用擋板26來分配透過氣體分配板25所供應的惰性氣體,以便在晶圓內側形成一無放電區域(on-discharge region)。同時,供應給下部板23及氣體分配板25的反應氣體移動至晶圓邊緣,並接著分別施加電壓至上部及下部電極24及28以產生電漿。所產生的電漿會蝕刻沈積在從晶圓邊緣之頂部至底部表面部分上的粒子。
在上述製程中,緩衝器部分36阻擋反應氣體流動,使反應氣體在晶圓邊緣處的壓力於所有位置皆保持均勻,從而產生均勻電漿。因此,所有位置的粒子蝕刻速度都變得相同。另外,由於屏蔽環27保持最佳寬度,而可有效預防電漿所造成的氣體分配板污染。
如上文所述,緩衝器部分36形成在氣體分配板25及下部板23上,以使反應氣體壓力均勻。以如上文所述之相同方式,上述的緩衝器部分可形成在凹槽251與擋板26相面對表面的至少一個表面上,以使供應給凹槽251之惰性氣體壓力均勻。
已參照範例實施例詳細敘述電漿蝕刻室。不過,熟悉此技術者須了解,在不偏離本發明之原理及精神的情況下,可對這些實施例中做出變化,本發明範圍係定義在後附申請專利範圍中且涵蓋其等效物。
產業應用
在一電漿蝕刻室中,沈積在晶圓邊緣之薄膜或粒子可均勻地移除,並可藉由減少氣體分配板的污染,而節省氣體分配板之更換成本。
A...部分
L1...屏蔽環寬度
L2...氣體分配板半徑
H...緩衝器部分高度
10...晶圓夾盤
11...下部電極
12...上部電極
13...板
14...氣體分配板
15...移動桿
20...室壁
21...移動桿
22...上部板
23...下部板
24...上部電極
25...氣體分配板
26...擋板
27...屏蔽環
28...下部電極
30...絕緣環
32...晶圓夾盤
34...絕緣層
36...緩衝器部分
37...間隔物
100...電漿蝕刻室
241...第一螺栓
251...凹槽
252...第二螺栓
第1圖為一電漿蝕刻室的部分剖面圖。
第2圖為一移動桿下降後之電漿蝕刻室的部分橫剖面圖。
第3圖為第1圖中A部分的局部放大圖。
第4圖為一氣體分配板的概略平面圖。
第5圖為根據相關技術領域中之一電漿蝕刻室的部分剖面圖。
A...部分
L1...屏蔽環寬度
L2...氣體分配板半徑
20...室壁
21...移動桿
22...上部板
23...下部板
24...上部電極
25...氣體分配板
26...擋板
27...屏蔽環
28...下部電極
30...絕緣環
32...晶圓夾盤
34...絕緣層
100...電漿蝕刻室
241...第一螺栓
251...凹槽
252...第二螺栓

Claims (11)

  1. 一種用於蝕刻一晶圓之一邊緣的電漿蝕刻室,包含:一氣體分配板,該氣體分配板引導一反應氣體至該晶圓之該邊緣且在該氣體分配板之一底部表面形成有一凹槽;一板,該板配置成與該氣體分配板隔開;一擋板,該擋板配置在該氣體分配板之該凹槽內側以與該氣體分配板隔開,該擋板引導供應給該凹槽的一惰性氣體;及緩衝器部分,該些緩衝器部分在該氣體分配板及該板之相面對表面的至少一個表面上突出以均等化該反應氣體的壓力,且該些緩衝器部分在該氣體分配板及該擋板之相面對表面的至少一個表面上突出以均等化該惰性氣體的壓力;其中該些緩衝器部分交替地形成在該氣體分配板及該擋板上,以便在該晶圓的一內側形成均勻的無放電區域。
  2. 如申請專利範圍第1項所述之電漿蝕刻室,更包含上部及下部電極,該上部及下部電極彼此對應地配置在該晶圓之該邊緣,且該晶圓設置在該上部及下部電極之間。
  3. 如申請專利範圍第1項所述之電漿蝕刻室,其中該些緩衝器部分交替地形成在該氣體分配板及該板上。
  4. 如申請專利範圍第1或2項所述之電漿蝕刻室,其中該些緩衝器部分形成在該氣體分配板或該板的一邊緣。
  5. 如申請專利範圍第1項所述之電漿蝕刻室,其中該些緩衝器部分被製成一環形形狀。
  6. 如申請專利範圍第1項所述之電漿蝕刻室,其中介於該氣體分配板及該板之間的一預定間隔是藉由多個間隔物來保持。
  7. 如申請專利範圍第6項所述之電漿蝕刻室,其中該間隔為1毫米。
  8. 如申請專利範圍第7項所述之電漿蝕刻室,其中該些緩衝器部分具有0.6毫米的高度。
  9. 如申請專利範圍第1或2項所述之電漿蝕刻室,其中該氣體分配板更包含一屏蔽環,該屏蔽環覆蓋該氣體分配板邊緣的底部及側邊表面。
  10. 如申請專利範圍第9項所述之電漿蝕刻室,其中該屏蔽環之寬度為該氣體分配板之半徑的約15%至約40%。
  11. 如申請專利範圍第9項所述之電漿蝕刻室,其中釔是塗佈在該屏蔽環的一表面上。
TW097142923A 2007-11-09 2008-11-06 電漿蝕刻室 TWI502641B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070114335A KR101380861B1 (ko) 2007-11-09 2007-11-09 플라즈마 에칭 챔버

Publications (2)

Publication Number Publication Date
TW200935511A TW200935511A (en) 2009-08-16
TWI502641B true TWI502641B (zh) 2015-10-01

Family

ID=40625942

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097142923A TWI502641B (zh) 2007-11-09 2008-11-06 電漿蝕刻室

Country Status (6)

Country Link
US (1) US20110139371A1 (zh)
JP (1) JP5485904B2 (zh)
KR (1) KR101380861B1 (zh)
CN (1) CN101855712B (zh)
TW (1) TWI502641B (zh)
WO (1) WO2009061104A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140030056A1 (en) * 2012-07-25 2014-01-30 Applied Materials, Inc. Process gas flow guides for large area plasma enhanced chemical vapor deposition systems and methods
KR102182699B1 (ko) 2014-11-11 2020-11-25 (주) 코미코 플라즈마 처리 장치용 내부재 및 이의 제조 방법
KR102182690B1 (ko) 2014-11-11 2020-11-25 (주) 코미코 플라즈마 처리 장치용 내부재 및 이의 제조 방법
US20170002465A1 (en) * 2015-06-30 2017-01-05 Lam Research Corporation Separation of Plasma Suppression and Wafer Edge to Improve Edge Film Thickness Uniformity

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060117613A (ko) * 2005-05-13 2006-11-17 주식회사 테스 반도체 제조 장치
KR20070066934A (ko) * 2005-12-21 2007-06-27 (주)소슬 플라즈마 에칭 챔버

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5221556A (en) * 1987-06-24 1993-06-22 Epsilon Technology, Inc. Gas injectors for reaction chambers in CVD systems
JPH07142449A (ja) * 1993-11-22 1995-06-02 Kawasaki Steel Corp プラズマエッチング装置
JPH10335306A (ja) * 1997-05-29 1998-12-18 Sony Corp 半導体エッチング装置
JP2000208483A (ja) * 1999-01-08 2000-07-28 Mitsubishi Electric Corp ウェハ処理装置及びウェハ処理方法
JP2002198356A (ja) * 2000-12-26 2002-07-12 Tokyo Electron Ltd プラズマ処理装置
KR100564168B1 (ko) * 2001-01-22 2006-03-27 동경 엘렉트론 주식회사 플라즈마 처리 장치 및 플라즈마 처리 방법
US7147793B2 (en) * 2001-06-07 2006-12-12 Tokyo Electron Limited Method of and apparatus for tailoring an etch profile
KR100464857B1 (ko) * 2002-08-26 2005-01-05 삼성전자주식회사 웨이퍼 에지 식각장치
US7615131B2 (en) * 2003-05-12 2009-11-10 Sosul Co., Ltd. Plasma etching chamber and plasma etching system using same
KR20060060997A (ko) * 2004-12-01 2006-06-07 삼성전자주식회사 웨이퍼 에지 식각 장치
JP4654738B2 (ja) * 2005-04-05 2011-03-23 パナソニック株式会社 プラズマ処理装置
US7909960B2 (en) * 2005-09-27 2011-03-22 Lam Research Corporation Apparatus and methods to remove films on bevel edge and backside of wafer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060117613A (ko) * 2005-05-13 2006-11-17 주식회사 테스 반도체 제조 장치
KR20070066934A (ko) * 2005-12-21 2007-06-27 (주)소슬 플라즈마 에칭 챔버

Also Published As

Publication number Publication date
KR20090048114A (ko) 2009-05-13
WO2009061104A1 (en) 2009-05-14
CN101855712B (zh) 2012-07-18
JP5485904B2 (ja) 2014-05-07
CN101855712A (zh) 2010-10-06
TW200935511A (en) 2009-08-16
KR101380861B1 (ko) 2014-04-03
US20110139371A1 (en) 2011-06-16
JP2011503866A (ja) 2011-01-27

Similar Documents

Publication Publication Date Title
KR102594473B1 (ko) 내장형 rf 차폐부를 갖는 반도체 기판 지지부들
CN110556316B (zh) 基板支撑基座
US8864936B2 (en) Apparatus and method for processing substrate
TWI479046B (zh) Plasma processing device
KR101369131B1 (ko) 웨이퍼의 베벨 에지 및 이면상의 필름들을 제거하는 장치 및 방법들
US7789963B2 (en) Chuck pedestal shield
EP1149403B1 (en) Plasma reactor with perforated plasma confinement ring
KR101924488B1 (ko) 프로세스 공간이 한정된 pecvd 챔버
JP2018082149A (ja) 酸素適合性プラズマ源
CN109075007B (zh) Rf返回条带屏蔽盖罩
JPH0574737A (ja) 電圧駆動電極を有する処理装置及び粒子補集方法
TWI502641B (zh) 電漿蝕刻室
US8342121B2 (en) Plasma processing apparatus
KR102205922B1 (ko) 공정에서의 워크피스 상의 재료 증착 방지
TW201338012A (zh) 用於等離子體處理裝置的可調節約束裝置
JP2007149788A (ja) リモートプラズマ装置
KR20080000112A (ko) 건식식각장치의 상부전극 및 그를 구비한 건식식각장치
JP4801103B2 (ja) プラズマ発生装置
JP7514862B2 (ja) プラズマアークを低減したプロセスチャンバ
KR20220086013A (ko) 플라즈마 프로세싱을 위한 정전 척을 포함하는 반도체 공정 설비
KR101408643B1 (ko) 플라즈마 처리장치
CN112563110A (zh) 等离子体处理装置
TW202224088A (zh) 半導體處理腔室的覆蓋晶圓
KR20070113778A (ko) 웨이퍼 에지 식각 장치
WO2001023636A9 (en) Method and apparatus for controlling chamber surfaces in a semiconductor processing reactor