TWI500946B - Logic analyzer to read and write its memory method - Google Patents

Logic analyzer to read and write its memory method Download PDF

Info

Publication number
TWI500946B
TWI500946B TW101104958A TW101104958A TWI500946B TW I500946 B TWI500946 B TW I500946B TW 101104958 A TW101104958 A TW 101104958A TW 101104958 A TW101104958 A TW 101104958A TW I500946 B TWI500946 B TW I500946B
Authority
TW
Taiwan
Prior art keywords
data
writing
write area
area
memory
Prior art date
Application number
TW101104958A
Other languages
English (en)
Other versions
TW201333502A (zh
Inventor
Chiu Hao Cheng
Original Assignee
Zeroplus Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zeroplus Technology Co Ltd filed Critical Zeroplus Technology Co Ltd
Priority to TW101104958A priority Critical patent/TWI500946B/zh
Priority to US13/761,561 priority patent/US9280291B2/en
Publication of TW201333502A publication Critical patent/TW201333502A/zh
Application granted granted Critical
Publication of TWI500946B publication Critical patent/TWI500946B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318314—Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

邏輯分析儀之資料讀取及寫入其記憶體之方法
本發明係與邏輯分析儀有關，更詳而言之是指一種邏輯分析儀之資料讀取及寫入其記憶體之方法。
隨著數位科技的進步，如電子晶片、液晶螢幕(LCD)之影像處理晶片、互補性氧化金屬半導體(Complementary Metal-Oxide Semiconductor，CMOS)、以及電荷耦合元件(Charge Coupled Device，CCD)等使用數位資料傳輸資料之電子裝置日漸普及。
當研發人員在研發具有上述電子裝置時，通常會利用邏輯分析儀來擷取電子裝置所輸出之資料中的數位資料，並藉由分析上述所擷取之數位資料，來判定上述電子裝置之設計是否正常。
而市售之邏輯分析儀通常是以放滿記憶體之方式來擷取電子裝置輸出之數位資料，但實際上，研發人員需要之資料僅為所擷取之數位資料中的一小部分而已，而使得上述之擷取及儲存方法不僅會造成記憶體之使用效率低下，亦會造成研發人員分析數位資料效率之延宕。是以，習用邏輯分析儀所使用之資料讀取及寫入其記憶體之方法仍未臻完善，且尚有待改進之處。
有鑑於此，本發明之主要目的在於提供一種邏輯分析儀之資料讀取及寫入其記憶體之方法，不僅可以增加記憶體之使用效率，且僅針對有需求之資料進行讀取及寫入並暫存，而可不須浪費時間進行其他不必要資料之分析，進而能提升研發人員分析數位資料之效率。
緣以達成上述目的，本發明提供有一種邏輯分析儀之資料讀取及寫入其記憶體之方法包含下列步驟：
A.　劃分該記憶體為至少一第一寫入區以及一第二寫入區；
B.　建立一第一觸發條件以及一第二觸發條件；
C.　持續讀取一數位資料並寫入該記憶體中；
D.　分析寫入該記憶體中之資料，並將符合該第一觸發條件起一預定長度之資料暫存於該第一寫入區，且停止再寫入資料至該第一寫入區；將符合該第二觸發條件起一預定長度之資料暫存於該第二寫入區，且停止再寫入資料至該第二寫入區。
依據上述構思，於步驟A中所劃分之該第一寫入區具有一第一長度，而該第二寫入區具有一第二長度；另外，於步驟D中，暫存於該第一寫入區之資料的長度不大於該第一長度；而暫存於該第二寫入區之資料的長度不大於該第二長度。
依據上述構思，於步驟A中，所述之該第一長度等於該第二長度。
依據上述構思，於步驟A中，所述之該第一長度不等於該第二長度。
依據上述構思，於步驟B中，所述之該第一觸發條件等於該第二觸發條件。
依據上述構思，於步驟B中，所述之該第一觸發條件不等於該第二觸發條件。
依據上述構思，於步驟D中，係以一第一取樣頻率寫入並暫存資料至該第一寫入區，並以一第二取樣頻率寫入並暫存資料至該第二寫入區，且該第一取樣頻率等於該第二取樣頻率。
依據上述構思，於步驟D中，係以一第一取樣頻率寫入並暫存資料至該第一寫入區，並以一第二取樣頻率寫入並暫存資料至該第二寫入區，且該第一取樣頻率不等於該第二取樣頻率。
依據上述構思，於步驟D寫入並暫存資料至該第一寫入區時、以及寫入並暫存資料至該第二寫入區時，同時暫存擷取資料時之時間點。
依據上述構思，於步驟D中係寫入並暫存擷取資料時與讀取資料起始時、或與前一次寫入並暫存資料時之間的時間間隔。
依據上述構思，係以一計數器所計算之次數做為儲存時間點之依據，且該計數器每間隔一預定時間計數一次。
依據上述構思，係以計算各種預定資料之產生次數與產生時間相乘後之總和做為儲存時間點之依據。
依據上述構思，於步驟C中，該資料持續於該第一寫入區寫入並覆蓋，而當步驟D中分析到該資料中符合第一觸發條件時，則將符合該第一觸發條件起該預定長度之資料暫存於該第一寫入區，且停止再寫入資料至該第一寫入區。
依據上述構思，於步驟C中，所接收之資料於該第二寫入區寫入並覆蓋，而當步驟D中分析到該資料中符合滿足第二觸發條件時，則將符合該第二觸發條件起該預定長度之資料暫存於該第二寫入區，且停止再寫入資料至該第二寫入區。
依據上述構思，於步驟D中，可設定暫存於該第一寫入區之資料的長度。
依據上述構思，於步驟D中，可設定暫存於該第二寫入區之資料的長度。
依據上述構思，於步驟C中，係先將所讀取之資料寫入該記憶體之該第一寫入區中，且當步驟D停止再寫入資料至該第一寫入區後，再開始將所讀取之資料寫入該記憶體之該第二寫入區中。
依據上述構思，於步驟C中，係將所讀取之資料分別同時寫入該第一寫入區與該第二寫入區中。
藉此，透過上述資料擷取及儲存方法之設計，便可透過多段儲存之方式來大幅地增加記憶體之使用效率，且更能進而能提升研發人員分析數位資料之效率。
為能更清楚地說明本發明，茲舉較佳實施例並配合圖示詳細說明如後。
請參閱圖1，本發明較佳實施例邏輯分析儀之資料讀取及寫入其記憶體之方法，包含下列步驟：
A.　請參閱圖2，劃分該記憶體R為至少一第一寫入區D1以及一第二寫入區D2，且該第一寫入區D1具有一第一長度L1，而該第二寫入區D2具有一第二長度L2。於本實施例中，係設定該第一長度L1不等於該第二長度L2，但不以此為限，亦可依擷取需求改設定為該第一長度L1等於該第二長度L2。
B.　設定一第一觸發條件O1以及一第二觸發條件O2，另外，於本實施例中，該第一觸發條件O1對應該該第一寫入區D1，而該第二觸發條件O2對應該第二寫入區D2，但不以此為限。再者，於本實施例中，係設定該第一觸發條件O1不等於該第二觸發條件O2，藉以達到多階觸發之設計，但不以此為限，亦可依據擷取需求，改設定為該第一觸發條件O1等於該第二觸發條件O2，而達到單階觸發之目的。
C.　如圖3，持續讀取一電子裝置所產生之數位資料S，並將其寫入該記憶體R中；但實際上，可施作之數量並不以一台為限，亦可依研發或偵測需求而接收兩台或兩台以上電子裝置所產生之數位資料。
D.　分析寫入該記憶體R中之資料，並將符合該第一觸發條件O1起一預定長度之資料DAT1暫存於該第一寫入區D1(如圖3)，且停止再寫入資料S至該第一寫入區D1；將符合該第二觸發條件O2起一預定長度之資料DAT2暫存於該第二寫入區D2(如圖4)，且停止再寫入資料至該第二寫入區。於本實施例中，所讀取之資料S於未分析得該第一觸發條件O1前，該資料S持續於該第一寫入區D1儲存，並當記憶空間已滿時則將新接收之資料S從頭寫入並將舊資料覆蓋，以一類環形方式進行新資料寫入將舊資料覆蓋之作動，而當將分析符合該第一觸發條件O1起一預定長度之資料DAT1暫存於該第一寫入區D1，而停止再寫入資料S至該第一寫入區D1後，再開始將所讀取之資料S以類環形之方式寫入該記憶體R之該第二寫入區D2中，而達到分段使用之目的，但可實施之方法並不以此為限，亦可是將所讀取之資料S分別同時寫入該第一寫入區D1與該第二寫入區D2中，而可達到使該第一寫入區D1與該第二寫入區D2同時獨立作業之目的。
值得一提的是，在將資料DAT1(資料DAT2)暫存至該第一寫入區D1(該第二寫入區D2)時，更可自由調整與設定所暫存之該資料DAT1(資料DAT2)的長度，於本實施例中，係以設定所擷取之資料DAT1(資料DAT2)佔該第一寫入區D1(該第二寫入區D2)多少百分比之方式來設定之該資料DAT1(資料DAT2)暫存於該第一寫入區D1(該第二寫入區D2)中之長度。舉例而言，若欲暫存資料之大小設定為百分之六十，則當該資料S分習符合觸發條件後，則寫入並暫存長度為該第一寫入區D1百分之六十儲存空間之資料，接著所接收之資料S則持續覆寫另一寫入區，而上述百分比設定方式為本發明一較佳實施例，但不以此為限，亦可透過設定長度值、或是其它可行之方式來達到相同之目的。
另外，於本實施例中，於步驟D中，係以一第一取樣頻率CK1寫入並暫存該資料DAT1至該第一寫入區D1，且以一第二取樣頻率CK2寫入並暫存該資料DAT2至該第二寫入區D2，且該第一取樣頻率CK1不等於該第二取樣頻率CK2，而可使不同寫入區可具有不同之分析效果，舉例而言，請參閱圖5，我們設定該第一觸發條件等於該第二觸發條件，並再設定第一取樣頻率CK1大於第二取樣頻率CK2。此時，因為觸發條件相等，資料DAT1與資料DAT2會同時分別暫存於該第一寫入區D1以及第二寫入區D2，但因寫入時的取樣頻率差異，研發人員便可在不同頻率下研究及分析該第一寫入區D1以及第二寫入區D2中訊號波型的變化與不同。當然，在實際實施上並不以上述為限，亦可依擷取需求改設定為該第一取樣頻率CK1等於該第二取樣頻率CK2來達到本發明之目的。
另外，由圖3及圖4可看出，本實施例中所寫入並暫存之資料DAT1、DAT2的長度雖皆等同於所對應之各寫入區D1、D2之長度，但在實務上，每次在寫入並暫存資料時，有可能在寫入當中再次觸發下一次之觸發條件，而使得每次所寫入並暫存之資料有可能小於對應之寫入區的長度。
再者，為能使得研發人員能更了解該第一寫入區D1以及該第二寫入區D2所暫存資料DAT1、DAT2之時間，於步驟D資料DAT1寫入並暫存至該第一寫入區D1時、以及寫入並暫存資料DAT2至該第二寫入區D2時，都會同時儲存寫入並暫存資料時之時間點。於本實施例中，係儲存暫存該資料DAT1時與開始讀取資料S時之時間間隔、以及儲存暫存該資料DAT2時與暫存該資料DAT1(即前一次擷取資料)時之間的時間間隔當作紀錄時間點之依據，但不以此為限，亦可利用記錄作業系統之時間來當作紀錄時間點之依據。而於本實施例中，係以計算各種預定資料之產生次數與產生時間相乘後之總和做為儲存時間點之依據。舉例而言，當暫存該資料DAT2時與暫存該資料DAT1時之間的資料中，區分有第一預定資料以及第二預定資料，而其中的第一預定資料出現過N次，且每次循環時間為T1；而第二預定資料出現過M次，且每次循環時間為T2，我們便可透過記錄N*T1+M*T2之結果做為儲存時間間隔之依據。當然，除使用上述計算方式外，亦可透過記錄以一計數器所計算之次數做為儲存時間點之依據，而該計數器每間隔一預定時間計數一次。舉例而言，系統之計數器每經過T3時間後計數一次，暫存該資料DAT1時至暫存該資料DAT2之間，計數器總共跳了P次，而我們便可儲存所記錄P*T3之結果做為時間間隔之依據。
藉此，綜合以上所述可得知，本發明所述之資料擷取及儲存方法，不僅可以能分段儲存，更可自由地設定各寫入區之長度、觸發條件、以及取樣頻率，使得記憶體在規劃及使用上能更加地彈性，而可大幅地增加記憶體之使用效率，且上述之方法僅針對有需求之資料進行擷取並儲存，而可不須浪費時間進行其他不必要資料之分析，進而能有效地提升研發人員分析資料之效率。
必須說明的是，以上所述僅為本發明較佳可行實施例而已，並不以將記憶體區分成兩段為限，實際上，亦可依需求將記憶體區分三段、四段、或是四段以上之方式來達到本發明之目的，且舉凡應用本發明說明書及申請專利範圍所為之等效方法變化，理應包含在本發明之專利範圍內。
R‧‧‧記憶體
S‧‧‧資料
D1‧‧‧第一寫入區
D2‧‧‧第二寫入區
L1‧‧‧第一長度
L2‧‧‧第二長度
O1‧‧‧第一觸發條件
O2‧‧‧第二觸發條件
DAT1‧‧‧資料
DAT2‧‧‧資料
CK1‧‧‧第一取樣頻率
CK2‧‧‧第二取樣頻率
圖1為本發明較佳實施例之流程圖。
圖2為本發明步驟A及步驟B的示意圖。
圖3為本發明步驟C的示意圖。
圖4為本發明步驟D的示意圖。
圖5揭示以不同取樣頻率取樣後所得之波型圖。

Claims (24)

  1. 一種邏輯分析儀之資料讀取及寫入其記憶體之方法，包含下列步驟：A.劃分該記憶體為至少一第一寫入區以及一第二寫入區；B.建立一第一觸發條件以及一第二觸發條件；C.持續讀取一數位資料並寫入該記憶體中；D.分析寫入該記憶體中之資料，並將符合該第一觸發條件起一預定長度之資料暫存於該第一寫入區，且停止再寫入資料至該第一寫入區；將符合該第二觸發條件起一預定長度之資料暫存於該第二寫入區，且停止再寫入資料至該第二寫入區；其中，於步驟D中，係以一第一取樣頻率寫入並暫存資料至該第一寫入區，並以一第二取樣頻率寫入並暫存資料至該第二寫入區，且該第一取樣頻率等於該第二取樣頻率。
  2. 一種邏輯分析儀之資料讀取及寫入其記憶體之方法，包含下列步驟：A.劃分該記憶體為至少一第一寫入區以及一第二寫入區；B.建立一第一觸發條件以及一第二觸發條件；C.持續讀取一數位資料並寫入該記憶體中；D.分析寫入該記憶體中之資料，並將符合該第一觸發條件起一預定長度之資料暫存於該第一寫入區，且停止再寫入資料至該第一寫入區；將符合該第二觸發條件起一預定長度之資料暫存於 該第二寫入區，且停止再寫入資料至該第二寫入區；其中，於步驟D中，係以一第一取樣頻率寫入並暫存資料至該第一寫入區，並以一第二取樣頻率寫入並暫存資料至該第二寫入區，且該第一取樣頻率不等於該第二取樣頻率。
  3. 一種邏輯分析儀之資料讀取及寫入其記憶體之方法，包含下列步驟：A.劃分該記憶體為至少一第一寫入區以及一第二寫入區；B.建立一第一觸發條件以及一第二觸發條件；C.持續讀取一數位資料並寫入該記憶體中；D.分析寫入該記憶體中之資料，並將符合該第一觸發條件起一預定長度之資料暫存於該第一寫入區，且停止再寫入資料至該第一寫入區；將符合該第二觸發條件起一預定長度之資料暫存於該第二寫入區，且停止再寫入資料至該第二寫入區；其中，於步驟D中，係以一第一取樣頻率寫入並暫存資料至該第一寫入區，並以一第二取樣頻率寫入並暫存資料至該第二寫入區，且該第一取樣頻率大於該第二取樣頻率。
  4. 一種邏輯分析儀之資料讀取及寫入其記憶體之方法，包含下列步驟：A.劃分該記憶體為至少一第一寫入區以及一第二寫入區；B.建立一第一觸發條件以及一第二觸發條件；C.持續讀取一數位資料並寫入該記憶體中； D.分析寫入該記憶體中之資料，並將符合該第一觸發條件起一預定長度之資料暫存於該第一寫入區，且停止再寫入資料至該第一寫入區；將符合該第二觸發條件起一預定長度之資料暫存於該第二寫入區，且停止再寫入資料至該第二寫入區；其中，於步驟C中，所接收之資料於該第二寫入區寫入並覆蓋，而當步驟D中分析到該資料中符合滿足第二觸發條件時，則將符合該第二觸發條件起該預定長度之資料暫存於該第二寫入區，且停止再寫入資料至該第二寫入區。
  5. 一種邏輯分析儀之資料讀取及寫入其記憶體之方法，包含下列步驟：A.劃分該記憶體為至少一第一寫入區以及一第二寫入區；B.建立一第一觸發條件以及一第二觸發條件；C.持續讀取一數位資料並寫入該記憶體中；D.分析寫入該記憶體中之資料，並將符合該第一觸發條件起一預定長度之資料暫存於該第一寫入區，且停止再寫入資料至該第一寫入區；將符合該第二觸發條件起一預定長度之資料暫存於該第二寫入區，且停止再寫入資料至該第二寫入區；其中，於步驟D中，可設定暫存於該第一寫入區之資料的長度。
  6. 一種邏輯分析儀之資料讀取及寫入其記憶體之方法，包含下列步驟： A.劃分該記憶體為至少一第一寫入區以及一第二寫入區；B.建立一第一觸發條件以及一第二觸發條件；C.持續讀取一數位資料並寫入該記憶體中；D.分析寫入該記憶體中之資料，並將符合該第一觸發條件起一預定長度之資料暫存於該第一寫入區，且停止再寫入資料至該第一寫入區；將符合該第二觸發條件起一預定長度之資料暫存於該第二寫入區，且停止再寫入資料至該第二寫入區；其中，於步驟D中，可設定暫存於該第二寫入區之資料的長度。
  7. 2、3、4、5或6所述邏輯分析儀之資料讀取及寫入其記憶體之方法，其中，於步驟A中所劃分之該第一寫入區具有一第一長度，而該第二寫入區具有一第二長度；另外，於步驟D中，暫存於該第一寫入區之資料的長度不大於該第一長度；而暫存於該第二寫入區之資料的長度不大於該第二長度。
  8. 如請求項7所述邏輯分析儀之資料讀取及寫入其記憶體之方法，其中，於步驟A中，所述之該第一長度等於該第二長度。
  9. 如請求項7所述邏輯分析儀之資料讀取及寫入其記憶體之方法，其中，於步驟A中，所述之該第一長度不等於該第二長度。
  10. 2、3、4、5或6所述邏輯分析儀之資料讀取及寫入其記憶體之方法，其中，於步驟B中，所述之該第一觸發條件等於該第二觸發條件。
  11. 2、3、4、5或6所述邏輯分析儀之資料 讀取及寫入其記憶體之方法，其中，於步驟B中，所述之該第一觸發條件不等於該第二觸發條件。
  12. 5或6所述邏輯分析儀之資料讀取及寫入其記憶體之方法，其中，於步驟D中，係以一第一取樣頻率寫入並暫存資料至該第一寫入區，並以一第二取樣頻率寫入並暫存資料至該第二寫入區，且該第一取樣頻率等於該第二取樣頻率。
  13. 5或6所述邏輯分析儀之資料讀取及寫入其記憶體之方法，其中，於步驟D中，係以一第一取樣頻率寫入並暫存資料至該第一寫入區，並以一第二取樣頻率寫入並暫存資料至該第二寫入區，且該第一取樣頻率不等於該第二取樣頻率。
  14. 5或6所述邏輯分析儀之資料讀取及寫入其記憶體之方法，其中，該第一取樣頻率大於該第二取樣頻率。
  15. 2、3、4、5或6所述邏輯分析儀之資料讀取及寫入其記憶體之方法，其中，於步驟D寫入並暫存資料至該第一寫入區時、以及寫入並暫存資料至該第二寫入區時，同時暫存擷取資料時之時間點。
  16. 如請求項15所述邏輯分析儀之資料讀取及寫入其記憶體之方法，其中，於步驟D中係寫入並暫存擷取資料時與讀取資料起始時、或與前一次寫入並暫存資料時之間的時間間隔。
  17. 如請求項15所述邏輯分析儀之資料讀取及寫入其記憶體之方法，其中，係以一計數器所計算之次數做為儲存時間點之依據，且該計數器每間隔一預定時間計數一次。
  18. 如請求項15所述邏輯分析儀之資料讀取及寫入其記憶體之方法，其中，係以計算各種預定資料之產生次數與產生時間相乘後之總和做為儲存時間點之依據。
  19. 2、3、5或6所述邏輯分析儀之資料讀取及寫入其記憶體之方法，其中，於步驟C中，該資料持續於該第一寫入區寫入並覆蓋，而當步驟D中分析到該資料中符合第一觸發條件時，則將符合該第一觸發條件起該預定長度之資料暫存於該第一寫入區，且停止再寫入資料至該第一寫入區。
  20. 如請求項5或6所述邏輯分析儀之資料讀取及寫入其記憶體之方法，其中，於步驟C中，所接收之資料於該第二寫入區寫入並覆蓋，而當步驟D中分析到該資料中符合滿足第二觸發條件時，則將符合該第二觸發條件起該預定長度之資料暫存於該第二寫入區，且停止再寫入資料至該第二寫入區。
  21. 如請求項4或6所述邏輯分析儀之資料讀取及寫入其記憶體之方法，其中，於步驟D中，可設定暫存於該第一寫入區之資料的長度。
  22. 如請求項4或5所述邏輯分析儀之資料讀取及寫入其記憶體之方法，其中，於步驟D中，可設定暫存於該第二寫入區之資料的長度。
  23. 2、3、4、5或6所述邏輯分析儀之資料讀取及寫入其記憶體之方法，其中，於步驟C中，係先將所讀取之資料寫入該記憶體之該第一寫入區中，且當步驟D停止再寫入 資料至該第一寫入區後，再開始將所讀取之資料寫入該記憶體之該第二寫入區中。
  24. 2、3、4、5或6所述邏輯分析儀之資料讀取及寫入其記憶體之方法，其中，於步驟C中，係將所讀取之資料分別同時寫入該第一寫入區與該第二寫入區中。
TW101104958A 2012-02-15 2012-02-15 Logic analyzer to read and write its memory method TWI500946B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101104958A TWI500946B (zh) 2012-02-15 2012-02-15 Logic analyzer to read and write its memory method
US13/761,561 US9280291B2 (en) 2012-02-15 2013-02-07 Method for data accessing and memory writing for logic analyzer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101104958A TWI500946B (zh) 2012-02-15 2012-02-15 Logic analyzer to read and write its memory method

Publications (2)

Publication Number Publication Date
TW201333502A TW201333502A (zh) 2013-08-16
TWI500946B true TWI500946B (zh) 2015-09-21

Family

ID=48946628

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101104958A TWI500946B (zh) 2012-02-15 2012-02-15 Logic analyzer to read and write its memory method

Country Status (2)

Country Link
US (1) US9280291B2 (zh)
TW (1) TWI500946B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI635298B (zh) * 2016-06-09 2018-09-11 孕龍科技股份有限公司 邏輯分析儀及其資料擷取與效能測試之方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10305755B2 (en) * 2016-06-09 2019-05-28 Zeroplus Technology Co., Ltd. Reliability and performance analysis system
WO2018071783A1 (en) 2016-10-13 2018-04-19 Boston Scientific Scimed, Inc. Replacement heart valve with diaphragm
CN107643878B (zh) * 2017-09-20 2020-12-15 上海小蚁科技有限公司 Sd卡的性能优化方法及装置、存储介质、终端

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4550387A (en) * 1981-12-15 1985-10-29 Sony/Tektronix Corporation Circuit for detecting the occurrence of a plurality of signals in a predetermined sequence
US5144225A (en) * 1989-03-31 1992-09-01 Schlumberger Technologies, Inc. Methods and apparatus for acquiring data from intermittently failing circuits
US5608866A (en) * 1994-04-08 1997-03-04 Nec Corporation System for measuring and analyzing operation of information processor
US5933594A (en) * 1994-05-19 1999-08-03 La Joie; Leslie T. Diagnostic system for run-time monitoring of computer operations
US20020159086A1 (en) * 2001-04-09 2002-10-31 Takeshi Shinomiya Testing apparatus and method
US20060143518A1 (en) * 2002-10-21 2006-06-29 Chiu-Hao Cheng Logic analyzer data processing method
US20070047458A1 (en) * 2005-08-02 2007-03-01 Richard Adkisson Timestamp generator
US20070220352A1 (en) * 2006-02-28 2007-09-20 Hernandez Adrian M Method and apparatus for measuring signals in a semiconductor device
US20080240370A1 (en) * 2007-04-02 2008-10-02 Microsoft Corporation Testing acoustic echo cancellation and interference in VoIP telephones
US20100027031A1 (en) * 2006-12-21 2010-02-04 Renishaw Plc Object detector apparatus and method
US20100223502A1 (en) * 2006-02-28 2010-09-02 Gregoire Brunot Memory-based trigger generation scheme in an emulation environment

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4558422A (en) * 1983-03-23 1985-12-10 Tektronix, Inc. Digital signal sampling system with two unrelated sampling timebases
US7844849B2 (en) * 2007-06-04 2010-11-30 International Business Machines Corporation System and method for identifying and manipulating logic analyzer data from multiple clock domains

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4550387A (en) * 1981-12-15 1985-10-29 Sony/Tektronix Corporation Circuit for detecting the occurrence of a plurality of signals in a predetermined sequence
US5144225A (en) * 1989-03-31 1992-09-01 Schlumberger Technologies, Inc. Methods and apparatus for acquiring data from intermittently failing circuits
US5608866A (en) * 1994-04-08 1997-03-04 Nec Corporation System for measuring and analyzing operation of information processor
US5933594A (en) * 1994-05-19 1999-08-03 La Joie; Leslie T. Diagnostic system for run-time monitoring of computer operations
US20020159086A1 (en) * 2001-04-09 2002-10-31 Takeshi Shinomiya Testing apparatus and method
US20060143518A1 (en) * 2002-10-21 2006-06-29 Chiu-Hao Cheng Logic analyzer data processing method
US20070047458A1 (en) * 2005-08-02 2007-03-01 Richard Adkisson Timestamp generator
US20070220352A1 (en) * 2006-02-28 2007-09-20 Hernandez Adrian M Method and apparatus for measuring signals in a semiconductor device
US20100223502A1 (en) * 2006-02-28 2010-09-02 Gregoire Brunot Memory-based trigger generation scheme in an emulation environment
US20100027031A1 (en) * 2006-12-21 2010-02-04 Renishaw Plc Object detector apparatus and method
US20080240370A1 (en) * 2007-04-02 2008-10-02 Microsoft Corporation Testing acoustic echo cancellation and interference in VoIP telephones

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI635298B (zh) * 2016-06-09 2018-09-11 孕龍科技股份有限公司 邏輯分析儀及其資料擷取與效能測試之方法
US10352999B2 (en) 2016-06-09 2019-07-16 Zeroplus Technology Co., Ltd. Logic analyzer for evaluating an electronic product, method of retrieving data of the same, and method of performance testing

Also Published As

Publication number Publication date
US20130212346A1 (en) 2013-08-15
TW201333502A (zh) 2013-08-16
US9280291B2 (en) 2016-03-08

Similar Documents

Publication Publication Date Title
TWI500946B (zh) Logic analyzer to read and write its memory method
US10656182B2 (en) Method and device for accessing data acquired by digital oscilloscope, and digital oscilloscope
US7043718B1 (en) System real-time analysis tool
US20150264294A1 (en) System and method for pre-recording video
CN104101750A (zh) 防止系统间干扰的装置和方法
JP2007035120A5 (zh)
JP2006254270A (ja) 映像記録装置及び映像記録方法
US8446505B2 (en) Row and column jumping for pixel readout using burst switching mode
CN103294602B (zh) 逻辑分析仪的数据读取及写入其存储器的方法
TWI553323B (zh) Data Processing and Display Method of Logical Analysis System
TWI427306B (zh) Data transmission method
US20150070569A1 (en) Enhanced Dynamic Range Image Processing
JP5423961B2 (ja) 波形記録装置
CN104793031B (zh) 一种示波器显示缩放方法与装置
JP5120613B2 (ja) 測定装置
TWI272533B (en) A data stream buffer
JP2007004577A (ja) 集積回路装置、歩数計
JP6190141B2 (ja) 記録装置、記録方法
CN117892218A (zh) 压力传感器的频率采集方法、装置、计算机设备及介质
JP2005165825A (ja) トレース情報記録装置
JP2018148324A5 (zh)
JP2007205953A (ja) データ集録装置
JPS5853636Y2 (ja) デ−タメモリ表示装置
RU53066U1 (ru) Цифровой видеорегистратор с кольцевой записью
JP2000358218A5 (zh)

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees