TWI498947B

TWI498947B - 一種摻雜圖案之製作方法

Info

Publication number: TWI498947B
Application number: TW099106118A
Authority: TW
Inventors: Huan Ting Tseng; Chun Hsien Huang; Hung Chin Huang; Chen Wei Lee
Original assignee: United Microelectronics Corp
Priority date: 2010-03-03
Filing date: 2010-03-03
Publication date: 2015-09-01
Also published as: TW201131619A

Description

一種摻雜圖案之製作方法

本發明係關於一種摻雜圖案之製作方法，尤指一種半導體裝置之摻雜圖案之製作方法。

隨著積體電路的高積集化與半導體裝置的微小化，半導體裝置的線寬與用來提供各裝置間電性隔離之淺溝絕緣(shallow trench isolation，以下簡稱為STI)寬度也越來越小，而上述元件線寬的縮小持續挑戰著半導體製程如微影(photolithography)等製程的能力。

由於積體電路是多層結構，而每一層均需藉由微影製程定義圖案，因此微影製程可說是半導體製程中關鍵性技術之一。然而，微影製程的二大元素：光罩與光阻，在面對各元件的線寬逐漸縮小的趨勢中，不僅必需面對光罩對準的問題，同時亦需面對光阻材料本身可能影響製程良率的問題。舉例來說，光阻材料常因其與前層材料黏著性不佳的關係，而可能在形成後或後續製程中發生倒塌的問題，繼而影響後續離子佈植製程的結果、降低製程良率與製程容忍度(process window)。同樣的問題不但發生於用以調整V_tn 、V_tp 的離子佈植製程中，也發生在形成NMOS、PMOS的LDD離子佈植製程與源極/汲極離子佈植製程中。因此，目前仍需要一種可避免因光阻影響製程良率與容忍度的製作方法。

因此，本發明之一目的係在於提供一種可避免光阻因素影響離子佈植製程結果的摻雜圖案之製作方法。

根據本發明所提供之申請專利範圍，係提供一種摻雜圖案之製作方法，該製作方法提供一基底，該基底內形成有複數個淺溝隔離(STI)，且該等STI係定義並電性隔離複數個具有相同電性之主動區域；於該基底上形成一圖案化光阻，且該圖案化光阻係包含複數個暴露區，暴露出該等主動區域與相鄰主動區域間之該等STI；以及進行一離子佈植製程，透過該圖案化光阻於該主動區域內形成複數個摻雜圖案。

根據本發明所提供之申請專利範圍，另提供一種摻雜圖案之製作方法，該製作方法首先提供一基底，該基底內形成有複數個STI，且該等STI係定義並電性隔離複數個具有相同電性之主動區域；利用一導電層定義圖案於該等主動區域內形成複數個第一導電層圖案與於部分STI上形成複數個第二導電層圖案；於該基底上形成一圖案化光阻，該圖案化光阻係包含複數個暴露區，暴露出該等主動區域、部分相鄰主動區域間之該等STI與該等第一導電層圖案；以及進行一離子佈植製程，透過該圖案化光阻於該主動區域內形成複數個摻雜圖案。

根據本發明所提供之申請專利範圍，更提供一種離子佈植光罩之製作方法，該製作方法首先提供一預定摻雜圖案與一STI定義圖案；以及利用該STI定義圖案校正該預定摻雜圖案，而於一光罩上形成一校正摻雜圖案。

根據本發明所提供之摻雜圖案製作方法，透過校正摻雜圖案而形成的圖案化光阻將不會形成在預定具有相同摻雜型態的主動區域中的STI上方，因此可避免光阻因黏著度不加發生倒塌、繼而影響後續離子佈植製程的結果與製程容忍度等問題。

請參閱第1圖至第6圖，第1圖與第2圖係本發明所提供之摻雜圖案之製作方法之一第一較佳實施例之流程方塊圖；第3圖至第6圖為該製作方法之一第一較佳實施例之示意圖。如第1圖所示，首先進行步驟200：

步驟200：提供一基底，該基底內形成有複數個STI，該等STI係定義並電性隔離複數個主動區域。

請參閱第3圖，本第一較佳實施例首先提供一基底300，基底300可為一矽基底或矽覆絕緣基底(silicon-on-insulator，SOI)基底。隨後提供一STI定義光罩，其包含有一STI定義圖案306，並進行微影製程將該STI定義圖案306轉移至基底300上定義出複數個STI區域308。上述微影製程之步驟及其所需之硬遮罩及光阻等膜層等細節皆為該技藝中之通常知識，故於此不再贅述。接下來進行一蝕刻製程蝕刻STI區域308，而於基底300內形成複數個淺溝(圖未示)。隨後於淺溝內填入矽氧材料而形成STI 310。如第3圖所示，STI 310係於基底300上定義且電性隔離複數個第一主動區域312與複數個第二主動區域314。舉例來說，第一主動區域312係為一NMOS電晶體主動區域；而第二主動區域314則為一PMOS電晶體主動區域，反之亦可。接下來進行步驟202：

步驟202：於該基底上形成一圖案化光阻，且該圖案化光阻係包含複數個暴露區，暴露出該等主動區域與相鄰主動區域間之該等STI。

步驟202所述之圖案化光阻係藉由一形成於離子佈植光罩上之校正摻雜圖案轉移而成，而該校正摻雜圖案之形成步驟可參閱第2圖。在本第一較佳實施例中，該校正摻雜圖案與該離子佈植光罩之製作步驟包含如下之步驟：

步驟2022：提供一STI定義圖案與一預定摻雜圖案，該預定摻雜圖案包含複數個第一摻雜阻擋區與複數個第一摻雜暴露區。

請參閱第4圖。預定摻雜圖案400可為一習知調整NMOS電晶體之V_tn 之離子佈植製程時所需的摻雜圖案。而STI定義圖案可為上述用以定義STI區域308之STI定義圖案306。預定摻雜圖案400係包含複數個第一摻雜暴露區402與複數個第一摻雜阻擋區404。預定摻雜圖案400係為一電腦程式設計且未輸出的圖案，但在設定中，第一摻雜暴露區402係對應於第一主動區域312，而第一摻雜阻擋區404則對應於所有的STI 310與第二主動區域314。

步驟2024：比對該預定摻雜圖案與該STI定義圖案。

步驟2026：當相鄰之第一摻雜暴露區中出現該STI定義圖案時合併該等第一摻雜暴露區，而形成一包含有複數個第二摻雜暴露區與複數個第二摻雜阻擋區之校正摻雜圖案。

比對STI定義圖案306與預定摻雜圖案400，當相鄰之第一摻雜暴露區402中出現與第一摻雜阻擋區404重疊的STI定義圖案306時，即進行一光學接近修正(optical proximity correction，以下簡稱為OPC)方法合併第一摻雜暴露區402，刪除與STI定義圖案306重疊的第一摻雜阻擋區404，而形成如第5圖所示之複數個第二摻雜暴露區412。並於對應於第二主動區域314、第一主動區域312及第二主動區域314間STI 310之處形成複數個第二摻雜阻擋區414，而形成一校正摻雜圖案410。

步驟2028：轉移該校正摻雜圖案至一光阻層上形成該圖案化光阻。

請參閱第6圖。接下來，係將校正摻雜圖案410輸出並形成於一離子佈植光罩500，完成離子佈植光罩500之製作。之後再利用一微影製程，將離子佈植光罩500上的校正摻雜圖案410轉移至基底300上，形成步驟202所述之圖案化光阻320。圖案化光阻320係包含複數個暴露區322與複數個阻擋區324。暴露區322係分別對應於校正摻雜圖案410的第二摻雜暴露區412，而暴露出第一主動區域312與相鄰第一主動區域312間之STI 310。阻擋區324則分別對應於校正摻雜圖案410的第二摻雜阻擋區414，而覆蓋第二主動區域314、第一主動區域312及第二主動區域314間的STI 310。完成圖案化光阻320之製作後，係進行：

步驟204：進行一離子佈植製程，透過該圖案化光阻於第一主動區域內形成複數個摻雜圖案。

請繼續參閱第6圖。接下來進行一離子佈植製程330，離子佈植製程330可為一用以調整NMOS電晶體V_tn 之N型離子佈植製程。離子佈植製程330係透過圖案化光阻320於第一主動區域312內形成複數個主動區域摻雜圖案，如N型摻雜圖案332。此外，亦可製備另一光罩來形成另一圖案化光阻，再利用相同之製作方法製作用以調整PMOS電晶體V_tp 之P型摻雜圖案334(示於第9圖)。

根據本第一較佳實施例所教導之方法，係利用STI 310內材料可阻擋離子進入基底300之特性，故直接採用STI 310作為離子佈植製程中所需的阻擋層。因此在形成校正摻雜圖案410與圖案化光阻320時，具有相同電性要求的相鄰第一主動區域312中的STI 310上方更刻意不形成阻擋區。隨著各元件的線寬逐漸縮小與圖案化光阻320高寬比隨之增大的趨勢，本發明所提供之方法更可避免光阻材料與STI材料因黏著性不佳發生倒塌的情況。

接下來請參閱第7圖至第13圖，第7圖與第8圖係本發明所提供之摻雜圖案之製作方法之一第二較佳實施例之流程方塊圖；第9圖至第13圖則為本第二較佳實施例所提供之摻雜圖案之製作方法之示意圖。在本第二較佳實施中，與第一較佳實施例相同之元件係採用相同之元件標號。

如第7圖所示，本第二較佳實施例首先係進行步驟700與步驟702：

步驟700：提供一基底，該基底內形成有複數個STI，且該等STI係定義並電性隔離複數個具有相同電性之主動區域。

如第9圖所示，本第二較佳實施例係於一基底300內形成複數個STI 310以及由STI 310所定義之第一主動區域312、第二主動區域314。由於STI 310形成之步驟與第一較佳實施例相同，故於此係不再贅述。接下來藉由分別進行上述第一較佳實施例所提供之方法，而於第一主動區域312與第二主動區域314內分別形成可調整NMOS電晶體V_tn 或PMOS電晶體V_tp 之N型摻雜圖案332與P型摻雜圖案334。

步驟702：利用一導電層定義圖案於該等主動區域內形成複數個第一導電層圖案與於部分STI上形成複數個第二導電層圖案。

請繼續參與第9圖。接下來利用一導電層定義圖案600(示於第10圖)，於第一主動區域312與第二主動區域314內的基底300上形成複數個第一導電層圖案600a，例如閘極圖案；與形成於部分STI 310上的第二導電層圖案600b，例如電阻圖案。然而第一導電層圖案600a與第二導電層圖案600b並不限於上述之閘極圖案及電阻導電層圖案，其亦可為其他摻雜圖案。接下來係進行步驟704：

步驟704：於該基底上形成一圖案化光阻，該圖案化光阻係包含複數個暴露區，暴露出該等主動區域、相鄰主動區域間之該等STI與該等第一導電層圖案。

值得注意的是，步驟704所述之圖案化光阻係藉由一形成於離子佈植光罩上校正摻雜圖案轉移而成，而該校正摻雜圖案之形成步驟係可參閱第8圖。在本第二較佳實施例中，該校正摻雜圖案與該離子佈植光罩之製作步驟包含如下之步驟：

步驟7042：提供一STI定義圖案、一導電層定義圖案、與一預定摻雜圖案，該預定摻雜圖案包含複數個第一摻雜阻擋區與複數個第一摻雜暴露區。

請參閱第10圖。STI定義圖案可為前述用以定義STI區域308之STI定義圖案306。而導電層定義圖案則可為前述用以形成第一導電層圖案600a與第二導電層圖案600b之導電層定義圖案600。預定摻雜圖案420可為一習知之製作NMOS電晶體之LDD與源極/汲極之N型離子佈植製程時所需的摻雜圖案。預定摻雜圖案420係包含複數個第一摻雜暴露區422與複數個第一摻雜阻擋區424。預定摻雜圖案600係為一電腦程式設計且未輸出的圖案，但在設定中，第一摻雜暴露區422係對應於第一主動區域312，而第一摻雜阻擋區424則對應於第二主動區域314與各STI 310。

步驟7044：比對該預定摻雜圖案、該STI定義圖案與該導電層定義圖案。

步驟7046a：當相鄰之第一摻雜暴露區中僅出現該STI定義圖案時合併該等第一摻雜暴露區，形成複數個第二摻雜暴露區。

步驟7046b：當相鄰之第一摻雜暴露區中同時出現該STI定義圖案與該導電層定義圖案時，形成複數個第二摻雜阻擋區。

請繼續參閱第10圖與第11圖。在比對預定摻雜圖案420、STI定義圖案306與導電層定義圖案600後，當相同電性且相鄰的摻雜區域中，亦即相鄰的第一摻雜暴露區422中間僅出現與第一摻雜阻擋區424重疊的STI定義圖案306時，便進行一OPC方法合併該等第一摻雜暴露區422，形成複數個第二摻雜暴露區432。值得注意的是，當相鄰之第一摻雜暴露區422中出現STI定義圖案306，但此STI定義圖案306上方又同時出現有導電層定義圖案600跨越，即STI定義圖案306、導電層定義圖案600與第一摻雜阻擋區424三者重疊時，則需形成複數個相對應之第二摻雜阻擋區434。除此之外，第二摻雜阻擋區434亦形成於對應第二主動區域314與第一主動區域312、第二主動區域314間的STI 310之處。

步驟7048：轉移該校正摻雜圖案至一光阻層上形成該圖案化光阻。

接下來，係將包含上述第二摻雜暴露區432與第二摻雜阻擋區434之校正摻雜圖案430輸出並形成於一離子佈植光罩550(示於第12圖)上，完成離子佈植光罩550之製作。請參閱第12圖。接下來於基底300上再形成一光阻，並利用離子佈植光罩550進行一微影製程，將校正摻雜圖案430轉移至基底300上，而形成步驟704所述之圖案化光阻340。且圖案化光阻340係包含複數個暴露區342與複數個阻擋區344。暴露區342係分別對應於校正摻雜圖案430的第二摻雜暴露區432，而暴露出第一主動區域312與其內之第一導電層圖案600a，以及相鄰第一主動區域312間且其上並無第二導電層圖案600b之STI 310。阻擋區344則分別對應於校正摻雜圖案430的第二摻雜阻擋區434，而覆蓋第二主動區域314、第一主動區域312及第二主動區域314間的STI 310、以及相鄰第一主動區域312間但其上形成有第二導電層圖案600b之STI 310。完成圖案化光阻340之製作後，係進行：

步驟706：進行一離子佈植製程，透過該圖案化光阻於第一主動區域內形成複數個摻雜圖案。

請參閱第13圖。接下來進行一離子佈植製程350，如一用以製作NMOS電晶體之LDD之N型離子佈植製程，透過圖案化光阻340於第一主動區域312內形成摻雜圖案352，作為NMOS電晶體之LDD。且利用相同之製作方法，亦可製備另一光罩來形成另一圖案化光阻，用以製作另一摻雜圖案354，作為PMOS電晶體之LDD。

請繼續參閱第13圖。本第二較佳實施例所提供之摻雜圖案之製作方法，亦可在形成LDD 352、354及側壁子356之後，利用上述之離子佈植光罩550在於基底上300上形成另一圖案化光阻360，且圖案化光阻360亦包含複數個暴露區362及複數個阻擋區364。暴露區362與阻擋區364對應之位置則同於上述圖案化光阻340的暴露區342與阻擋區344。完成圖案化光阻360之製作後，進行步驟706所述之一離子佈植製程370，如一用以製作NMOS電晶體之N型源極/汲極之離子製程，透過圖案化光阻360於第一主動區域312內形成摻雜圖案372，作為NMOS電晶體之源極/汲極372。且利用相同之製作方法，亦可製備另一光罩來形成另一圖案化光阻，用以製作作為PMOS電晶體之源極/汲極之摻雜圖案(圖未示)。

根據本第二較佳實施例所教導之方法，亦利用STI 310內材料可阻擋離子進入基底300之特性，故直接採用STI 310作為離子佈植製程350/370中所需的阻擋層。因此在形成校正摻雜圖案420與圖案化光阻340/360時，具有相同電性摻雜要求且相鄰的第一主動區域312中的STI 310係依據其上方是否有其他第二導電層圖案600b的設置判定是否需利用圖案化光阻340/360阻擋，即當STI 310上並無第二導電層圖案600b設置時，STI 310可作為離子佈植製程350/370中所需的阻擋層，故上方更刻意不形成阻擋區，以避免光阻材料與STI材料因黏著性不加發生倒塌的情況。而當具有相同電性摻雜要求且相鄰的第一主動區域312中的STI 310上方有其他第二導電層600b的設置時，則需避免離子佈植350/370影響導電層之電性表現，故仍須利用圖案化光阻340/360阻擋。

綜上所述，本發明所提供之摻雜圖案之製作方法中，透過校正摻雜圖案而形成的圖案化光阻將不會形成在預定具有相同摻雜型態的主動區域中的STI上方，因此可避免光阻因黏著度不加發生倒塌、繼而影響後續離子佈植製程的結果與製程容忍度等問題。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100．．．半導體基板

102．．．STI

110a．．．NMOS主動區域

110b．．．PMOS主動區域

112a．．．N型摻雜區域

112b．．．P型摻雜區域

114．．．閘極結構

116a．．．NLDD

116b．．．PLDD

118a．．．源極/汲極

120、122、124．．．圖案化光阻

130．．．側壁子

200、202、204．．．步驟

2022、2024、2026、2028．．．步驟

700、702、704、706、708．．．步驟

7042、7044、7046a、7046b、7048．．．步驟

300．．．基底

306．．．STI定義圖案

308．．．STI區域

310．．．STI

312．．．第一主動區域

314．．．第二主動區域

320、340、360．．．圖案化光阻

322、342、362．．．暴露區

324、344、364．．．阻擋區

330、350、370．．．離子佈植製程

332‧‧‧N型摻雜圖案

334‧‧‧P型摻雜圖案

352、354‧‧‧摻雜圖案/LDD

356‧‧‧側壁子

372‧‧‧摻雜圖案/源極/汲極

400、420‧‧‧預定摻雜圖案

402、422‧‧‧第一摻雜暴露區

404、424‧‧‧第一摻雜阻擋區

410、430‧‧‧校正摻雜圖案

412、432‧‧‧第二摻雜暴露區

414、434‧‧‧第二摻雜阻擋區

500、550‧‧‧離子佈植光罩

600‧‧‧導電層定義圖案

600a‧‧‧第一導電層圖案

600b‧‧‧第二導電層圖案

第1圖與第2圖係本發明所提供之摻雜圖案之製作方法之一第一較佳實施例之流程方塊圖；

第3圖至第6圖為該第一較佳實施例之示意圖；

第7圖與第8圖係本發明所提供之摻雜圖案之製作方法之一第二較佳實施例之流程方塊圖；

第9圖至第13圖為該第二較佳實施例之示意圖。

200、202、204．．．步驟

Claims

一種摻雜圖案之製作方法，包含有：提供一基底，該基底內形成有複數個淺溝隔離(STI)，且該等STI係定義並電性隔離複數個具有相同電性之主動區域；於該基底上形成一圖案化光阻，且該圖案化光阻係包含複數個暴露區，暴露出該等主動區域與相鄰主動區域間之該等STI；以及進行一離子佈植製程，透過該圖案化光阻於該主動區域內形成複數個摻雜圖案，其中至少兩個具有相同電性的摻雜圖案彼此相鄰，且藉由該STI電性隔離。
如申請專利範圍第1項所述之製作方法，其中形成該等STI之步驟更包含：提供一STI定義圖案，於該基底上定義複數個STI區域；以及於該等STI區域內分別形成該STI。
如申請專利範圍第2項所述之製作方法，其中形成該圖案化光阻之步驟更包含：提供一預定摻雜圖案，該預定摻雜圖案包含複數個第一摻雜阻擋區與複數個第一摻雜暴露區；比對該預定摻雜圖案與該STI定義圖案；當相鄰之第一摻雜暴露區中出現該STI定義圖案時合併該等第一摻雜暴露區，而形成一包含有複數個第二摻雜暴露區與複數個第二摻雜阻擋區之校正摻雜圖案；以及轉移該校正摻雜圖案至一光阻層上形成該圖案化光阻。
如申請專利範圍第3項所述之製作方法，其中該校正摻雜圖案係形成於一離子佈植光罩上。
如申請專利範圍第3項所述之製作方法，其中該圖案化光阻之該等暴露區係分別對應於該等第二摻雜暴露區。
如申請專利範圍第3項所述之製作方法，其中該圖案化光阻更包含複數個阻擋區，分別對應於該校正摻雜圖案之該等第二摻雜阻擋區。
如申請專利範圍第1項所述之製作方法，其中該離子佈植製程包含N型離子佈植製程或P型離子佈植製程。
如申請專利範圍第1項所述之製作方法，其中該摻雜圖案包含一主動區域摻雜圖案。
一種摻雜圖案之製作方法，包含有：提供一基底，該基底內形成有複數個淺溝隔離(STI)，且該等STI係定義並電性隔離複數個具有相同電性之主動區域；利用一導電層定義圖案於該等主動區域內形成複數個第一導電層圖案與於部分STI上形成複數個第二導電層圖案；於該基底上形成一圖案化光阻，該圖案化光阻係包含複數個暴露區，暴露出該等主動區域、該等主動區域內之該等第一導電層圖案、與部分相鄰主動區域間之該等STI；以及進行一離子佈植製程，透過該圖案化光阻於該主動區域內形成複數個摻雜圖案。
如申請專利範圍第9項所述之製作方法，其中形成該等STI之步驟更包含：提供一STI定義圖案，於該基底上定義複數個STI區域；以及於該等STI區域內分別形成該STI。
如申請專利範圍第10項所述之製作方法，其中形成該圖案化光阻之步驟更包含：提供一預定摻雜圖案，該預定摻雜圖案包含複數個第一摻雜阻擋區與複數個第一摻雜暴露區；比對該預定摻雜圖案、該STI定義圖案與該導電層定義圖案；當相鄰之第一摻雜暴露區中僅出現該STI定義圖案時合併該等第一摻雜暴露區，形成複數個第二摻雜暴露區；以及當相鄰之第一摻雜暴露區中同時出現該STI定義圖案與該導電層定義圖案時，形成複數個第二摻雜阻擋區。
如申請專利範圍第11項所述之製作方法，其中該圖案化光阻之該等暴露區係分別對應於該等第二摻雜暴露區。
如申請專利範圍第11所述之製作方法，其中該圖案化光阻更包含複數個阻擋區，分別對應於該校正摻雜圖案之該等第二摻雜阻擋區。
如申請專利範圍第13項所述之製作方法，其中該等阻擋區係覆蓋該等第二導電層圖案與部分該等STI。
如申請專利範圍第9項所述之製作方法，其中該離子佈植製程包含N型離子佈植製程或P型離子佈植製程。
如申請專利範圍第9項所述之製作方法，其中該摻雜圖案包含一輕摻雜汲極摻雜圖案或一源極/汲極摻雜圖案。
一種離子佈植光罩之製作方法，包含有：提供一預定摻雜圖案與一淺溝隔離(STI)定義圖案，該預定摻雜圖案更包含複數個第一摻雜阻擋區與複數個第一摻雜暴露區；利用該STI定義圖案校正該預定摻雜圖案，而形成一校正摻雜圖案，其中形成該校正摻雜圖案之步驟更包含：比對該預定摻雜圖案與該STI定義圖案；當相鄰之第一摻雜暴露區中出現該STI定義圖案時合併該等第一摻雜暴露區，形成複數個第二摻雜暴露區；以及形成複數個第二摻雜阻擋區；以及於一光罩上輸出該校正摻雜圖案。
如申請專利範圍第17項所述之製作方法，其中形成該校正摻雜圖案之步驟更包含：提供一導電層定義圖案；比對該預定摻雜圖案、該STI定義圖案與該導電層定義圖案；當相鄰之第一摻雜暴露區中僅出現該STI定義圖案時合併該等第一摻雜暴露區，形成複數個第三摻雜暴露區；以及當相鄰之第一摻雜暴露區中同時出現該STI定義圖案與該導電層定義圖案時，形成複數個第三摻雜阻擋區。
如申請專利範圍第18項所述之製作方法，其中該導電層定義圖案更包含複數個閘極定義圖案或複數個電阻定義圖案。