TWI498869B - A data access device for a display device - Google Patents

Description

用於顯示設備的資料存取裝置

本發明係有關一種資料存取裝置，特別是關於一種用於顯示設備的資料存取裝置，其用於存取多畫面的顯示資料，以增加存取裝置的使用率，並達到更有效率的顯示方式。

按，現今的顯示設備都會有一儲存裝置，儲存裝置顧名思義用於儲存顯示設備將要顯示的畫面資料。再者，目前的顯示設備為了符合室內、手持式電子裝置或工廠生產線所使用的螢幕等等各種不同灰階度的需求，儲存裝置也配合不同使用環境而被設計為固定儲存某一灰階度的畫面資料。所以，儲存裝置的複數儲存區域將會分別儲存組成一畫面的複數筆畫面資料，且該些筆畫面資料分別會有對應的複數筆儲存位址，一筆儲存位址即代表一筆畫面資料儲存於儲存裝置的一儲存區域。

因此，不論一個儲存區域是否被一筆畫面資料用罄，下一筆畫面資料將會依據下一筆儲存位址儲存於下一個儲存區域，如此該些筆畫面資料依據該些筆儲存位址依序儲存於不同的儲存區域。然而，儲存裝置利用此種儲存方式儲存每一個畫面的該些筆畫面資料時，將造成每一儲存區域會有剩餘的儲存空間，且於顯示一畫面的過程中該些剩餘的儲存空間也不會被用於儲存其他資料，例如：儲存不同的背景資料或不同的圖框資料。故，一般的儲存裝 置未善用其剩餘的儲存空間。

舉例來說，若一般的儲存裝置的複數儲存區域是以4位元為一儲存區域，且此儲存裝置是用於工廠生產線的黑白螢幕，則儲存裝置所儲存的畫面是以複數筆2位元的畫面資料組成。因此，每一筆2位元的畫面資料依據對應的儲存位址儲存於各別的4位元儲存區域，但是每一儲存區域中剩下的2位元儲存空間並未儲存其他筆2位元畫面資料。故，由此例可知儲存裝置的儲存空間僅有50%的使用率，所以一般的儲存裝置常存在儲存空間閒置的現象。

鑒於習知儲存裝置的問題，本發明提出一種資料存取裝置，其用於解決儲存空間閒置的問題，以提升儲存空間的使用率及達到更有效率的顯示方式。

本發明之主要目的之一，係提供一種用於顯示設備的資料存取裝置，其用於減少資料存取裝置中儲存區塊的閒置，以提升儲存區塊的使用率。

本發明之主要目的之一，係提供一種用於顯示設備的資料存取裝置，其於資料存取裝置之儲存區塊儲存背景資料或圖框資料，以達到更有效率的顯示方式。

為了達到上述所指稱之目的與功效，本發明係揭示一種資料存取裝置，其用於存取每一顯示畫面的複數筆顯示資料，且每一筆顯示資料包含相關該顯示畫面之至少一筆驅動資料，及包含相關該筆驅動資料之儲存位置的一筆儲存位址，再者，資料存取裝置包含一控制電路及一存取電路。其中，控制電路輸出一筆驅動資料 、一致能訊號及一讀取訊號；及存取電路包含複數儲存單元，且每一儲存單元包含複數儲存區塊，存取電路依據致能訊號儲存一筆驅動資料於對應的該些儲存區塊之一，存取電路依據讀取訊號讀取對應的該些儲存區塊之一並輸出一筆驅動資料。

其中，存取電路儲存該些筆顯示資料之一第一筆顯示資料的一第一筆驅動資料於該些儲存單元之一第一儲存單元的一第一儲存區塊，且，儲存該些筆顯示資料之第一筆顯示資料的一第二筆驅動資料於該些儲存單元之一第二儲存單元的一第一儲存區塊，及，儲存該些筆顯示資料之一第二筆顯示資料的一第一筆驅動資料於該些儲存單元之第一儲存單元的一第二儲存區塊，又，儲存該些筆顯示資料之第二筆顯示資料的一第二筆驅動資料於該些儲存單元之第二儲存單元的一第二儲存區塊。如此，本發明藉由減少資料存取裝置中儲存區塊的閒置，以提升儲存區塊的使用率。

再者，本發明之資料存取裝置更儲存一筆背景資料及一筆圖框資料，以供資料存取裝置運算一筆驅動資料與一背景資料或一圖框資料，以顯示包含背景或圖框的一顯示畫面。如此，本發明藉由資料存取裝更儲存一筆背景資料及一筆圖框資料，以達到更有效率的顯示方式。

1‧‧‧顯示設備

2‧‧‧顯示區域

3‧‧‧資料存取裝置

31‧‧‧控制電路

310‧‧‧處理電路

312‧‧‧選擇電路

3120‧‧‧第一選擇電路

3122‧‧‧第二選擇電路

33‧‧‧存取電路

330‧‧‧儲存電路

3300~3304‧‧‧儲存單元

332‧‧‧讀取電路

3320~3324‧‧‧讀取單元

35‧‧‧暫存單元

37~38‧‧‧運算電路

4‧‧‧驅動電路

B0~B9‧‧‧儲存區塊

S_ADDR1~S_ADDR5‧‧‧儲存位址

S_ADDR8~S_ADDR9‧‧‧儲存位址

S_ADDR16‧‧‧儲存位址

S_BACK‧‧‧背景資料

S_DATA1~S_DATA9‧‧‧驅動資料

S_DATA16‧‧‧驅動資料

S_DIS‧‧‧顯示訊號

S_DRI‧‧‧驅動訊號

S_ENL1‧‧‧致能訊號

S_ENL4‧‧‧致能訊號

S_FRAME‧‧‧圖框資料

S_OP‧‧‧運算訊號

S_READ1~S_READ‧‧‧讀取訊號

S_REG‧‧‧暫存訊號

S_SEL1~S_SEL‧‧‧選擇訊號

第一圖：其係為本發明之顯示設備之一實施例的方塊圖；第二圖：其係為本發明之存取電路之一實施例的方塊圖；第三圖：其係為本發明之不同灰階畫面之顯示資料之一實施例的方塊圖；第四圖：其係為本發明之運算驅動資料與圖框資料之一實施例的 示意圖；第五A圖：其係為本發明之32灰階顯示畫面之儲存位置之一實施例的示意圖；第五B圖：其係為本發明之16灰階顯示畫面之儲存位置之一實施例的示意圖；第五C圖：其係為本發明之4灰階顯示畫面之儲存位置之一實施例的示意圖；第六A圖：其係為習知之儲存架構儲存32灰階顯示畫面之使用率的示意圖；第六B圖：其係為習知之儲存架構儲存16灰階顯示畫面之使用率的示意圖；及第六C圖：其係習知之儲存架構儲存4灰階顯示畫面之使用率的示意圖。

在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，硬體製造商可能會用不同的名詞來稱呼同一個元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。以外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或透過其他裝置或連接手段間接地電氣連接至該第二裝置。

為使 貴審查委員對本發明之特徵及所達成之功效有更進一步之瞭解與認識，謹佐以較佳之實施例及配合詳細之說明，說明如後：請參閱第一圖及第二圖，第一圖係為本發明之顯示設備之一實施例的方塊圖，第二圖係為本發明之存取電路之一實施例的方塊圖。如圖所示，本發明之顯示設備1包含一顯示區域2、資料存取裝置3及驅動電路4，資料存取裝置3輸出一驅動訊號S_DRI至驅動電路4，驅動電路4再依據驅動訊號S_DRI產生一顯示訊號S_DIS以驅動顯示區域2而顯示複數顯示畫面。再者，本發明之資料存取裝置3用於存取每一顯示畫面的複數筆顯示資料，且每一筆顯示資料包含相關一顯示畫面之至少一筆驅動資料S_DATA1~S_DATA15或S_DATA16，及包含相關一筆驅動資料S_DATA1~S_DATA15或S_DATA16之儲存位置的一筆儲存位址S_ADDR1~S_ADDR15或S_ADDR16。資料存取裝置3包含一控制電路31及一存取電路33。其中，控制電路31輸出一筆驅動資料S_DATA1~S_DATA15或S_DATA16、一致能訊號S_ENL1~S_ENL3或S_ENL4及一讀取訊號S_READ1~S_READ4或S_READ5。存取電路33包含複數儲存單元3300~3304，且每一儲存單元3300~3303或3304包含複數儲存區塊B7、B3或B6、B2或B5、B1或B4、B0或B9、B8，存取電路33依據致能訊號S_ENL1~S_ENL3或S_ENL4儲存一筆驅動資料S_DATA1~S_DATA15或S_DATA16於對應的該些儲存區塊B0~B9之一，存取電路33依據讀取訊號S_READ1~S_READ4或S_READ5讀取對應的該些儲存區塊B0~B9之一並輸出一筆驅動資料S_DATA1~S_DATA15或S_DATA16。

復參閱第二圖，存取電路33儲存該些筆顯示資料之一第一筆顯示資料的一第一筆驅動資料S_DATA1於該些儲存單元3300~3304之一第 一儲存單元3300的一第一儲存區塊B7，且，儲存該些筆顯示資料之第一筆顯示資料的一第二筆驅動資料S_DATA2於該些儲存單元3300~3304之一第二儲存單元3301的一第一儲存區塊B6，及，儲存該些筆顯示資料之一第二筆顯示資料的一第一筆驅動資料S_DATA1於該些儲存單元3300~3304之第一儲存單元3300的一第二儲存區塊B3，又，儲存該些筆顯示資料之第二筆顯示資料的一第二筆驅動資料S_DATA2於該些儲存單元3300~3304之第二儲存單元3301的一第二儲存區塊B2。如此，本發明藉由依序儲存驅動資料S_DATA1~S_DATA16於該些儲存區塊B0~B9而減少資料存取裝置3中該些儲存區塊B0~B9的閒置，以提升該些儲存區塊B0~B9的使用率。

復參閱第一圖，控制電路31耦接存取電路33且控制電路31包含一處理電路310及一選擇電路312。處理電路310耦接存取電路33及選擇電路312，並且輸出一筆驅動資料S_DATA1~S_DATA15或S_DATA16至存取電路33及輸出一筆儲存位址S_ADDR1~S_ADDR15或S_ADDR16至選擇電路312。選擇電路312耦接存取電路33，且依據一筆儲存位址S_ADDR1~S_ADDR15或S_ADDR16輸出致能訊號S_ENL1~S_ENL3或S_ENL4或讀取訊號S_READ1~S_READ4或S_READ5至存取電路33。存取電路33包含一儲存電路330及一讀取電路332，儲存電路330耦接處理電路310及選擇電路312且包含該些儲存單元3300~3304，儲存電路330依據致能訊號S_ENL1~S_ENL3或S_ENL4儲存一筆驅動資料S_DATA1~S_DATA15或S_DATA16於對應的該些儲存區塊B0~B9之一。讀取電路332耦接選擇電路312及儲存電路330，且依據讀取訊號S_READ1~S_READ4或S_READ5讀取對應的該些儲存區塊B0~B9之一，並輸出一筆驅動資料S_DATA1~S_DATA15或S_DATA16。

承接上述，處理電路310更傳輸一選擇訊號S_SEL1~S_SEL3或S_SEL4至選擇電路312，如此，選擇電路312更依據選擇訊號S_SEL1~S_SEL3或S_SEL4及一筆儲存位址S_DATA1~S_DATA15或S_DATA16輸出致能訊號S_ENL1~S_ENL3或S_ENL4至儲存電路330或輸出讀取訊號S_READ1~S_READ4或S_READ5至讀取電路332。

復參閱第二圖，選擇電路312包含第一選擇電路3120及第二選擇電路3122，第一選擇電路3120耦接處理電路310及儲存電路330，並依據選擇訊號S_SEL1~S_SEL3或S_SEL4及一筆儲存位址S_ADDR1~S_ADDR15或S_ADDR16輸出致能訊號S_ENL1~S_ENL3或S_ENL4至儲存電路330。第二選擇電路3122耦接處理電路310及讀取電路332，並依據選擇訊號S_SEL1~S_SEL3或S_SEL4及一筆儲存位址S_ADDR1~S_ADDR15或S_ADDR16輸出讀取訊號S_READ1~S_READ4或S_READ5至讀取電路332。讀取電路332包含複數讀取單元3320~3324，該些讀取單元3320~3324分別耦接該些儲存區塊B0~B9及第二選擇單元3122，該些讀取單元3320~3324依據讀取訊號S_READ1~S_READ4或S_READ5分別讀取對應的該些儲存區塊B0~B9，並輸出一筆驅動資料S_DATA1~S_DATA15或S_DATA16。

復參閱第一圖，本發明之資料存取裝置3更包含一暫存單元35，其耦接讀取電路332之該些讀取單元3320~3324，並暫存該些讀取單元3320~3324輸出的該些筆驅動資料S_DATA1~S_DATA15或S_DATA16，而且本發明之暫存單元35依據處理電路310所輸出的暫存訊號S_REG進行暫存。

再者，資料存取裝置3更包含一運算電路37，其耦接暫存單元35並運算暫存單元35暫存的該些筆驅動資料S_DATA1~S_DATA15或S_DATA16以顯示顯示畫面。再者，本發明之運算電路37是依據處理電路 310所輸出的運算訊號S_OP進行運算。此外，本發明之該些儲存單元3300~3304更儲存一筆背景資料S_BACK及一筆圖框資料S_FRAME，以供運算電路37運算一筆驅動資料S_DATA1~S_DATA15或S_DATA16與背景資料S_BACK或圖框資料S_FRAME，以顯示包含背景或圖框的顯示畫面。而且，本發明之顯示設備可以用於顯示不同灰階的畫面，所以本發明之資料存取裝置3可以對應顯示設備用於存取不同灰階的資料，例如：32灰階、16灰階、4灰階或黑白灰階。如此，本發明之資料存取裝置3利用選擇訊號S_SEL1~S_SEL3或S_SEL4針對不同灰階的顯示畫面而改變儲存電路330的儲存模式，例如：本發明之實施例是利用選擇訊號S_SEL1表示目前欲顯示的顯示畫面為32灰階，選擇訊號S_SEL2表示目前欲顯示的顯示畫面為16灰階，選擇訊號S_SEL3表示目前欲顯示的顯示畫面為4灰階，選擇訊號S_SEL4表示目前欲顯示的顯示畫面為黑白灰階。

請參閱第三圖，其係為本發明之不同灰階畫面之顯示資料之一實施例的方塊圖。如圖所示，本發明列舉四種灰階顯示畫面的實施例，在以傳輸一筆資料量的最大位元數為8位元時，每一筆顯示資料為8位元，如此，32灰階顯示畫面之每一筆顯示資料包含複數筆5位元的驅動資料S_DATA1~S_DATA2及複數筆1位元的儲存位址S_ADDR1~S_ADDR2，每一筆5位元的驅動資料S_DATA1~S_DATA2分別對應一筆1位元的儲存位址S_ADDR1~S_ADDR2。16灰階顯示畫面之每一筆顯示資料包含複數筆4位元的驅動資料S_DATA1~S_DATA2及複數筆1位元的儲存位址S_ADDR1~S_ADDR2，每一筆4位元的驅動資料S_DATA1~S_DATA2分別對應一筆1位元的儲存位址S_ADDR1~S_ADDR2。4灰階顯示畫面之每一筆顯示資料包含複數筆2位元的驅動資料S_DATA1~S_DATA8及複數筆2位元的儲 存位址S_ADDR1~S_ADDR8，每一筆2位元的驅動資料S_DATA1~S_DATA8分別對應一筆2位元的儲存位址S_ADDR1~S_ADDR8。黑白灰階顯示畫面之每一筆顯示資料包含複數筆1位元的驅動資料S_DATA1~S_DATA16及複數筆3位元的儲存位址S_ADDR1~S_ADDR16，每一筆1位元的驅動資料S_DATA1~S_DATA16分別對應一筆3位元的儲存位址S_ADDR1~S_ADDR16。

承接上述，該些儲存區塊B0~B9中未儲存任何資料的該些儲存區塊B0~B8或B9可以用於儲存至少一筆背景資料S_BACK或至少一筆圖框資料S_FRAME，如此，資料存取裝置3可以藉由運算電路37同時運算一筆驅動資料S_DATA1~S_DATA15或S_DATA16及一筆背景資料S_BACK，或運算電路37同時運算一筆驅動資料S_DATA1~S_DATA15或S_DATA16及一筆圖框資料S_FRAME，爾後，即可顯示包含背景資料S_BACK或圖框資料S_FRAME的顯示畫面。因此，本發明之資料存取裝置3不需個別運算驅動資料S_DATA1~S_DATA15或S_DATA16與背景資料S_BACK或圖框資料S_FRAME後，再將兩者作第二次運算後輸出至顯示區域2，以顯示包含背景資料S_BACK或圖框資料S_FRAME的顯示畫面。換言之，本發明之資料存取裝置3利用該些儲存區塊B0~B9中未儲存驅動資料S_DATA1之空間，而儲存背景資料S_BACK或圖框資料S_FRAME，以同時運算驅動資料S_DATA1~S_DATA15或S_DATA16與其他資料，並將運算結果呈現於顯示區域2。如此，本發明之資料存取裝置3藉由此存取架構可以提升顯示一顯示畫面的效率。

請參閱第四圖，其係為本發明之運算驅動資料與圖框資料之一實施例的示意圖。如圖所示，本發明於存取電路33讀出一筆驅動資料S_DATA1與一筆圖框資料S_FRAME後，本發明之運算電路37運算驅動資料S_DATA1與圖框資料S_FRAME以使顯示區域2顯示一包含圖框的畫面 。如此，本發明因存取電路33的存取方式不同於習知的儲存方式，所以本發明之資料存取裝置3藉由此存取架構可以提升顯示一顯示畫面的效率。

請一併參閱第二圖、第三圖及第五A圖。第五A圖係為本發明之32灰階顯示畫面之儲存位置之一實施例的示意圖。如圖所示，當欲儲存32灰階之顯示畫面時，處理電路310輸出選擇訊號S_SEL1至選擇電路312，選擇電路312依據選擇訊號S_SEL1輸出致能訊號S_ENL1至儲存電路330，以致能該些儲存單元3300~3304。所以，當處理電路310輸出32灰階之顯示畫面的第一筆驅動資料S_DATA1及其對應的儲存位址S_ADDR1後，由於第一筆驅動資料S_DATA1為「01010」而其對應的儲存位址S_ADDR1為「0」，儲存位址S_ADDR1為「0」於本實施例代表儲存於左側的儲存區塊B7、B6、B5、B4或B9，所以32灰階之顯示畫面的第一筆驅動資料S_DATA1儲存於該些儲存單元3300~3304中的左側儲存區塊B7、B6、B5、B4及B9，換言之，儲存區塊B7儲存第一筆驅動資料S_DATA1的第一位元「0」，儲存區塊B6儲存第一筆驅動資料S_DATA1的第二位元「1」，儲存區塊B5儲存第一筆驅動資料S_DATA1的第三位元「0」，儲存區塊B4儲存第一筆驅動資料S_DATA1的第四位元「1」，儲存區塊B9儲存第一筆驅動資料S_DATA1的第五位元「0」。

承接上述，當處理電路310輸出，32灰階之顯示畫面的第二筆驅動資料S_DATA2及其對應的儲存位址S_ADDR2後，由於第二筆驅動資料S_DATA2為「00100」而其對應的儲存位址S_ADDR1為「1」，儲存位址S_ADDR1為「1」於本實施例代表儲存於右側的儲存區塊B3、B2、B1、B0或B8，所以32灰階之顯示畫面的第二筆驅動資料S_DATA2儲存 於該些儲存單元3300~3304中的右側儲存區塊B3、B2、B1、B0或B8，換言之，儲存區塊B3儲存第二筆驅動資料S_DATA2的第一位元「0」，儲存區塊B2儲存第二筆驅動資料S_DATA2的第二位元「0」，儲存區塊B1儲存第二筆驅動資料S_DATA2的第三位元「1」，儲存區塊B0儲存第二筆驅動資料S_DATA2的第四位元「0」，儲存區塊B8儲存第二筆驅動資料S_DATA2的第五位元「0」。如此，該些儲存區塊B0~B9儲存32灰階之顯示畫面的兩筆驅動資料S_DATA1、S_DATA2，並且該些儲存區塊B0~B9已用罄。

請一併參閱第二圖、第三圖及第五B圖。第五B圖係為本發明之16灰階顯示畫面之儲存位置之一實施例的示意圖。如圖所示，當欲儲存16灰階之顯示畫面時，處理電路310輸出選擇訊號S_SEL2至選擇電路312，選擇電路312依據選擇訊號S_SEL2輸出致能訊號S_ENL2至儲存電路330，以致能該些儲存單元3300~3303。所以，當處理電路310輸出16灰階之顯示畫面的第一筆驅動資料S_DATA1及其對應的儲存位址S_ADDR1後，由於第一筆驅動資料S_DATA1為「0101」而其對應的儲存位址S_ADDR1為「0」，所以16灰階之顯示畫面的第一筆驅動資料S_DATA1儲存於該些儲存單元3300~3303中的左側儲存區塊B7、B6、B5及B4。再者，16灰階之顯示畫面的第二筆驅動資料S_DATA2為「0010」而其對應的儲存位址S_ADDR1為「1」，所以16灰階之顯示畫面的第二筆驅動資料S_DATA2儲存於該些儲存單元3300~3303中的右側儲存區塊B3、B2、B1及B0。此外，該些儲存區塊B0~B7所儲存內容可以依據32灰階之顯示畫面的實施例進行推知，於此不再詳述。如此，該些儲存區塊B0~B7儲存16灰階之顯示畫面的兩筆驅動資料S_DATA1、S_DATA2，並且以使用該些儲存區 塊B0~B9之80%的該些儲存區塊B0~B7。

請一併參閱第二圖、第三圖及第五C圖。第五C圖係為本發明之4灰階顯示畫面之儲存位置之一實施例的示意圖。如圖所示，當欲儲存4灰階之顯示畫面時，處理電路310輸出選擇訊號S_SEL3至選擇電路312，選擇電路312依據選擇訊號S_SEL3輸出致能訊號S_ENL3至儲存電路330，以致能該些儲存單元3300~3303。所以，當處理電路310輸出4灰階之顯示畫面的第一筆驅動資料S_DATA1及其對應的儲存位址S_ADDR1後，由於第一筆驅動資料S_DATA1為「01」而其對應的儲存位址S_ADDR1為「00」，所以，依據儲存位址S_ADDR1的第一位元「0」，選擇該些儲存單元3300~3303中的儲存單元3300、3301儲存4灰階之顯示畫面的第一筆驅動資料S_DATA1，爾後，再依據儲存位址S_ADDR1的第二位元「0」，選擇該些儲存單元3300、3301中的左側儲存區塊B7、B6儲存第一筆驅動資料S_DATA1。換言之，儲存區塊B7儲存第一筆驅動資料S_DATA1的第一位元「0」，儲存區塊B6儲存第一筆驅動資料S_DATA1的第二位元「1」。

同理可知，當處理電路310輸出4灰階之顯示畫面的第二筆驅動資料S_DATA2及其對應的儲存位址S_ADDR2後，由於第二筆驅動資料S_DATA2為「00」而其對應的儲存位址S_ADDR2為「01」，所以，依據儲存位址S_ADDR2的第一位元「0」，選擇該些儲存單元3300~3303中的儲存單元3300、3301儲存4灰階之顯示畫面的第二筆驅動資料S_DATA2，爾後，再依據儲存位址S_ADDR2的第二位元「1」，選擇該些儲存單元3300、3301中的右側儲存區塊B3、B2儲存第二筆驅動資料S_DATA2。換言之，儲存區塊B3儲存第二筆驅動資料S_DATA2的第一位元「0」，儲存區塊B2儲存第二筆驅動資料S_DATA2的第二位元「 0」。

依此類推，4灰階之顯示畫面的第三筆驅動資料S_DATA3「11」依據對應的儲存位址S_ADDR3「10」儲存於該些儲存單元3302、3303之該些儲存區塊B5、B4，且，儲存區塊B5儲存第三筆驅動資料S_DATA3的第一位元「1」，儲存區塊B4儲存第三筆驅動資料S_DATA3的第二位元「1」。4灰階之顯示畫面的第四筆驅動資料S_DATA4「01」依據對應的儲存位址S_ADDR4「11」儲存於該些儲存單元3302、3303之該些儲存區塊B1、B0，且，儲存區塊B1儲存第四筆驅動資料S_DATA4的第一位元「0」，儲存區塊B0儲存第四筆驅動資料S_DATA4的第二位元「1」。如此，儲存電路330用於儲存4灰階之顯示畫面的八筆驅動資料S_DATA1~S_DATA8時，使用該些儲存區塊B0~B9之80%的該些儲存區塊B0~B7。

再者，由上述之三個實施例可以得知，黑白灰階之顯示畫面的驅動資料S_DATA1~S_DATA16儲存於本發明之儲存電路330時，同樣使用該些儲存區塊B0~B9之80%的該些儲存區塊B0~B7。因此，本發明之資料存取裝置3相較於習知的儲存架構於儲存不同灰階資料皆可以提升該些儲存區塊B0~B9的使用率。

復參閱第一圖、第二圖及第三圖，當讀取電路332欲從儲存電路330讀取驅動資料S_DATA1~S_DATA15或S_DATA16時，讀取電路332依據對應的儲存位址S_ADDR1~S_ADDR15或S_ADDR16及選擇訊號S_SEL1~S_SEL3或S_SEL4讀取對應的儲存區塊B0~B9，以讀取並輸出驅動資料S_DATA1~S_DATA15或S_DATA16至暫存單元35。換言之，讀取電路332欲讀取4灰階之顯示畫面的第二筆驅動資料S_DATA2時，選擇電路312依據對應4灰階之顯示畫面的選擇訊號S_SEL3及對應第二筆驅動資料S_DATA2的儲存 位址S_ADDR2「01」產生該些讀取訊號S_READ1、S_READ2至讀取電路332，如此，讀取電路332依據該些讀取訊號S_READ1、S_READ2讀取儲存單元3300、3301之儲存區塊B3、B2，即讀取電路332讀取到4灰階之顯示畫面的第二筆驅動資料S_DATA2為「00」。此外，32灰階、16灰階及黑白灰階之顯示畫面的讀取方式如同上述之實施例，所以，於此不再詳述。

請參閱第六A圖。第六A圖係為習知之儲存架構儲存32灰階顯示畫面之使用率的示意圖。如圖所示，當習知儲存架構應用於可儲存不同灰階資料下，例如：習知儲存架構為5bits的儲存架構並用於儲存32、16、4灰階等等的顯示畫面，習知儲存架構使用該些儲存區塊B0~B4的100%儲存一筆32灰階資料。但是，參閱第六B圖，第六B圖係為習知之儲存架構儲存16灰階顯示畫面之使用率的示意圖。如圖所示，習知儲存架構(5bits的儲存架構)應用於可儲存不同灰階資料下儲存16灰階資料，習知儲存架構使用該些儲存區塊B0~B4的80%儲存一筆16灰階資料。換言之，習知儲存技術於每儲存一筆16灰階資料就會產生浪費20%的儲存區塊。

再者，請參閱第六C圖，第六C圖係為習知之儲存架構儲存4灰階顯示畫面之使用率的示意圖。如圖所示，當習知儲存架構(5bits的儲存架構)應用於可儲存不同灰階資料下儲存4灰階資料，習知儲存架構使用該些儲存區塊B0~B4的40%儲存4灰階資料。換言之，習知儲存技術於每儲存一筆4灰階資料就會產生浪費60%的儲存區塊。依此類推，本發明之資料存取裝置3應用於可儲存不同灰階資料的儲存架構下而儲存黑白灰階之顯示畫面時，該些儲存區塊B0~B4的使用率同樣為80%，然，習知儲存架構應用於可 儲存不同灰階資料下而每儲存一筆黑白灰階之資料，將會浪費80%的儲存區塊，即習知儲存架構僅使用該些儲存區塊B0~B4的20%。

由此可知，本發明之資料存取裝置3提升該些儲存區塊B0~B9的使用率，以減少未使用的該些儲存區塊B0~B8或B9而降低儲存設備的成本。換言之，本發明之儲存技術可以使原儲存高灰階顯示畫面的儲存架構向下相容儲存低灰階顯示畫面，並提升低灰階顯示畫面儲存於原高灰階顯示畫面之儲存架構的使用率。

綜上所述，本發明係揭示一種資料存取裝置，其用於存取每一顯示畫面的複數筆顯示資料，且每一筆顯示資料包含相關該顯示畫面之至少一筆驅動資料，及包含相關該筆驅動資料之儲存位置的一筆儲存位址，再者，資料存取裝置包含一控制電路及一存取電路。其中，控制電路輸出一筆驅動資料、一致能訊號及一讀取訊號；及存取電路包含複數儲存單元，且每一儲存單元包含複數儲存區塊，存取電路依據致能訊號儲存一筆驅動資料於對應的該些儲存區塊之一，存取電路依據讀取訊號讀取對應的該些儲存區塊之一並輸出一筆驅動資料。

其中，存取電路儲存該些筆顯示資料之一第一筆顯示資料的一第一筆驅動資料於該些儲存單元之一第一儲存單元的一第一儲存區塊，且，儲存該些筆顯示資料之第一筆顯示資料的一第二筆驅動資料於該些儲存單元之一第二儲存單元的一第一儲存區塊，及，儲存該些筆顯示資料之一第二筆顯示資料的一第一筆驅動資料於該些儲存單元之第一儲存單元的一第二儲存區塊，又，儲存該些筆顯示資料之第二筆顯示資料的一第二筆驅動資料於該些儲存單 元之第二儲存單元的一第二儲存區塊。如此，本發明藉由減少資料存取裝置中儲存區塊的閒置，以提升儲存區塊的使用率。

惟以上所述者，僅為本發明之較佳實施例而已，並非用來限定本發明實施之範圍，舉凡依本發明申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾，均應包括於本發明之申請專利範圍內。

本發明係實為一具有新穎性、進步性及可供產業利用者，應符合我國專利法所規定之專利申請要件無疑，爰依法提出發明專利申請，祈 鈞局早日賜准專利，至感為禱。

310‧‧‧處理電路

312‧‧‧選擇電路

3120‧‧‧第一選擇電路

3122‧‧‧第二選擇電路

330‧‧‧儲存電路

3300~3304‧‧‧儲存單元

332‧‧‧讀取電路

3320~3324‧‧‧讀取單元

B0~B9‧‧‧儲存區塊

S_ADDR1‧‧‧儲存位址

S_ADDR16‧‧‧儲存位址

S_BACK‧‧‧背景資料

S_DATA1‧‧‧驅動資料

S_DATA16‧‧‧驅動資料

S_ENL1‧‧‧致能訊號

S_ENL4‧‧‧致能訊號

S_FRAME‧‧‧圖框資料

S_READ1~S_READ5‧‧‧讀取訊號

S_SEL1‧‧‧選擇訊號

S_SEL4‧‧‧選擇訊號

Claims (10)

1. 一種資料存取裝置，其用於存取每一顯示畫面的複數筆顯示資料，且每一筆顯示資料包含相關該顯示畫面之至少一筆驅動資料，及相關該筆驅動資料之儲存位置的一筆儲存位址，該資料存取裝置包含：一控制電路，輸出該筆驅動資料、一致能訊號及一讀取訊號；及一存取電路，其包含複數儲存單元，且每一儲存單元包含複數儲存區塊，該存取電路依據該致能訊號儲存該筆驅動資料於對應的該些儲存區塊之一，該存取電路依據該讀取訊號讀取對應的該些儲存區塊之一並輸出該筆驅動資料；其中，該存取電路儲存該些筆顯示資料之一第一筆顯示資料的一第一筆驅動資料於該些儲存單元之一第一儲存單元的一第一儲存區塊，且，儲存該些筆顯示資料之該第一筆顯示資料的一第二筆驅動資料於該些儲存單元之一第二儲存單元的一第一儲存區塊，及，儲存該些筆顯示資料之一第二筆顯示資料的一第一筆驅動資料於該些儲存單元之該第一儲存單元的一第二儲存區塊，又，儲存該些筆顯示資料之該第二筆顯示資料的一第二筆驅動資料於該些儲存單元之該第二儲存單元的一第二儲存區塊。
2. 如申請專利範圍第1項所述之資料存取裝置，其中該控制電路包含：一處理電路，輸出該筆驅動資料及該筆儲存位址；及一選擇電路，耦接該處理電路，並依據該筆儲存位址輸出該致能 訊號或該讀取訊號。
3. 如申請專利範圍第2項所述之資料存取裝置，其中該存取電路包含：一儲存電路，其包含該些儲存單元，且每一儲存單元包含該些儲存區塊，該儲存電路依據該致能訊號儲存該筆驅動資料於對應的該些儲存區塊之一；及一讀取電路，耦接該儲存電路及該選擇電路，依據該讀取訊號讀取對應的該些儲存區塊之一，並輸出該筆驅動資料。
4. 如申請專利範圍第3項所述之資料存取裝置，其中該處理電路更傳輸一選擇訊號至該選擇電路，該選擇電路更依據該選擇訊號及該筆儲存位址輸出該致能訊號或該讀取訊號。
5. 如申請專利範圍第4項所述之資料存取裝置，其中該選擇電路包含：一第一選擇單元，耦接該處理電路及該儲存電路，該第一選擇單元依據該選擇訊號及該筆儲存位址輸出該致能訊號；及一第二選擇單元，耦接該處理電路及該讀取電路，該第二選擇單元依據該選擇訊號及該筆儲存位址輸出該讀取訊號至該讀取電路。
6. 如申請專利範圍第5項所述之資料存取裝置，其中該讀取電路包含：複數讀取單元，分別耦接該些儲存區塊及該第二選擇單元，該些讀取單元依據該些讀取訊號分別讀取對應的該些儲存區塊，並輸出該些筆驅動資料。
7. 如申請專利範圍第6項所述之資料存取裝置，其更包含：一暫存單元，耦接該些讀取單元，並暫存該些讀取單元輸出的該 些筆驅動資料。
8. 如申請專利範圍第7項所述之資料存取裝置，其更包含：一運算電路，耦接該暫存單元，並運算該暫存單元暫存的該些筆驅動資料，以顯示該顯示畫面。
9. 如申請專利範圍第8項所述之資料存取裝置，其中該些儲存單元更儲存一筆背景資料及一筆圖框資料，以供該運算電路運算該筆驅動資料與該背景資料或該圖框資料，以顯示包含背景或圖框的該顯示畫面。
10. 如申請專利範圍第9項所述之資料存取裝置，其中該選擇訊號表示該顯示畫面為32灰階、16灰階、4灰階或黑白灰階。