CN103474045A - 用于显示设备的数据存取装置 - Google Patents

Abstract

本发明为一种用于显示设备的数据存取装置，其包含控制电路及存取电路。其中，存取电路储存多笔显示数据的第一笔显示数据的第一笔驱动数据于多个储存单元的第一储存单元的第一储存区块，且储存该些笔显示数据的第一笔显示数据的第二笔驱动数据于该些储存单元的第二储存单元的第一储存区块，及储存该些笔显示数据的第二笔显示数据的第一笔驱动数据于该些储存单元的第一储存单元的第二储存区块，又储存该些笔显示数据的第二笔显示数据的第二笔驱动数据于该些储存单元的第二储存单元的第二储存区块。如此本发明的数据存取装置用于提升储存区块的使用率。

Description

用于显示设备的数据存取装置

技术领域

本发明是有关一种数据存取装置，特别是关于一种用于显示设备的数据存取装置，其用于存取多画面的显示数据，以增加存取装置的使用率，并达到更有效率的显示方式。

背景技术

现今的显示设备都会有一储存装置，储存装置顾名思义用于储存显示设备将要显示的画面数据。再者，目前的显示设备为了符合室内、手持式电子装置或工厂生产线所使用的屏幕等等各种不同灰阶度的需求，储存装置也配合不同使用环境而被设计为固定储存某一灰阶度的画面数据。所以，储存装置的多个储存区域将会分别储存组成一画面的多笔画面数据，且该些笔画面数据分别会有对应的多笔储存地址，一笔储存地址即代表一笔画面数据储存于储存装置的一储存区域。

因此，不论一个储存区域是否被一笔画面数据用罄，下一笔画面数据将会依据下一笔储存地址储存于下一个储存区域，如此该些笔画面数据依据该些笔储存地址依序储存于不同的储存区域。然而，储存装置利用此种储存方式储存每一个画面的该些笔画面数据时，将造成每一储存区域会有剩余的储存空间，且于显示一画面的过程中该些剩余的储存空间也不会被用于储存其他数据，例如：储存不同的背景数据或不同的图框数据。故，一般的储存装置未善用其剩余的储存空间。

举例来说，若一般的储存装置的多个储存区域是以4位为一储存区域，且此储存装置是用于工厂生产线的黑白屏幕，则储存装置所储存的画面是以多笔2位的画面数据组成。因此，每一笔2位的画面数据依据对应的储存地址储存于各别的4位储存区域，但是每一储存区域中剩下的2位储存空间并未储存其他笔2位画面数据。故，由此例可知储存装置的储存空间仅有50%的使用率，所以一般的储存装置常存在储存空间闲置的现象。

鉴于习知储存装置的问题，本发明提出一种数据存取装置，其用于解决储存空间闲置的问题，以提升储存空间的使用率及达到更有效率的显示方式。

发明内容

本发明的主要目的之一，在于提供一种用于显示设备的数据存取装置，其用于减少数据存取装置中储存区块的闲置，以提升储存区块的使用率。

本发明的主要目的之一，在于提供一种用于显示设备的数据存取装置，其于数据存取装置的储存区块储存背景数据或图框数据，以达到更有效率的显示方式。

为了达到上述所指称的目的与功效，本发明揭示一种数据存取装置，其用于存取每一显示画面的多笔显示数据，且每一笔显示数据包含相关该显示画面的至少一笔驱动数据，及包含相关该笔驱动数据的储存位置的一笔储存地址，再者，数据存取装置包含一控制电路及一存取电路。其中，控制电路输出一笔驱动数据、一致能讯号及一读取讯号；及存取电路包含多个储存单元，且每一储存单元包含多个储存区块，存取电路依据致能讯号储存一笔驱动数据于对应的该些储存区块之一，存取电路依据读取讯号读取对应的该些储存区块之一并输出一笔驱动数据。

其中，存取电路储存该些笔显示数据的一第一笔显示数据的一第一笔驱动数据于该些储存单元的一第一储存单元的一第一储存区块，且，储存该些笔显示数据的第一笔显示数据的一第二笔驱动数据于该些储存单元的一第二储存单元的一第一储存区块，及，储存该些笔显示数据的一第二笔显示数据的一第一笔驱动数据于该些储存单元的第一储存单元的一第二储存区块，又，储存该些笔显示数据的第二笔显示数据的一第二笔驱动数据于该些储存单元的第二储存单元的一第二储存区块。如此，本发明藉由减少数据存取装置中储存区块的闲置，以提升储存区块的使用率。

再者，本发明的数据存取装置更储存一笔背景数据及一笔图框数据，以供数据存取装置运算一笔驱动数据与一背景数据或一图框数据，以显示包含背景或图框的一显示画面。如此，本发明藉由资料存取装更储存一笔背景数据及一笔图框数据，以达到更有效率的显示方式。

附图说明

图1：其为本发明的显示设备的一实施例的方块图；

图2：其为本发明的存取电路的一实施例的方块图；

图3：其为本发明的不同灰阶画面的显示数据的一实施例的方块图；

图4：其为本发明的运算驱动数据与图框数据的一实施例的示意图；

图5A：其为本发明的32灰阶显示画面的储存位置的一实施例的示意图；

图5B：其为本发明的16灰阶显示画面的储存位置的一实施例的示意图；

图5C：其为本发明的4灰阶显示画面的储存位置的一实施例的示意图；

图6A：其为习知的储存架构储存32灰阶显示画面的使用率的示意图；

图6B：其为习知的储存架构储存16灰阶显示画面的使用率的示意图；及

图6C：其习知的储存架构储存4灰阶显示画面的使用率的示意图。

【图号对照说明】

1          显示设备

2          显示区域

3          数据存取装置

31         控制电路

310        处理电路

312        选择电路

3120       第一选择电路

3122       第二选择电路

33         存取电路

330        储存电路

3300～3304 储存单元

332        读取电路

3320～3324 读取单元

35         缓存单元

37～38     运算电路

4          驱动电路

B0～B9        储存区块

S_ADDR1～S_ADDR5 储存地址

S_ADDR8～S_ADDR9 储存地址

S_ADDR16        储存地址

S_BACK         背景数据

S_DATA1～S_DATA9 驱动数据

S_DATA16        驱动数据

S_DIS          显示讯号

S_DRI          驱动讯号

S_ENL1         致能讯号

S_ENL4         致能讯号

S_FRAME        图框数据

S_OP           运算讯号

S_READ1～S_READ  读取讯号

S_REG          暂存讯号

S_SEL1～S_SEL    选择讯号

具体实施方式

在说明书及后续的申请专利范围当中使用了某些词汇来指称特定的组件。所属领域中具有通常知识者应可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本说明书及后续的申请专利范围并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在通篇说明书及后续的请求项当中所提及的“包含”为一开放式的用语，故应解释成“包含但不限定于”以外，“耦接”一词在此包含任何直接及间接的电气连接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电气连接于该第二装置，或透过其他装置或连接手段间接地电气连接至该第二装置。

为了使本发明的结构特征及所达成的功效有更进一步的了解与认识，特用较佳的实施例及配合详细的说明，说明如下：

请参阅图1及图2，图1为本发明的显示设备的一实施例的方块图，图2为本发明的存取电路的一实施例的方块图。如图所示，本发明的显示设备1包含一显示区域2、数据存取装置3及驱动电路4，数据存取装置3输出一驱动讯号S_DRI至驱动电路4，驱动电路4再依据驱动讯号S_DRI产生一显示讯号S_DIS以驱动显示区域2而显示多个显示画面。再者，本发明的数据存取装置3用于存取每一显示画面的多笔显示数据，且每一笔显示数据包含相关一显示画面的至少一笔驱动数据S_DATA1～S_DATA15或S_DATA16，及包含相关一笔驱动数据S_DATA1～S_DATA15或S_DATA16的储存位置的一笔储存地址S_ADDR1～S_ADDR15或S_ADDR16。数据存取装置3包含一控制电路31及一存取电路33。其中，控制电路31输出一笔驱动数据S_DATA1～S_DATA15或S_DATA16、一致能讯号S_ENL1～S_ENL2或S_ENL4及一读取讯号S_READ1～S_READ4或S_READ5。存取电路33包含多个储存单元3300～3304，且每一储存单元3300～3303或3304包含多个储存区块B7、B3或B6、B2或B5、B1或B4、B0或B9、B8，存取电路33依据致能讯号S_ENL1～S_ENL2或S_ENL4储存一笔驱动数据S_DATA1～S_DATA15或S_DATA16于对应的该些储存区块B0～B9的一，存取电路33依据读取讯号S_READ1～S_READ4或S_READ5读取对应的该些储存区块B0～B9的一并输出一笔驱动数据S_DATA1～S_DATA15或S_DATA16。

复参阅图2，存取电路33储存该些笔显示数据的一第一笔显示数据的一第一笔驱动数据S_DATA1于该些储存单元3300～3304的一第一储存单元3300的一第一储存区块B7，且，储存该些笔显示数据的第一笔显示数据的一第二笔驱动数据S_DATA2于该些储存单元3300～3304的一第二储存单元3301的一第一储存区块B6，及，储存该些笔显示数据的一第二笔显示数据的一第一笔驱动数据S_DATA1于该些储存单元3300～3304的第一储存单元3300的一第二储存区块B3，又，储存该些笔显示数据的第二笔显示数据的一第二笔驱动数据S_DATA2于该些储存单元3300～3304的第二储存单元3301的一第二储存区块B2。如此，本发明藉由依序储存驱动数据S_DATA1～S_DATA16于该些储存区块B0～B9而减少数据存取装置3中该些储存区块B0～B9的闲置，以提升该些储存区块B0～B9的使用率。

复参阅图1，控制电路31耦接存取电路33且控制电路31包含一处理电路310及一选择电路312。处理电路310耦接存取电路33及选择电路312，并且输出一笔驱动数据S_DATA1～S_DATA15或S_DATA16至存取电路33及输出一笔储存地址S_ADDR1～S_ADDR15或S_ADDR16至选择电路312。选择电路312耦接存取电路33，且依据一笔储存地址S_ADDR1～S_ADDR15或S_ADDR16输出致能讯号S_ENL1～S_ENL2或S_ENL4或读取讯号S_READ1～S_READ4或S_READ5至存取电路33。存取电路33包含一储存电路330及一读取电路332，储存电路330耦接处理电路310及选择电路312且包含该些储存单元3300～3304，储存电路330依据致能讯号S_ENL1～S_ENL2或S_ENL4储存一笔驱动数据S_DATA1～S_DATA15或S_DATA16于对应的该些储存区块B0～B9的一。读取电路332耦接选择电路312及储存电路330，且依据读取讯号S_READ1～S_READ4或S_READ5读取对应的该些储存区块B0～B9的一，并输出一笔驱动数据S_DATA1～S_DATA15或S_DATA16。

承接上述，处理电路310更传输一选择讯号S_SEL1～S_SEL3或S_SEL4至选择电路312，如此，选择电路312更依据选择讯号S_SEL1～S_SEL3或S_SEL4及一笔储存地址S_DATA1～S_DATA15或S_DATA16输出致能讯号S_ENL1～S_ENL2或S_ENL4至储存电路330或输出读取讯号S_READ1～S_READ4或S_READ5至读取电路332。

复参阅图2，选择电路312包含第一选择电路3120及第二选择电路3122，第一选择电路3120耦接处理电路310及储存电路330，并依据选择讯号S_SEL1～S_SEL3或S_SEL4及一笔储存地址S_ADDR1～S_ADDR15或S_ADDR16输出致能讯号S_ENL1～S_ENL2或S_ENL4至储存电路330。第二选择电路3122耦接处理电路310及读取电路332，并依据选择讯号S_SEL1～S_SEL3或S_SEL4及一笔储存地址S_ADDR1～S_ADDR15或S_ADDR16输出读取讯号S_READ1～S_READ4或S_READ5至读取电路332。读取电路332包含多个读取单元3320～3324，该些读取单元3320～3324分别耦接该些储存区块B0～B9及第二选择单元3122，该些读取单元3320～3324依据读取讯号S_READ1～S_READ4或S_READ5分别读取对应的该些储存区块B0～B9，并输出一笔驱动数据S_DATA1～S_DATA15或S_DATA16。

复参阅图1，本发明的数据存取装置3更包含一缓存单元35，其耦接读取电路332的该些读取单元3320～3324，并暂存该些读取单元3320～3324输出的该些笔驱动数据S_DATA1～S_DATA15或S_DATA16，而且本发明的缓存单元35依据处理电路310所输出的暂存讯号S_REG进行暂存。

再者，数据存取装置3更包含一运算电路37，其耦接缓存单元35并运算缓存单元35暂存的该些笔驱动数据S_DATA1～S_DATA15或S_DATA16以显示显示画面。再者，本发明的运算电路37是依据处理电路310所输出的运算讯号S_OP进行运算。此外，本发明的该些储存单元3300～3304更储存一笔背景数据S_BACK及一笔图框数据S_FRAME，以供运算电路37运算一笔驱动数据S_DATA1～S_DATA15或S_DATA16与背景数据S_BACK或图框数据S_FRAME，以显示包含背景或图框的显示画面。而且，本发明的显示设备可以用于显示不同灰阶的画面，所以本发明的数据存取装置3可以对应显示设备用于存取不同灰阶的数据，例如：32灰阶、16灰阶、4灰阶或黑白灰阶。如此，本发明的数据存取装置3利用选择讯号S_SEL1～S_SEL3或S_SEL4针对不同灰阶的显示画面而改变储存电路330的储存模式，例如：本发明的实施例是利用选择讯号S_SEL1表示目前欲显示的显示画面为32灰阶，选择讯号S_SEL2表示目前欲显示的显示画面为16灰阶，选择讯号S_SEL3表示目前欲显示的显示画面为4灰阶，选择讯号S_SEL4表示目前欲显示的显示画面为黑白灰阶。

请参阅图3，其为本发明的不同灰阶画面的显示数据的一实施例的方块图。如图所示，本发明列举四种灰阶显示画面的实施例，在以传输一笔数据量的最大位数为8位时，每一笔显示数据为8位，如此，32灰阶显示画面的每一笔显示数据包含多笔5位的驱动数据S_DATA1～S_DATA2及多笔1位的储存地址S_ADDR1～S_ADDR2，每一笔5位的驱动数据S_DATA1～S_DATA2分别对应一笔1位的储存地址S_ADDR1～S_ADDR2。16灰阶显示画面的每一笔显示数据包含多笔4位的驱动数据S_DATA1～S_DATA2及多笔1位的储存地址S_ADDR1～S_ADDR2，每一笔4位的驱动数据S_DATA1～S_DATA2分别对应一笔1位的储存地址S_ADDR1～S_ADDR2。4灰阶显示画面的每一笔显示数据包含多笔2位的驱动数据S_DATA1～SD_ATA8及多笔2位的储存地址S_ADDR1～S_ADDR8，每一笔2位的驱动数据S_DATA1～S_DATA8分别对应一笔2位的储存地址S_ADDR1～S_ADDR8。黑白灰阶显示画面的每一笔显示数据包含多笔1位的驱动数据S_DATA1～S_DATA16及多笔3位的储存地址S_ADDR1～S_ADDR16，每一笔1位的驱动数据S_DATA1～S_DATA16分别对应一笔3位的储存地址S_ADDR1～S_ADDR16。

承接上述，该些储存区块B0～B9中未储存任何数据的该些储存区块B0～B8或B9可以用于储存至少一笔背景数据S_BACK或至少一笔图框数据S_FRAME，如此，数据存取装置3可以藉由运算电路37同时运算一笔驱动数据S_DATA1～S_DATA15或S_DATA16及一笔背景数据S_BACK，或运算电路37同时运算一笔驱动数据S_DATA1～S_DATA15或S_DATA16及一笔图框数据S_FRAME，尔后，即可显示包含背景数据S_BACK或图框数据S_FRAME的显示画面。因此，本发明的数据存取装置3不需个别运算驱动数据S_DATA1～S_DATA15或S_DATA16与背景数据S_BACK或图框数据S_FRAME后，再将两者作第二次运算后输出至显示区域2，以显示包含背景数据S_BACK或图框数据S_FRAME的显示画面。换言之，本发明的数据存取装置3利用该些储存区块B0～B9中未储存驱动数据S_DATA1的空间，而储存背景数据S_BACK或图框数据S_FRAME，以同时运算驱动数据S_DATA1～S_DATA15或S_DATA16与其他资料，并将运算结果呈现于显示区域2。如此，本发明的数据存取装置3藉由此存取架构可以提升显示一显示画面的效率。

请参阅第四A图，其为本发明的运算驱动数据与图框数据的一实施例的示意图。如图所示，本发明于存取电路33读出一笔驱动数据S_DATA1与一笔图框数据S_FRAME后，本发明的运算电路37运算驱动数据S_DATA1与图框数据S_FRAME以使显示区域2显示一包含图框的画面。如此，本发明因存取电路33的存取方式不同于习知的储存方式，所以本发明的数据存取装置3藉由此存取架构可以提升显示一显示画面的效率。

请一并参阅图2、图3及图5A。图5A为本发明的32灰阶显示画面的储存位置的一实施例的示意图。如图所示，当欲储存32灰阶的显示画面时，处理电路310输出选择讯号S_SEL1至选择电路312，选择电路312依据选择讯号S_SEL1输出致能讯号S_ENL1至储存电路330，以致能该些储存单元3300～3304。所以，当处理电路310输出32灰阶的显示画面的第一笔驱动数据S_DATA1及其对应的储存地址S_ADDR1后，由于第一笔驱动数据S_DATA1为「01010」而其对应的储存地址S_ADDR1为「0」，储存地址S_ADDR1为「0」于本实施例代表储存于左侧的储存区块B7、B6、B5、B4或B9，所以32灰阶的显示画面的第一笔驱动数据S_DATA1储存于该些储存单元3300～3304中的左侧储存区块B7、B6、B5、B4及B9，换言之，储存区块B7储存第一笔驱动数据S_DATA1的第一位「0」，储存区块B6储存第一笔驱动数据S_DATA1的第二位「1」，储存区块B5储存第一笔驱动数据S_DATA1的第三位「0」，储存区块B4储存第一笔驱动数据S_DATA1的第四位「1」，储存区块B9储存第一笔驱动数据S_DATA1的第五位「0」。

承接上述，当处理电路310输出，32灰阶的显示画面的第二笔驱动数据S_DATA2及其对应的储存地址S_ADDR2后，由于第二笔驱动数据S_DATA2为「00100」而其对应的储存地址S_ADDR1为「1」，储存地址S_ADDR1为「1」于本实施例代表储存于右侧的储存区块B3、B2、B1、B0或B8，所以32灰阶的显示画面的第二笔驱动数据S_DATA2储存于该些储存单元3300～3304中的右侧储存区块B3、B2、B1、B0或B8，换言之，储存区块B3储存第二笔驱动数据S_DATA2的第一位「0」，储存区块B2储存第二笔驱动数据S_DATA2的第二位「0」，储存区块B1储存第二笔驱动数据S_DATA2的第三位「1」，储存区块B0储存第二笔驱动数据S_DATA2的第四位「0」，储存区块B8储存第二笔驱动数据S_DATA2的第五位「0」。如此，该些储存区块B0～B9储存32灰阶的显示画面的两笔驱动数据S_DATA1、S_DATA2，并且该些储存区块B0～B9已用罄。

请一并参阅图2、图3及图5B。图5B为本发明的16灰阶显示画面的储存位置的一实施例的示意图。如图所示，当欲储存16灰阶的显示画面时，处理电路310输出选择讯号S_SEL2至选择电路312，选择电路312依据选择讯号S_SEL2输出致能讯号S_ENL2至储存电路330，以致能该些储存单元3300～3303。所以，当处理电路310输出16灰阶的显示画面的第一笔驱动数据S_DATA1及其对应的储存地址S_ADDR1后，由于第一笔驱动数据S_DATA1为「0101」而其对应的储存地址S_ADDR1为「0」，所以16灰阶的显示画面的第一笔驱动数据S_DATA1储存于该些储存单元3300～3303中的左侧储存区块B7、B6、B5及B4。再者，16灰阶的显示画面的第二笔驱动数据S_DATA2为「0010」而其对应的储存地址S_ADDR1为「1」，所以16灰阶的显示画面的第二笔驱动数据S_DATA2储存于该些储存单元3300～3303中的右侧储存区块B3、B2、B1及B0。此外，该些储存区块B0～B7所储存内容可以依据32灰阶的显示画面的实施例进行推知，于此不再详述。如此，该些储存区块B0～B7储存16灰阶的显示画面的两笔驱动数据S_DATA1、S_DATA2，并且以使用该些储存区块B0～B9的80%的该些储存区块B0～B7。

请一并参阅图2、图3及图5C。图5C为本发明的4灰阶显示画面的储存位置的一实施例的示意图。如图所示，当欲储存4灰阶的显示画面时，处理电路310输出选择讯号S_SEL3至选择电路312，选择电路312依据选择讯号S_SEL3输出致能讯号S_ENL3至储存电路330，以致能该些储存单元3300～3303。所以，当处理电路310输出4灰阶的显示画面的第一笔驱动数据S_DATA1及其对应的储存地址S_ADDR1后，由于第一笔驱动数据S_DATA1为「01」而其对应的储存地址S_ADDR1为「00」，所以，依据储存地址S_ADDR1的第一位「0」，选择该些储存单元3300～3303中的储存单元3300、3301储存4灰阶的显示画面的第一笔驱动数据S_DATA1，尔后，再依据储存地址S_ADDR1的第二位「0」，选择该些储存单元3300、3301中的左侧储存区块B7、B6储存第一笔驱动数据S_DATA1。换言之，储存区块B7储存第一笔驱动数据S_DATA1的第一位「0」，储存区块B6储存第一笔驱动数据S_DATA1的第二位「1」。

同理可知，当处理电路310输出4灰阶的显示画面的第二笔驱动数据S_DATA2及其对应的储存地址S_ADDR2后，由于第二笔驱动数据S_DATA2为「00」而其对应的储存地址S_ADDR2为「01」，所以，依据储存地址S_ADDR2的第一位「0」，选择该些储存单元3300～3303中的储存单元3300、3301储存4灰阶的显示画面的第二笔驱动数据S_DATA2，尔后，再依据储存地址S_ADDR2的第二位「1」，选择该些储存单元3300、3301中的右侧储存区块B3、B2储存第二笔驱动数据S_DATA2。换言之，储存区块B3储存第二笔驱动数据S_DATA2的第一位「0」，储存区块B2储存第二笔驱动数据S_DATA2的第二位「0」。

依此类推，4灰阶的显示画面的第三笔驱动数据S_DATA3「11」依据对应的储存地址S_ADDR3「10」储存于该些储存单元3302、3303的该些储存区块B5、B4，且，储存区块B5储存第三笔驱动数据S_DATA3的第一位「1」，储存区块B4储存第三笔驱动数据S_DATA3的第二位「1」。4灰阶的显示画面的第四笔驱动数据S_DATA4「01」依据对应的储存地址S_ADDR4「11」储存于该些储存单元3302、3303的该些储存区块B1、B0，且，储存区块B1储存第四笔驱动数据S_DATA4的第一位「0」，储存区块B0储存第四笔驱动数据S_DATA4的第二位「1」。如此，储存电路330用于储存4灰阶的显示画面的八笔驱动数据S_DATA1～S_DATA8时，使用该些储存区块B0～B9的80%的该些储存区块B0～B7。

再者，由上述的三个实施例可以得知，黑白灰阶的显示画面的驱动数据S_DATA1～S_DATA16储存于本发明的储存电路330时，同样使用该些储存区块B0～B9的80%的该些储存区块B0～B7。因此，本发明的数据存取装置3相较于习知的储存架构于储存不同灰阶数据皆可以提升该些储存区块B0～B9的使用率。

复参阅图1、图2及图3，当读取电路332欲从储存电路330读取驱动数据S_DATA1～S_DATA15或S_DATA16时，读取电路332依据对应的储存地址S_ADDR1～S_ADDR15或S_ADDR16及选择讯号S_SEL1～S_SEL3或S_SEL4读取对应的储存区块B0～B9，以读取并输出驱动数据S_DATA1～S_DATA15或S_DATA16至缓存单元35。换言之，读取电路332欲读取4灰阶的显示画面的第二笔驱动数据S_DATA2时，选择电路312依据对应4灰阶的显示画面的选择讯号S_SEL3及对应第二笔驱动数据S_DATA2的储存地址S_ADDR2「01」产生该些读取讯号S_READ1、S_READ2至读取电路332，如此，读取电路332依据该些读取讯号S_READ1、S_READ2读取储存单元3300、3301的储存区块B3、B2，即读取电路332读取到4灰阶的显示画面的第二笔驱动数据S_DATA2为“00”。此外，32灰阶、16灰阶及黑白灰阶的显示画面的读取方式如同上述的实施例，所以，于此不再详述。

请参阅图6A。图6A为习知的储存架构储存32灰阶显示画面的使用率的示意图。如图所示，当习知储存架构应用于可储存不同灰阶数据下，例如：习知储存架构为5bits的储存架构并用于储存32、16、4灰阶等等的显示画面，习知储存架构使用该些储存区块B0～B4的100%储存一笔32灰阶数据。但是，参阅图6B，图6B为习知的储存架构储存16灰阶显示画面的使用率的示意图。如图所示，习知储存架构（5bits的储存架构）应用于可储存不同灰阶数据下储存16灰阶数据，习知储存架构使用该些储存区块B0～B4的80%储存一笔16灰阶数据。换言之，习知储存技术于每储存一笔16灰阶数据就会产生浪费20%的储存区块。

再者，请参阅图6C，图6C为习知的储存架构储存4灰阶显示画面的使用率的示意图。如图所示，当习知储存架构（5bits的储存架构）应用于可储存不同灰阶数据下储存4灰阶数据，习知储存架构使用该些储存区块B0～B4的40%储存4灰阶数据。换言之，习知储存技术于每储存一笔4灰阶数据就会产生浪费60%的储存区块。依此类推，本发明的数据存取装置3应用于可储存不同灰阶数据的储存架构下而储存黑白灰阶的显示画面时，该些储存区块B0～B4的使用率同样为80%，然，习知储存架构应用于可储存不同灰阶数据下而每储存一笔黑白灰阶的数据，将会浪费80%的储存区块，即习知储存架构仅使用该些储存区块B0～B4的20%。

由此可知，本发明的数据存取装置3提升该些储存区块B0～B9的使用率，以减少未使用的该些储存区块B0～B8或B9而降低储存设备的成本。换言之，本发明的储存技术可以使原储存高灰阶显示画面的储存架构向下兼容储存低灰阶显示画面，并提升低灰阶显示画面储存于原高灰阶显示画面的储存架构的使用率。

综上所述，本发明揭示一种数据存取装置，其用于存取每一显示画面的多笔显示数据，且每一笔显示数据包含相关该显示画面的至少一笔驱动数据，及包含相关该笔驱动数据的储存位置的一笔储存地址，再者，数据存取装置包含一控制电路及一存取电路。其中，控制电路输出一笔驱动数据、一致能讯号及一读取讯号；及存取电路包含多个储存单元，且每一储存单元包含多个储存区块，存取电路依据致能讯号储存一笔驱动数据于对应的该些储存区块之一，存取电路依据读取讯号读取对应的该些储存区块之一并输出一笔驱动数据。

其中，存取电路储存该些笔显示数据的一第一笔显示数据的一第一笔驱动数据于该些储存单元的一第一储存单元的一第一储存区块，且，储存该些笔显示数据的第一笔显示数据的一第二笔驱动数据于该些储存单元的一第二储存单元的一第一储存区块，及，储存该些笔显示数据的一第二笔显示数据的一第一笔驱动数据于该些储存单元的第一储存单元的一第二储存区块，又，储存该些笔显示数据的第二笔显示数据的一第二笔驱动数据于该些储存单元的第二储存单元的一第二储存区块。如此，本发明藉由减少数据存取装置中储存区块的闲置，以提升储存区块的使用率。

上文仅为本发明的较佳实施例而已，并非用来限定本发明实施的范围，凡依本发明权利要求范围所述的形状、构造、特征及精神所为的均等变化与修饰，均应包括于本发明的权利要求范围内。

Claims (10)

1.一种数据存取装置，其特征在于，其用于存取每一显示画面的多笔显示数据，且每一笔显示数据包含相关该显示画面的至少一笔驱动数据，及相关该笔驱动数据的储存位置的一笔储存地址，该数据存取装置包含：

一控制电路，输出该笔驱动数据、一致能讯号及一读取讯号；及

一存取电路，其包含多个储存单元，且每一储存单元包含多个储存区块，该存取电路依据该致能讯号储存该笔驱动数据于对应的该些储存区块之一，该存取电路依据该读取讯号读取对应的该些储存区块之一并输出该笔驱动数据；

其中，该存取电路储存该些笔显示数据的一第一笔显示数据的一第一笔驱动数据于该些储存单元的一第一储存单元的一第一储存区块，且，储存该些笔显示数据的该第一笔显示数据的一第二笔驱动数据于该些储存单元的一第二储存单元的一第一储存区块，及，储存该些笔显示数据的一第二笔显示数据的一第一笔驱动数据于该些储存单元的该第一储存单元的一第二储存区块，又，储存该些笔显示数据的该第二笔显示数据的一第二笔驱动数据于该些储存单元的该第二储存单元的一第二储存区块。

2.如权利要求1所述的数据存取装置，其特征在于，其中该控制电路包含：

一处理电路，输出该笔驱动数据及该笔储存地址；及

一选择电路，耦接该处理电路，并依据该笔储存地址输出该致能讯号或该读取讯号。

3.如权利要求2所述的数据存取装置，其特征在于，其中该存取电路包含：

一储存电路，其包含该些储存单元，且每一储存单元包含该些储存区块，该储存电路依据该致能讯号储存该笔驱动数据于对应的该些储存区块之一；及

一读取电路，耦接该储存电路及该选择电路，依据该读取讯号读取对应的该些储存区块之一，并输出该笔驱动数据。

4.如权利要求3所述的数据存取装置，其特征在于，其中该处理电路更传输一选择讯号至该选择电路，该选择电路更依据该选择讯号及该笔储存地址输出该致能讯号或该读取讯号。

5.如权利要求4所述的数据存取装置，其特征在于，其中该选择电路包含：

一第一选择单元，耦接该处理电路及该储存电路，该第一选择单元依据该选择讯号及该笔储存地址输出该致能讯号；及

一第二选择单元，耦接该处理电路及该读取电路，该第二选择单元依据该选择讯号及该笔储存地址输出该读取讯号至该读取电路。

6.如权利要求5所述的数据存取装置，其特征在于，其中该读取电路包含：

多个读取单元，分别耦接该些储存区块及该第二选择单元，该些读取单元依据该些读取讯号分别读取对应的该些储存区块，并输出该些笔驱动数据。

7.如权利要求6所述的数据存取装置，其特征在于，其更包含：

一缓存单元，耦接该些读取单元，并暂存该些读取单元输出的该些笔驱动数据。

8.如权利要求7所述的数据存取装置，其特征在于，其更包含：

一运算电路，耦接该缓存单元，并运算该缓存单元暂存的该些笔驱动数据，以显示该显示画面。

9.如权利要求8所述的数据存取装置，其特征在于，其中该些储存单元更储存一笔背景数据及一笔图框数据，以供该运算电路运算该笔驱动数据与该背景数据或该图框数据，以显示包含背景或图框的该显示画面。

10.如权利要求9所述的数据存取装置，其特征在于，其中该选择讯号表示该显示画面为32灰阶、16灰阶、4灰阶或黑白灰阶。

Images