TWI496260B - 使用含有導線和／或支架和錫球的中介層的封裝連封裝堆疊 - Google Patents

使用含有導線和／或支架和錫球的中介層的封裝連封裝堆疊 Download PDF

Info

Publication number
TWI496260B
TWI496260B TW101123443A TW101123443A TWI496260B TW I496260 B TWI496260 B TW I496260B TW 101123443 A TW101123443 A TW 101123443A TW 101123443 A TW101123443 A TW 101123443A TW I496260 B TWI496260 B TW I496260B
Authority
TW
Taiwan
Prior art keywords
interposer
package
electronic package
distributed
stacked
Prior art date
Application number
TW101123443A
Other languages
English (en)
Other versions
TW201306211A (zh
Inventor
Paul T Lin
Original Assignee
Paul T Lin
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/136,185 external-priority patent/US20120020040A1/en
Application filed by Paul T Lin filed Critical Paul T Lin
Publication of TW201306211A publication Critical patent/TW201306211A/zh
Application granted granted Critical
Publication of TWI496260B publication Critical patent/TWI496260B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)

Description

使用含有導線和/或支架和錫球的中介層的封裝連封裝堆疊
本發明係有關一種電子封裝，特別是有關一種製作改良的電子封裝的一種封裝結構和工藝製程，此種電子封裝使用含有支架和錫球的中介層來實現封裝連封裝(P2P)的電性連接和堆疊。
應用直接封裝連封裝(P2P)堆疊結構的傳統的電子元件封裝技術仍舊受限於特定的對準要求，更確切地說，無論是以引腳框架的封裝形式還是錫球球柵陣列(BGA)的封裝形式，直接的P2P堆疊封裝都要求兩個封裝上相應的連接具有一對一的對準關係。美國專利6,049,123、6,168,970、6,572,387、5,455,740中描述了各種引腳框架對引腳框架的P2P堆疊封裝中具有一對一的對準關係的結構，而美國專利5,222,014、7,667,338則描述了錫球P2P堆疊封裝中的此種結構。由於要求具有一對一的對準，上下兩個封裝中的引腳或錫球陣列結構安排必須完全匹配。
受制於上述一對一對準的要求，直接的P2P堆疊封裝的可用性十分有限。現今，使用直接P2P堆疊結構實現的電子 封裝仍只限用於堆疊式記憶體產品，比如，動態隨機記憶體(DRAM)，同步動態隨機記憶體(SDRAM)。在這些P2P封裝中，相同的引腳框架封裝沿著模塑體的外圍堆疊在一起。同時，在BGA封裝中，為了使用錫球作堆疊電性連接，實現P2P直接堆疊結構的佈局圖也受限於錫球只能佈置於模塑體外面的這種情況，上下兩個部件的錫球位置必須完全匹配。由於這些限制，上下兩個封裝不得不特別訂製。因此，受制於一對一的準要求，傳統的直接P2P堆疊封裝本質上來說只能堆疊相同種類的電子封裝，由於對準和佈線的要求，堆疊不同種類的封裝是不現實的。
另一種封裝技巧則使用了堆疊電子元件的結構，利用晶片連晶片(D2D)的堆疊方法製造含有多個積體電路(IC)晶片的單個封裝。然而，D2D封裝中用於引線接合的電性連接必須放置於晶片的四周或邊緣，即平時用於分隔晶片的位置，所以D2D封裝不能應用於含有中央接觸墊結構的晶片。而且，由於每個單獨晶片在被裝配進單個密封體內前不能進行老化和充分的電學測試，D2D方法會有累積的成品率問題。
D2D封裝技術的應用會進一步受到實際商業考量的限制。總體來說，半導體公司為了提高收益更偏向以裝配好的元件的方式來銷售封裝好的晶片，而不願意銷售剛加工好的晶圓或裸晶片，如果剛加工好的晶圓或裸晶片直接在市場上銷售的話，生產積體電路晶片的半導體公司會流失部分產生於後道製程的利潤。而且製程控制和測試所得的 成品率信息也會在晶圓銷售過程中被清晰地披露。
此外，購買和銷售加工過的晶圓或裸晶片很難分清責任歸屬。由於未經封裝的裸晶片沒有受到任何密封體或封裝盒的保護，它們容易受到損壞。由於包括半導體晶片供應商和組裝公司在內的多方參與了製造封裝過的元件，每當含有多個晶片的封裝出現可靠性或其他方面的問題時，很難確認誰是應該承擔元件損壞或可靠性問題損失的責任方。由於這些原因，D2D封裝技術儘管有許多潛在好處，在實用上來說沒辦法取代甚至補充使用P2P堆疊結構的封裝。
P2P堆疊封裝除了上述的困難和限制外，組裝現有的P2P封裝產生的成本影響是另一個主要問題，尤其是當P2P封裝需要組裝成客製化的封裝的時候。如前所述，現有的P2P要求客製化的組件來匹配堆疊中的其他封裝，客製化組件將延長生產週期並增加庫存控制的複雜度。
由於這些原因，非常有必要發展用於組裝P2P電子封裝的改良的封裝結構和方法來克服這些工業界所屬領域的技術人員遇到的困難和限制。
有鑑於此，可知目前極需要有一種使用含有導線和/或支架和錫球的中介層之封裝連封裝堆疊結構，以改善以上所述之缺失。
本發明之主要目的，係在提供一種使用含有導線和/或支架和錫球的中介層的封裝連封裝堆疊，利用改良的封裝結構和工藝製程來進一步改善封裝連封裝(P2P)堆疊組 裝流程，本發明使用客製化的中介層來堆疊標準封裝並以此來解決以上討論的困難和限制。
本發明之再一目的，係在提供一種使用含有導線和/或支架和錫球的中介層的封裝連封裝堆疊，利用一個在其上表面以及/或者下表面含有導線的印刷電路板(PCB)或聚合物薄膜的中介層來堆疊包含塑模於引腳框架或球柵陣列(BGA)基底的導通孔的電子封裝，使得P2P堆疊焊點能夠被直接置於底層封裝中的晶片之上，以此來盡量減小P2P堆疊的尺寸。
本發明之又一目的，係在提供一種使用含有導線和/或支架和錫球的中介層的封裝連封裝堆疊，利用一個在其頂部和底部含有導線的PCB中介層，頂部導線與標準的表面貼裝(SMT)封裝相連，底部導線與含有導通孔的BGA封裝中的導通孔相連，以此使得P2P堆疊封裝的實現更加靈活和方便。
本發明之另一目的，係在提供一種使用含有導線和/或支架和錫球的中介層的封裝連封裝堆疊，利用一個含有支架和錫球的中介層來堆疊標準的封裝元件，比如說，在一個含模塑導通孔的BGA封裝上的一個標準四方引腳扁平式封裝(QFP)或薄小外形封裝(TSOP)，以此使得P2P堆疊封裝的實現就更加靈活和方便。
本發明之另一目的，係在提供一種使用含有導線和/或支架和錫球的中介層的封裝連封裝堆疊，以利用含有支架，錫球和被動組件的PCB中介層來堆疊在含模塑導通孔 的BGA封裝的標準SMT，以此使得P2P堆疊封裝的實現就更加靈活和方便。
本發明之另一目的，係在提供一種使用含有導線和/或支架和錫球的中介層的封裝連封裝堆疊，利用PCB中介層來組裝含有可選的聚合物凸塊的堆疊封裝，此聚合物凸塊用於像倒裝晶片這樣的特殊封裝，以此來降低P2P封裝的堆疊製程的溫度，而且聚合物凸塊還能抵消部分封裝翹曲並吸收熱應力。
為達上述之目的，本發明提供一種包括一個含有並保護其中成套積體電路晶片並且使用含有導線和/或支架和錫球的中介層的封裝連封裝堆疊的電子封裝。這個電子封裝包括一個含有導電路徑或導線的中介層，這些導線用於連接安置於中介層上下表面的特定的電接觸墊，所以這個中介層至少可以安裝一個含有電終端的IC晶片的頂層封裝和底部封裝，頂層封裝和底部封裝的電終端用於連接中介層上下表面的電接觸墊。在一個較佳實施例中，中介層中進一步包括安置於其上表面或者下表面的支架。在另一個實施例中，中介層中進一步包括安置於其上表面或者下表面的錫球或導電聚合物凸塊。在另一個實施例中，中介層中進一步包括安置於其上表面或者下表面的被動電子組件。
底下藉由具體實施例配合所附的圖式詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
第1A圖是客製化的印刷電路板(PCB)中介層100的截面圖，這個中介層100是設計用於提供從安裝在中介層上的頂部封裝114(第2圖)到示於第1B圖的底部封裝105的電學電性連接佈線。其他的封裝特徵和選項將在下面進一步描述。第1A圖中的中介層100有一個包含頂部電接觸墊101的上表面，並且中介層100進一步有一個包含底部電接觸墊102的下表面。底部電接觸墊102被安排到和位於第1B圖中底部封裝105的上側的孔洞接觸111和117匹配的佈置圖。中介層100由包括了連接用的導線104的層狀核心層103組成，導線104被安置於PCB的中間層並且和底部電接觸墊102接觸。
第1B圖中的底部封裝105包含一個引腳框架封裝，如美國專利7,667,338中所述，這個引腳框架封裝包括一個密封於密封體106的塑模引腳框架110，或者包括一個基底BGA封裝。美國專利7,667,338中的公開內容通過引用併入此處。底部封裝105中含有一個積體電路(IC)晶片108，此晶片108通過接合引線109與分佈於引腳框架110上的電終端相連。底部封裝105更進一步包括了幾個孔洞接頭，比如說，孔洞接頭111，112，116和117，這些孔洞接頭穿透密封體106並且和底部的錫球113或者分佈於第1A圖中PCB中介層100下表面的電接觸墊102形成電學連接。
第2圖說明了第1A圖中的中介層100為中介層上的第二個頂部封裝114和位於附有錫球的中介層100下表面之 下的第一個封裝105提供方便的電性連接。這第二個的頂部封裝114包括另一個引線接合到引腳框架115的IC晶片110，引腳框架115和鷗翼型引腳116有電性連接。然後，這個第二個頂部封裝114將被表面貼裝到中介層上表面上的孔洞接觸117和101。形成於中介層內部的導線和穿透層壓的中介層的孔洞接頭用於連接頂部和底部的焊墊。作為特定的應用，中介層100上下表面的電接觸墊的分佈與將堆疊成P2P結構的頂部和底部封裝的標準管腳分佈相符。這些封裝的標準管腳分佈可以是標準的TSOP(薄小外形封裝)，QFP(參考文獻1中的四方引腳扁平式封裝)，CSP(晶片尺寸級封裝)，BGA(球柵陣列式封裝)，或者如由IBM的Tummala和Rymaszewski編寫並由Van Nostrand(紐約國會圖書館分類號88-14254)發行的“微電子封裝手冊(Microelectronics Packaging Handbook)”描述的另一種具有不同的電接觸墊分佈形式的孔洞型BGA。
第3圖顯示的是一個含有黏附於其下表面的支架120的中介層118。中介層118進一步包括了附於其下表面的錫球122。值得注意的是為了使堆疊製程變得容易並且在中介層和堆疊的封裝之間提供間隔，支架可以有不同的形狀並放置於許多位置。如第3圖所示，支架120可以由各種材料製成並黏附在中介層118上。如第5圖中的元件139所示那樣，支架也可以用塗有焊錫的高聚物球焊在中介層上。所示的中介層118為堆疊的製程發展提供了更多的彈性。一旦支架120的尺寸，形狀和位置優化後，人們便可 使用由硬質模具製作鋼模和塑封料來製造支架，這樣單獨製造支架的步驟就可略去。
第3圖中，一個標準引腳框架QFP頂部封裝114安裝在中介層118上表面上的電接觸墊119之上。一個模塑BGA封裝125覆蓋一個IC晶片129並利用接合引線130覆蓋在塑封蓋126，塑封蓋126由具有導通孔128的密封體材料127組成，這些導通孔穿透塑封蓋126分佈於中介層的下側。
模塑BGA封裝124被設置成堆疊在中介層118之下從而作為層疊P2P結構的底部封裝。模塑BGA封裝125在下表面具有模塑電接觸墊132，可以薄化模塑接觸線133及錫球134。為了適應在底部封裝的操作中可能形成的翹曲，如第3圖中所示的支架120也可以使用高聚物彈性纖維材料或加載有彈簧的管腳。
將在下面第5圖中描述的高聚物凸塊材料和製程能夠為形成含有支架的柔性電性連接提供額外的好處，這種電性連接更加可靠並且製造成本更低。由於中介層的節距要求比倒裝晶片要寬鬆的多，相比在兩個不同的製程步驟中放置錫球和支架，在本發明中，用於將高聚物凸塊掩模製造在中介層上的成本和技術都大為降低。
如第3圖所示，為了將錫球122附著於中介層118，中介層118的下表面也沈積了焊墊121。錫球122然後被表面貼裝並垂直堆疊在填充了導電料的導通孔128上， 這樣就形成了和堆疊於中介層118之下的模塑BGA封裝124的電學連接。被放置於角上或中心的支架120也能夠作為間隔結構的支撐物來防止錫焊電性連接的坍塌。
第4圖顯示了中介層118和從上堆疊的標準的表面貼裝(SMT)頂部封裝114，中介層118包含了在下表面上的支架120和錫球122，以及用錫膏137黏附在中介層上表面的被動元件136。安置在中介層118下表面的錫球122進一步提供了表面貼裝到底部封裝124上的構型，底部封裝124上的導通孔接頭128的分佈和中介層118下表面上的錫球122相匹配。作為P2P堆疊封裝的一部分，被動元件136可能包括形成和安裝在中介層118上的電阻或電容，以此來提高主板密度和元件性能。通過放置被動元件到中介層上，功能測試可以在堆疊封裝模組層上而非母板層實現，以提高其彈性和可製造性。
第5圖顯示了安裝倒裝晶片148的BGA基底，它們之間通過精細間距的錫焊凸塊149連接。倒裝晶片表面和它們之間通過精細間距的錫焊凸塊149之間的空隙151是由底部填充材料150而非超模壓密封體來填充。由於倒裝晶片積體電路的背部實際上是裸露的，在這個情況下，中介層118下表面的錫球138和高聚物支架球139直接和BGA基底147上裸露的電接觸墊146、複數層 的路由金屬鍍膜145的層壓層及底部的電接觸墊144相連。在這情況下，一個標準四方引腳扁平式封裝141和被動元件153可表面貼裝在中介層的頂部。高聚物支架球139保證了適合的間距。附於BGA基底下表面的錫球143將用於安裝整個堆疊模組至母板。
這裡高聚物凸塊技術的運用是為了在PCB中介層上形成支架或者電性連接突起。銀填充的高聚物凸塊可由熱固性塑料或者熱塑性塑料組成，比如說用於絲網印刷的EPO-TEK E2101(熱固性)和EPO-TEK E5022(熱塑性)。
這些高聚物凸塊可在相對低的溫度下結合，並且具有良好的熱導率和較低的彈性模量，這可以提高中介層堆疊結構的可製造性和可靠性，而其他的堆疊錫球138可規則性的焊接組成。標準四方引腳扁平式封裝形式的元件和被動元件153，例如是電阻或電容可以貼裝在中介層的頂部表面。
第6圖顯示了一個替代實施例，通過將底部填充料152例如是具有熱導性能的凝膠或油脂填充到中介層118和底部封裝142之間來堆疊包含有中介層118的頂部標準四方引腳扁平式封裝到第5圖中底部封裝142，從而形成P2P堆疊封裝。
底部填充料152由具有熱良導但非電良導的材料組成，比如說伴有氮化矽或其他陶瓷氧化顆粒的矽凝膠，這種材料能夠提高整個堆疊模組154的熱耗散並且阻止雜質進入 P2P結構，從而提高元件的可靠性和壽命。此外，被動元件151可以結合在中介層的頂部表面。
第7圖是第6圖下半部分的截面圖，唯一不同的是中介層118到底部封裝142的安裝使用了支架。中介層118由一種具有良熱導率的化合物組成，以此來增加堆疊結構的熱耗散功率。在中介層118上表面有幾個導線701和電接觸墊702。這些導線和接觸墊被設計並製造成特殊的分佈形式來適應即將貼裝到中介層上的事先指定的表面可貼裝的封裝或元件，這樣一來，底部封裝142可以很方便地整合各種產品貼裝到中介層118上。第7圖是第6圖的下面一部分，圖中中介層被貼裝在含有支架和能改良堆疊結構的功率耗散的熱複合物的底部封裝。值得注意的是，頂端的導線701和電接觸墊702能夠被設計成適應任何期望的SMT尺寸以便能夠和各種產品集成。以下是一些應用的例子：
1.位於客製化的圖形處理單元(GPU)之上的標準微處理單元(MCU)。
2.整合標準的數位產品於客製化的模擬產品之上。
3.安裝不同種類的記憶體產品，如DRAM，SRAM，ROM或者快閃記憶體到處理器封裝上。
4.整合需要不同的晶圓製程的不同種類的記憶體，比如整合DRAM和靜態RAM或快閃記憶體。
5.堆疊傳感器或MEMS元件到處理器上。
鑑於應用範圍的廣闊性，人們可以選擇只提供並銷售 基礎模組，或者進一步安裝頂部封裝並且製造完整的P2P結構，這個過程會在製程流程圖章節有所描述。
第8圖顯示的是通過使用不同的平面間距(land pitch)，各種形式的表面封裝BGA 801和表面封裝802貼裝在底部封裝基礎模組的中介層之上。注意到有一些堆疊用的焊點可以直接放置於底部晶片區域810之上。
第9圖表明利用雙層的支架結構，堆疊焊點902和903能夠直接放置於底部倒裝晶片元件的晶片區域910之上。這是中介層提供的能夠製造最小尺寸的P2P的獨一無二的能力。最小尺寸化的中央引線連接記憶體封裝904至大尺寸的處理器晶片905，這樣的安排是用近CSP結構達到P2P結構的唯一方法。
根據以上的圖式和描述，本發明的申請公佈了一種使用含有導線和/或支架和錫球的中介層的封裝連封裝堆疊式電子封裝用於容納並保護在其中的層疊的電子封裝。這個電子封裝進一步包含了一個具有導線的中介層，導線用於實現分佈在中介層的上下表面的電接觸墊之間的電性連接，這些電接觸墊用於安裝至少一個上述的堆疊式電子封裝到中介層的上下表面。在另一個實施例中，中介層是一個印刷電路板(PCB)中介層。
在另一個實施例中，中介層是一個包括多個層壓層的層壓式印刷電路板(PCB)中介層，多個層壓層由分佈於其上的導線電性連接。在另一個實施例中，至少一個堆疊式電子封裝含有一個積體電路(IC)晶片。
在另一個實施例中，中介層更包括多個支架配置於頂部表面，或中介層的底部表面。
在另一個實施例中，中介層是一個含有導電孔洞接頭的印刷電路板(PCB)中介層，這些孔洞接頭用於分佈在PCB中介層上下表面上的電接觸墊之間的電性連接。在另一個實施例中，中介層是一個包含具有導電孔洞接頭的多層層壓層的印刷電路板(PCB)中介層，這些孔洞接頭用於分佈在多層層壓層上的導線之間以及分佈在層壓PCB中介層上下表面上的電接觸墊之間的電性連接。在另一個實施例中，中介層進一步包含分佈於中介層上表面或於中介層下表面的支架。在另一個實施例中，中介層進一步包含分佈於中介層上表面或於中介層下表面的錫球或導電高聚物凸塊。在另一個實施例中，中介層進一步包含分佈於中介層上表面或於中介層下表面的被動電學元件，以及分佈於中介層之下用於填充和保護介於中介層和中介層下的底部封裝之間的空間並且提高堆疊模組的熱導的底部填充料。在另一個實施例中，至少一個堆疊式電子封裝包含一個在半導體晶片上形成的積體電路(IC)晶片用於於從中介層下表面安裝；並且以錫焊點形式形成的電接觸墊分佈在一個直接位於半導體晶片之上的上表面區域，以此來優化電子封裝的尺寸。在另一個實施例中，分佈於上下表面的電接觸墊被預先特定並設計成匹配安裝到中介層上下表面的電子封裝的管腳。 本發明之PCB中介層堆疊的製程流程如下：
第一步：對應堆疊元件的尺寸管腳設計導線和電接觸墊。
第二步：將第1B圖中模塑孔洞111和117的上側和位於第1A圖中的中介層102的下側的電接觸墊對準。適當設計的支架可用來使堆疊對準過程更加容易。
第三步：黏附錫球122(第2圖)到中介層上的電接觸墊102的背部上。並驗證頂部元件的管腳116和中介層上側的電接觸墊101和107是否對齊。
第四步：黏附第3圖中的支架120到中介層的背部。如首選實施例中所述，不同類型的支架可供選擇。注意到支架的高度將決定被擠短之後的錫球焊點的形狀，這將顯著地影響到疲勞壽命的可靠性。
第五步：回流並連接第4圖中焊點122到模塑孔洞128的上側。注意到力學支架可以放置到模塑體126的頂部來提供正間距。即使接下來還有多次回流，焊點也不會由於再一次熔化或由於堆疊結構的重量而坍塌。人們也可以選擇使用第5圖中的彈性體高聚物球118和高聚物支架球139來作支架，從而提供更具柔性支撐並更具彈性。如果底部封裝像第5圖中倒裝晶片148那樣使用倒裝晶片的電性連接，堆疊焊點的放置將會受到一個限制。由於無法從倒裝晶片的背部連接，堆疊焊點將不得不被放置在倒裝晶片區域之外。但是，使用如第9圖所示的中介層和雙支架堆疊，這個限制將不再存在。
第六步：黏附並回流所有上側的元件，被動或主動SMT封裝到中介層上表面。到這一步，P2P封裝已經完成並已準 備好作功能性的電學測試。
可選的商業模式可使製程流程終止於第五步。將如第7圖那樣安裝有中介層的組件作為一個元件測試並銷售。這個在中介層上表面具有客製化的管腳和尺寸的基本單元可以被運送到客戶。讓客戶自己選擇他們最想要的組件來完成如第8圖和第9圖所示那樣的P2P結構。
雖然，本發明前述之實施例揭露如上，然其並非用以限訂本發明。在不脫離本發明之精神和範圍內所為之更動與潤飾，均屬於本發明專利範圍之主張。
100‧‧‧中介層
101‧‧‧電接觸墊
102‧‧‧電接觸墊
103‧‧‧層狀核心層
104‧‧‧導線
105‧‧‧底部封裝
106‧‧‧密封體
107‧‧‧接觸墊
108‧‧‧積體電路(IC)晶片
109‧‧‧接合引線
110‧‧‧引腳框架
111‧‧‧模塑孔洞
112‧‧‧孔洞接頭
113‧‧‧錫球
114‧‧‧頂部封裝
115‧‧‧引腳框架
116‧‧‧孔洞接頭
117‧‧‧孔洞接觸
118‧‧‧中介層
119‧‧‧電接觸墊
120‧‧‧支架
121‧‧‧焊墊
122‧‧‧錫球
124‧‧‧模塑BGA封裝
125‧‧‧模塑BGA封裝
126‧‧‧模塑體
127‧‧‧密封體材料
128‧‧‧導通孔
129‧‧‧IC晶片
130‧‧‧接合引線
132‧‧‧模塑電接觸墊
133‧‧‧薄化模塑接觸線
134‧‧‧錫球
136‧‧‧被動元件
137‧‧‧錫膏
138‧‧‧錫球
139‧‧‧高聚物支架球
141‧‧‧標準四方引腳扁平式封裝
142‧‧‧底部封裝
143‧‧‧錫球
144‧‧‧電接觸墊
145‧‧‧路由金屬鍍膜
146‧‧‧電接觸墊
147‧‧‧BGA基底
148‧‧‧倒裝晶片
149‧‧‧錫焊凸塊
150‧‧‧底部填充材料
151‧‧‧空隙
152‧‧‧底部填充料
153‧‧‧被動元件
154‧‧‧模組
701‧‧‧導線
702‧‧‧電接觸墊
801‧‧‧表面封裝BGA
802‧‧‧表面封裝ViaPak
810‧‧‧底部晶片區域
901‧‧‧晶片區域
902‧‧‧堆疊焊點
903‧‧‧堆疊焊點
904‧‧‧存儲封裝
905‧‧‧處理器晶片
第1A圖係為本發明之上下表面同時含有電接觸墊的PCB中介層的截面圖。
第1B圖係為本發明之以第1A圖中PCB中介層實現的封裝的截面圖，模塑體的上部和下半部中填滿焊錫的孔洞是用於堆疊和連接引腳框架BGA封裝的模塑的孔洞。
第2圖係為本發明之含有頂部導線的PCB中介層實現的封裝的截面圖，頂部導線用於與標準表面貼裝的鷗翼型(gull wing)引腳框架封裝的連接。
第3圖係為本發明之含有支架和錫球PCB中介層實現的封裝的截面圖，用於堆疊標準QFP到一個塑模孔洞的BGA封裝。
第4圖係為本發明之含有支架、錫球和被動元件的PCB中介層實現的封裝的截面圖，用於堆疊標準表面貼裝(SMT)封裝到塑模孔洞的BGA封裝。
第5圖係為本發明之使用聚合物凸塊來組裝堆疊封裝的PCB中介層實現的封裝的截面圖。
第6圖係為本發明之含PCB支架和在底部含可軟焊的高聚物球的中介層的截面圖，此中介層可堆疊到在其表面和BGA封裝中含有底部填充料的倒裝晶片。
第7圖是第6圖的底視圖，此圖顯示層壓的PCB中介層含有P2P結構的基本構件-機械支架，為了適應各種SMT封裝，中介層的上表面可以用各種不同尺寸的SMT來構造。
第8圖係為本發明之各種形式和不同節距的封裝堆疊在中介層上的P2P結構的截面圖。
第9圖係為本發明為了製作盡可能小的封裝尺寸而將錫球直接堆疊在底部封裝中倒裝晶片的晶片區域上面的P2P結構的截面圖，此圖顯示了本發明使用中介層能取得的一個獨一無二的特徵。
100‧‧‧中介層
101‧‧‧電接觸墊
105‧‧‧底部封裝
110‧‧‧引腳框架
114‧‧‧頂部封裝
115‧‧‧引腳框架
116‧‧‧孔洞接頭
117‧‧‧孔洞接觸

Claims (17)

  1. 一種電子封裝，用於容納和保護在其中之堆疊式電子封裝，至少包括：一中介層，具有一導線；至少一電接觸墊，位於該中介層之上下表面，且該導線電性連接該電接觸墊，該導線分佈於該中介層之上下表面；以及至少有一該堆疊式電子封裝被貼裝於該中介層之上表面或下表面並和該電接觸墊形成電接觸。
  2. 如請求項1所述之電子封裝，其中該中介層係為一印刷電路板之中介層。
  3. 如請求項1所述之電子封裝，其中該中介層係為具有複數層壓層的層壓式印刷電路板之中介層，該層壓層係分佈於其上之該導線相互連接。
  4. 如請求項1所述之電子封裝，其中至少其中一該堆疊式電子封裝包含一積體電路(IC)晶片。
  5. 如請求項1所述之電子封裝，其中該中介層係為一含有導電孔洞接頭之印刷電路板中介層，該些孔洞接頭可分佈在一個PCB中介層上下表面之該電接觸墊之間的電性連接。
  6. 如請求項1所述之電子封裝，其中該中介層係為一層壓式印刷電路板中介層，其包括具有至少一孔洞接頭的多層層壓層，該孔洞接頭係用於連接分佈於該多層層壓層 上之該導線和分佈於該層壓式印刷電路板中介層上下表面之該電接觸墊。
  7. 如請求項1所述之電子封裝，其中該中介層更包括一支架，該支架分佈於該中介層之上表面。
  8. 如請求項1所述之電子封裝，其中該中介層更包括一支架，該支架分佈於該中介層之下表面。
  9. 如請求項1所述之電子封裝，其中該中介層更包括複數錫球，該錫球分佈於該中介層之上表面。
  10. 如請求項1所述之電子封裝，其中該中介層更包括複數導電高聚凸起物，該導電高聚凸起物分佈於該中介層之上表面。
  11. 如請求項1所述之電子封裝，其中該中介層更包括複數錫球，該錫球分佈於該中介層之下表面。
  12. 如請求項1所述之電子封裝，其中該中介層更包括複數導電高聚凸起物，該導電高聚凸起物分佈於該中介層之下表面。
  13. 如請求項1所述之電子封裝，其中該中介層更包括至少一被動電學元件，該被動電學元件分佈於該中介層之上表面。
  14. 如請求項1所述之電子封裝，其中該中介層更包括至少一被動電學元件，該被動電學元件分佈於該中介層之下表面。
  15. 如請求項1所述之電子封裝，更包括至少一底部填充料，該底部填充料分佈於該中介層之下用於填充和保護 介於該中介層和該中介層下之底部封裝空間，並且用於提高堆疊模組的熱導。
  16. 如請求項1所述之電子封裝，更包括一積體電路晶片及至少一錫焊點，該積體電路晶片形成於一半導體晶片上，且該積體電路晶片安裝於該中介層之下表面；該錫焊點分佈位於該半導體晶片之上表面區域。
  17. 如請求項1所述之電子封裝，其中該電接觸墊可預先特定並設計成匹配安裝於該中介層上下表面的電子封裝的管腳。
TW101123443A 2011-07-26 2012-06-29 使用含有導線和／或支架和錫球的中介層的封裝連封裝堆疊 TWI496260B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/136,185 US20120020040A1 (en) 2010-07-26 2011-07-26 Package-to-package stacking by using interposer with traces, and or standoffs and solder balls

Publications (2)

Publication Number Publication Date
TW201306211A TW201306211A (zh) 2013-02-01
TWI496260B true TWI496260B (zh) 2015-08-11

Family

ID=48170350

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101123443A TWI496260B (zh) 2011-07-26 2012-06-29 使用含有導線和／或支架和錫球的中介層的封裝連封裝堆疊

Country Status (1)

Country Link
TW (1) TWI496260B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3049156B1 (fr) * 2016-03-15 2018-04-13 Alstom Transport Technologies Carte electronique comprenant un circuit intercalaire en matrice de billes
US9984995B1 (en) 2016-11-13 2018-05-29 Nanya Technology Corporation Semiconductor package and manufacturing method thereof
CN111115553B (zh) * 2019-12-25 2023-04-14 北京遥测技术研究所 一种基于储能焊接方式的双腔室金属封装外壳及封装方法
US11576262B2 (en) * 2020-04-27 2023-02-07 Apple Inc. Fabric-mounted components

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6335491B1 (en) * 2000-02-08 2002-01-01 Lsi Logic Corporation Interposer for semiconductor package assembly
TW525273B (en) * 2002-02-07 2003-03-21 Via Tech Inc Elastomer interposer for fixing package onto printed circuit board and fabrication method thereof
JP2005183951A (ja) * 2003-12-17 2005-07-07 Samsung Electronics Co Ltd 熱放出型積層パッケージ及びそれが実装されたモジュール
US20060240658A1 (en) * 2005-04-25 2006-10-26 Narkhede Madhuri R Gap control between interposer and substrate in electronic assemblies
TW200818456A (en) * 2006-08-03 2008-04-16 Stats Chippac Ltd Integrated circuit package-on-package stacking system
JP2011119619A (ja) * 2009-12-07 2011-06-16 Renesas Electronics Corp 半導体パッケージ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6335491B1 (en) * 2000-02-08 2002-01-01 Lsi Logic Corporation Interposer for semiconductor package assembly
TW525273B (en) * 2002-02-07 2003-03-21 Via Tech Inc Elastomer interposer for fixing package onto printed circuit board and fabrication method thereof
JP2005183951A (ja) * 2003-12-17 2005-07-07 Samsung Electronics Co Ltd 熱放出型積層パッケージ及びそれが実装されたモジュール
US20060240658A1 (en) * 2005-04-25 2006-10-26 Narkhede Madhuri R Gap control between interposer and substrate in electronic assemblies
TW200818456A (en) * 2006-08-03 2008-04-16 Stats Chippac Ltd Integrated circuit package-on-package stacking system
JP2011119619A (ja) * 2009-12-07 2011-06-16 Renesas Electronics Corp 半導体パッケージ

Also Published As

Publication number Publication date
TW201306211A (zh) 2013-02-01

Similar Documents

Publication Publication Date Title
US20120020040A1 (en) Package-to-package stacking by using interposer with traces, and or standoffs and solder balls
KR101019793B1 (ko) 반도체 장치 및 그 제조 방법
TWI587468B (zh) 打線接合件支撐結構以及使用打線接合件的微電子封裝包
US7935569B2 (en) Components, methods and assemblies for stacked packages
US7242081B1 (en) Stacked package structure
JP5383024B2 (ja) 多層半導体パッケージ
US7550857B1 (en) Stacked redistribution layer (RDL) die assembly package
CN102867800B (zh) 将功能芯片连接至封装件以形成层叠封装件
US7339278B2 (en) Cavity chip package
US8253232B2 (en) Package on package having a conductive post with height lower than an upper surface of an encapsulation layer to prevent circuit pattern lift defect and method of fabricating the same
US7279797B2 (en) Module assembly and method for stacked BGA packages
US8796830B1 (en) Stackable low-profile lead frame package
JP2007123454A (ja) 半導体装置及びその製造方法
US20070187818A1 (en) Package on package design a combination of laminate and tape substrate
US10332854B2 (en) Anchoring structure of fine pitch bva
US20240145346A1 (en) Semiconductor device with through-mold via
JP5394603B2 (ja) 非対称に配置されたダイとモールド体とを具備するスタックされたパッケージを備えるマルチパッケージモジュール。
TW201304018A (zh) 積層型半導體封裝及其製造方法
TWI496260B (zh) 使用含有導線和／或支架和錫球的中介層的封裝連封裝堆疊
TWI416700B (zh) 晶片堆疊封裝結構及其製造方法
US20190287881A1 (en) Semiconductor package with die stacked on surface mounted devices
JP2010010269A (ja) 半導体装置、半導体装置製造用中間体およびそれらの製造方法
US7154171B1 (en) Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor
TWI450348B (zh) 具有垂直外連導電接點之電子裝置及電子裝置的封裝方法
US20080272480A1 (en) Land grid array semiconductor package

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees