TWI493825B - 用於感應式電源系統中的操作時脈同步調整方法及同步型資料傳輸方法 - Google Patents

Description

用於感應式電源系統中的操作時脈同步調整方法及同步型資料傳輸方 法

本發明係指一種用於感應式電源系統中的操作時脈同步調整方法，在感應式電源供應器中計時同步型資料傳輸的方法中，在供電模組與受電模組配置微處理器內部計時器及編排程式的運作，預期安排開啟偵測觸發訊號的時間點，在此功能下於受電端與供電端分別配置微處理器內部計時器需要精確同步才可完成，利用本發明可以完成同步兩端微處理器內部操作時脈達到計時器自動校準之功效。

生活環境進入數位時代，數位相機、行動電話、音樂播放器(MP3、MP4)等可攜式電子裝置已充斥在生活週遭，且各種可攜式電子裝置均朝向輕、薄、短、小的設計理念前進。但如要達到可隨時攜帶使用目的首先必須要解決的即是用電的問題，一般最普遍的方式就是在可攜式電子裝置內裝設充電電池，在電力耗盡時，能夠重新充電。然而，現今每個人都具有複數個可攜式電子裝置，每個可攜式電子裝置都各自有特定對應的充電器，且充電器於使用時，必須以連接介面(即插頭)插接到電源插座，再將另一端的連接介面連接器插接到可攜式電子裝置，使可攜式電子裝置進行充電。而反覆插拔連接介面長期使用下其端子容易損壞導致無法使用，感應式電源供應器係利用線圈感應電力傳送不需要透過端子連 接，故能避免此困擾。

又一般電子裝置除了充電之外，也必須進行相關功能的設定或資料的編輯、傳送等，除了透過電子裝置直接進行設定、輸入之外，有些電子裝置(如：音樂播放器(MP3、MP4等)、數位相機、電子錶、攜帶型遊戲機、無線遊戲手把、控制器等)並無法直接進行設定，必須透過另外的電子產品(電腦、個人數位助理等)才能進行功能設定、資料的傳輸，而一般電子裝置在進行充電的同時，並無法同步進行資料的傳輸，必須分開進行。且目前市面上所推出的感應式電源供應器(或稱無線式充電器)係利用二個線圈，其中一個作為發射電力的供電端，另一個當作接收電力的受電端進行運作，由於無線電力之能量具有危險性，會對金屬物體加熱，原理如同電磁爐，也影響被充電物體容易因受熱造成損壞或故障的現象。

在目前所使用的電磁感應式電力系統中，最重要的技術問題就是必須要能識別放置於發射線圈上的物體，感應電力就與烹調用的電磁爐一樣，會發射強大的電磁波能量，若直接將此能量打在金屬上，則會發熱造成危險；為解決此問題，各廠商發展可識別目標之技術，經過幾年的發展確認，藉由受電端接收線圈反饋訊號，由供電端發射線圈接收訊號，為最好的解決方式，為完成在感應線圈上資料傳輸的功能為系統中最重要的核心技術。在傳送電力之感應線圈上要穩定傳送資料非常困難，主要載波是用大功率的電力傳輸，其會受到在電源使用中的各種干擾狀況，且這也是一種變頻式的控 制系統，所以載波工作頻率也不會固定；此外，除了利用感應線圈供應電力，亦另外建立一個無線通訊頻道(如：紅外線、藍芽、無線射頻標籤(RFID)或WiFi等)，但在原有的感應式電力系統中，再加設無線通訊設備，將導致感應式電力系統的製造成本增加。

而在感應式電力線圈進行傳輸資料時，如何傳送資料與如何接收資料，亦是值得注意的問題，其係與無線射頻(RFID)的資料傳輸方式相同，由供電端的線圈上發送主載波到受電端的線圈上，再由受電端電路上控制負載變化來進行反饋，在現行的感應式電力設計中為單向傳輸，即電力能量(供電線圈所發射的LC振盪主載波)由供電端發送到受電端，而受電端反饋資料碼到供電端，但在受電端收到供電端的能量只有強弱之分，並沒有主動發射內含通訊的資料訊號，必須在受電端靠近供電端並接收電力後，才可以進行反饋，供電端在未提供電力能量的狀況下，並無法進行資料碼的傳輸，使用上仍存在許多限制與不便。

請參閱第1圖以及第2圖，第1圖及第2圖分別為受電端10、20的示意圖。如第1圖及第2圖所示，受電端10、20分別採用電阻式架構與電容式架構來接收電力與資料反饋。電阻式調制反饋訊號的方式源自被動式RFID技術，利用接收線圈阻抗切換反饋訊號到發射線圈進行讀取，運用在感應式電力上由美國ACCESS BUSINESS GROUP(Fulton)所申請之美國專利公開號2501140273138 WIRELESS CHARGING SYSTEM(台灣公開號 25014018042無線充電系統)內容中有提到係利用切換開關位於接收端整流器後方的負載電阻(即第1圖所示的電阻Rcm)，使線圈上的阻抗特性變化，反饋到供電線圈上，經由供電線圈上的偵測電路進行解析變化，再由供電端上的處理器內軟體進行解碼動作。

請參閱第3、4圖，第3圖及第4圖為受電端10運作時相關訊號的示意圖。第3圖為供電線圈上的訊號狀況。當電阻Rcm上的開關導通時，拉低受電線圈上的阻抗反饋到供電線圈上使其振幅變大。在編碼的方式採用UART通訊方式中異步串連格式(asynchronous serial format)進行編碼。異步串連格式係在固定的計時周期下該時間點確認是否有發生調制狀態變化，以進行判讀邏輯資料碼。但這個編碼方式可以發現將會有一段周期時間持續在調制負載導通狀態。

請參閱第5、6圖，第5、6圖為qi規格書中資料傳輸格式的示意圖。如第5、6圖所示，資料傳輸格式是由一個2k赫茲(Hz)的計時頻率進行資料調制與解碼的資料傳送頻率。經由推算，在一個訊號反饋下最長會有一個周期的時間於調制負載導通狀態。UART通訊方式中調制負載導通狀態的長短並沒有影響到系統中的功能，但在感應式電力系統中調制負載導通狀態會影響到供電的狀態。原因是供電端的主載波本身是用來傳送電力所用，透過供電端與受電端線圈耦合效果能傳送強大的電流驅動力。而受電端的電阻負載需要承受驅動電流進行反饋。當功率加大後，在電阻Rcm上所承受的 功率也會增加，且在調制期間原要通往受電端輸出的電流也會被電阻Rcm所分流，所以在調制期間受電端的輸出能力會被損耗。另外，訊號的調制時間周期需要遠低於傳送頻率周期才容易被識別，因為在感應式電源系統中主載波的工作頻率受於元件與電磁干擾法規限制下只能在較低的頻率下運作(約100kHz~200kHz)。而資料是靠主載波上的調制狀態傳送，所以資料傳送頻率需要遠低於主載波頻率下才能順利運作，在前述條件的衝突下可以發現當感應電力系統設計的功率提高後，電阻負載的資料調制方式為不可行。

前段所提當功率加大後因為受電端上的訊號調制負載需要吸收較大的電流會產生功率損耗問題為不可行，所以有廠商提出另一個電容式訊號調制方法。由香港ConveientPower HK Ltd申請之美國專利公開號2501140065398 UNIVERSAL DEMODULATION AND MODULATION FOR DATA COMMNUCATION IN WIRELESS POWER TRANSFER(用於無線電力中的資料調制與解調方法)(請同時參閱第7、8圖)內容所提的在受電端加上電容與開關，可以反饋訊號到供電端，在供電端上會有線圈上的電壓、電流與輸入的電源電流三個變化，透過同時分析這三個訊號量來判別資料訊號，這個方法的缺點為這三個變化量都相當的微弱，需要透過放大電路來進行解析，而需要多組的放大電路，這樣的作法會使電路成本增加。

請參閱第9~13圖，第9~13圖皆用來說明在調制訊號期間會使線圈上的振幅(即線圈輸出的功率)增加，使解析電路可以判別 變化量傳送到微處理器進行解碼的示意圖。如第13圖所示，當目前工作在A點時，因為訊號調制狀態會使振幅提高到B點。若調制能量加大的話(前例中的電阻Rcm使用較低電阻)會使振幅可能加大到C點或D點。在感應式電源中工作點會隨受電端負載狀況進行調整，在較大功率輸出時可能會操作在C點或D點，在此狀況下若發生訊號調制可能會使線圈的振幅移動到E點，從而造成過負載反應，此時系統將失去利用調制使訊號振幅加大傳送資料的能力導致系統失效。而目前因為此限制，設計產品只能將工作點設計在低位置，即A點或B點的位置，此為較低功率輸出的工作點。若嘗試要將功率加大，其工作點需提高到C點或D點，反而造成系統不穩定。

為解決此狀況，將設計的感應式電源供應器功率提升是各家廠商研究之重點。

因此，本發明之主要目的即在於提供能夠自動校準與同步供電端與受電端兩端系統計時器，使傳送資料訊號過程中計時精確且具有抗雜訊能力之用於感應式電源系統中的操作時脈同步調整方法。

本發明揭露一種操作時脈同步調整方法，用於一感應式電源系統。該操作時脈同步調整方法包含有該感應式電源系統中一供電端根據該供電端一微處理器的一操作時脈，接收該感應式電源系統中一受電端發送的複數個資料脈衝，以產生複數個資料框；計算該複 數個資料框中一第一資料框以及一第二資料框中對應於一起始位元的第一資料脈衝間的時間間隔，以取得一資料框時間間隔；計算該第二資料框中該第一資料脈衝與該第二資料框中一第二資料脈衝的時間間隔，以取得一位元時間間隔；以及比較該位元時間間隔與一位元時間閥值，以決定是否根據該資料框時間間隔及一資料框時間閥值，調整該供電端的該微處理器的該操作時脈。

本發明另揭露一種同步型資料傳輸方法，用於一感應式電源系統。該同步型資料傳輸方法包含有該感應式電源系統中一供電端根據該供電端的微處理器的一第一操作時脈，接收該感應式電源系統中一受電端根據該受電端的微處理器的一第二操作時脈在一電力傳輸訊號中發送的複數個資料脈衝，以產生複數個資料框；計算該複數個資料框中對應於起始位元的資料脈衝間的時間間隔，作為複數個資料框時間間隔；比較該複數個資料框時間間隔及一資料框時間閥值，以同步該第一操作時脈與該第二操作時脈；以及根據該第一操作時脈，該供電端於複數個接收區間內開啟接收功能，以及於複數個關閉區間內關閉接收功能；其中該複數個接收區間係對應於該複數個資料脈衝。

為達成上述目的及功效，本發明所採用之技術手段及其構造，茲繪圖就本發明之較佳實施例詳加說明其特徵、功能與實施方法如下，俾利完全瞭解。

請參閱第14A、14B、15~25圖，第14A、14B圖為本發明實施例一供電與資料訊號傳輸的供電方法140的流程圖，第15圖本發明實施例一供電模組1之簡易電路圖，第16圖為本發明實施例一受電模組2之簡易電路圖，第17~24分別為供電模組1偵測期間之訊號圖、供電模組1偵測受電模組2觸發訊號後延長送電之訊號圖、供電模組1供電中資料框(主迴圈間距)之訊號圖、資料框內容之訊號圖、資料框起始位元長度之訊號圖、資料框邏輯0位元長度之訊號圖、資料框邏輯1位元長度之訊號圖、資料框傳送位元內容之訊號圖。如第14A、14B圖所示，用來控制本發明感應式電源供應器之供電模組1、受電模組2對預設電子裝置進行供電與資料訊號傳輸的供電方法140包含以下步驟：

步驟1400：供電模組1之供電單元16，由供電源161開始供應電源後，則供電微處理器11即進行程式初始化，設定觸發脈衝、起始、邏輯狀態、結束之計時長度及資料傳送迴圈計時長度等功能。

步驟1401：供電微處理器11再利用變頻程式，設定偵測訊號輸出頻率，而於設定完成後，即停止輸出頻率到供電驅動單元12。

步驟1402：則於供電微處理器11關閉輸出後，啟動待機計時器，且供電微處理器11即進入休眠、節電狀態，等待計時完成後，再喚醒工作。

步驟1403：供電微處理器11待機計時完成，啟動並送出偵測 訊號，用以啟動靠近供電線圈171上的受電模組2，再啟動供電微處理器11內部之電壓比較器。

步驟1404：開始計算偵測時間，在期間內透過供電微處理器11內部電壓比較器，監測訊號解析電路13上，是否有發生觸發訊號。若否，即執行步驟1405；若是，即執行步驟1407。

步驟1405：供電微處理器11於偵測期間，未發生觸發訊號，即判定為無受電模組2靠近供電模組1，供電模組1準備進入待機。

步驟1406：再由供電微處理器11，偵測線圈電壓檢測電路14之訊號，檢查電壓是否於設定範圍內。若否，即執行步驟1401，以重新設定偵測訊號輸出頻率；若是，即執行步驟1402，以關閉輸出。

步驟1407：供電微處理器11內建之計時器，發生觸發訊號，檢查訊號檢測旗標(Singal check)，是否有發生過第一次觸發訊號。若否，即執行步驟1408；若是，即執行步驟1410。

步驟1408：第一次觸發訊號，判別為有受電模組2靠近供電線圈171，供電微處理器11延長偵測訊號發送時間，繼續透過供電線圈171傳送電力到受電模組2，使其繼續動作。

步驟1409：供電微處理器11將訊號檢測旗標(Singal check)，標記為有發生過觸發訊號，再啟動觸發訊號計時 器，準備偵測下一次的觸發，並執行步驟1404。

步驟1410：供電微處理器11之計時器發生觸發訊號，檢查起始位元旗標(Start Bit)，是否已經完成長度確認。若否，即執行步驟1411；若是，即執行步驟1412。

步驟1411：供電微處理器檢查本次觸發時訊號發生時間，與第一次觸發的時間長度，是否符合起始位元長度範圍內。若是，即執行步驟1412；若否，即執行步驟1413。

步驟1412：供電微處理器11之計時器，將起始位元旗標標記(Start Bit)為完成確認，將觸發訊號計時器清零後、重新啟動，準備偵測下一次的觸發，並接續執行步驟2911。

步驟1413：供電微處理器11判斷起始位元訊號長度，不符合設定值，判別為非設定之受電模組2靠近，準備關閉輸出，並執行步驟1405。

請共同參閱第25A、25B、26~28圖，第25A、25B為本發明實施例一受電方法250的流程圖，第26~28圖分別為供電線圈訊號之預降功率的示意圖、供電線圈訊號之預降功率的另一示意圖以及抗雜訊處理之訊號圖。如第25A、25B圖所示，受電模組2在接收供電模組1所提供之電力後執行之受電方法250包含以下步驟：

步驟2500：受電模組2收到供電模組1之啟動電力，受電微處理器21即開始啟動程式、設定觸發脈衝、起始、 邏輯狀態、結束之計時長度、資料傳送迴圈計時長度。

步驟2501：第一次利用受電微處理器21，將電阻221之端點類比電壓，轉換成數值，並傳送到受電模組2之受電微處理器21內部的資料傳送暫存器(Tx Data Buffer)。

步驟2502：受電微處理器21開始計時資料傳送迴圈計時長度，設定為計時起點(例如50mS)。

步驟2503：受電微處理器21送出第一次觸發脈衝，並開始計時起始位元(Start Bit)之長度(例如2.5mS)。

步驟2504：受電微處理器21起始位元(Start Bit)之長度計時完畢，開始傳送資料傳送暫存器(Tx Data Buffer)內的資料，將其內部的位元數量設為傳送資料位元數(Data Bits)。

步驟2505：將資料傳送暫存器(Tx Data Buffer)，利用受電微處理器21內部指令，旋轉位元、將最低位元傳出判斷邏輯狀態，並將傳送資料次數(Data Counter)增加一次。

步驟2506：受電微處理器21判斷邏輯狀態。若為0，執行步驟2507)；若為1，執行步驟2508。

步驟2507：受電微處理器21先送出觸發脈衝，判斷邏輯狀態為0，則開始計時邏輯0長度，並執行步驟2509(例如2mS)。

步驟2508：受電微處理器21先送出觸發脈衝，判斷邏輯狀態為1，則開始計時邏輯1長度，並執行步驟(2509)(例如3mS)。

步驟2509：受電微處理器21計時結束，檢查傳送資料次數(Data Counter)是否已經等於傳送資料位元數(Data Bits)。若是，執行步驟2510；若否，執行步驟2505。

步驟2510：受電微處理器21資料位元數(Data Bit)傳送完成，送出一次觸發脈衝，並開始計時結束位元(End Bit)之長度(例如2.5mS)。

步驟2511：受電微處理器21之結束位元(End Bit)計時完成，送出一次觸發脈衝作為本次資料傳送中最後一個觸發識別訊號。

步驟2512：將受電模組2之受電微處理器21上，電阻221端點類比電壓轉換成數值，並傳到受電微處理器21內部的資料傳送暫存器(Data Buffer)。

步驟2513：受電微處理器21等待資料傳送迴圈計時完成，使其每次資料傳送中起始位元(Start Bit)前的第一次觸發脈衝，都能對齊所設的長度(例如：50mS)，再執行步驟2502。

再者，前述本發明之感應式電源供應器係包括供電模組1、受電模組2，其中： 該供電模組1係具有供電微處理器11，於供電微處理器11係內建有操作程式、控制程式、具有抗雜訊功能的訊號解析軟體等相關之軟體程式及可計時訊號脈衝間距長度之計時器與偵測脈衝訊號觸發之電壓比較器，且供電微處理器11係分別電性連接供電驅動單元12、訊號解析電路13、線圈電壓檢測電路14、顯示單元15、供電單元16，而供電驅動單元12係設有MOSFET驅動器121，且MOSFET驅動器121係分別連接於供電微處理器11、高端MOSFET元件122、低端MOSFET元件123，以透過高端MOSFET元件122、低端MOSFET元件123分別連接至諧振電路17，再透過高端MOSFET元件122電性連接電源單元16；至於訊號解析電路13係利用複數呈串、並聯之電阻131、電容132再串聯整流二極體133，以透過整流二極體133電性連接至諧振電路17；而供電單元16係分別連接有供電源161、呈串聯之二偵測用分壓電阻162、163、直流降壓器164，且供電單元16電性連接於供電驅動單元12；並於諧振電路17連接有可傳送電能、接收資料訊號之供電線圈171。

該受電模組2係設有受電微處理器21，受電微處理器21設有操作程式、控制程式等相關軟體程式及可計時發送訊號脈衝間距長度之計時器，於受電微處理器21係分別連接於電壓偵測電路22、整流濾波電路23、調幅載波調製電路24、斷路保護電路25、穩壓電路26、直流降壓器27；且電壓偵測電路22係具有串聯式之複數電阻221電性連接於受電微處理器21，並利用串聯式電阻221再分別串聯偵測端點222、整流濾波電路23、斷路保護電路25、直流降 壓器27；且整流濾波電路23為具有整流器231及電容232，分別並聯電壓偵測電路22、斷路保護電路25及直流降壓器27，再透過整流器231並聯諧振電路28及受電線圈281；且受電線圈281則串連調幅載波調製電路24，而調幅載波調製電路24係具有串聯之電阻241(亦可為電容)、N型MOSFET元件242；而斷路保護電路25係串聯電阻251、P型MOSFET元件252及N型MOSFET元件253，則利用N型MOSFET元件253，電性連接於受電微處理器21，另利用P型MOSFET元件252，電性連接於穩壓電路26之緩衝用電容261、直流降壓器262，則利用直流降壓器262電性連接受電輸出端263；而電壓偵測電路22、斷路保護電路25、穩壓電路26及直流降壓器27，分別電性連接於受電微處理器21，並利用電壓偵測電路22、斷路保護電路25及直流降壓器27，分別電性連接於整流濾波電路23，再以整流濾波電路23之整流器231，電性連接於諧振電路28，即由諧振電路28電性連接受電線圈281。

上述本發明之感應式電源供應器，係利用供電模組1之供電線圈171與受電模組2之受電線圈281，在傳送電力期間，也可以同步傳送資料，且不論傳輸電力之功率的大小，都不會影響資料訊號的穩定傳送；當供電模組1與受電模組2在提高功率電力之傳輸期間，可以預降低電力傳輸功率，使資料觸發訊號順利傳送後，再提升回原來的高功率電力傳輸；若在資料訊號不傳送的期間，供電模組1將關閉偵測觸發訊號之電壓比較器，即關閉接收資料觸發的功能，而使電源供應中因負載變化產生的雜訊干擾不會被供電微處理 器11所處理辨識。

惟，上述功能需建立在供電模組1與受電模組2間，經過精確、仔細的設計，供電模組1必須預期受電模組2將要傳送資料訊號的時間，只有在要傳送資料觸發的期間，開啟供電處理器11內部偵測觸發訊號之電壓比較器，且在傳送資料的期間，將不作其他工作，只偵測來自受電模組2的觸發訊號，當傳輸電力的功率提高後C點(或D點，請同時參閱第13圖)，在預期資料訊號觸發之前，先將工作電壓振幅由C點(或D點)降低到B點，使調制後的觸發訊號振幅將由B點上升到C點或D點之處，此訊號依然是加大振幅的變化，解決了當高功率可能操作在C、D點下調制後振幅變化到E點反而是降低變化造成系統誤判；並在每次資料訊號傳送間，供電模組1也會校準計時器與受電模組2的同步時間，以供每一次資料傳送都可以使供電模組1正確計時，在受電模組2傳送觸發的時間上，由供電線圈171正確接收資料訊號；至於在受電模組2的受電微處理器21，只需要傳送觸發脈衝，並不需要顧慮調制中資料訊號的長度，即可將調制資料訊號的時間縮到最短，且可以降低調制中能量的損耗，也可以使傳送資料訊號期間，受電線圈281因為電流變化產生的線圈振動降低。

請共同參閱第29A~29E、30、31圖，第29A~29E圖係為本發明實施例同步供電及傳輸資料訊號之同步方法290的步驟流程圖，第30圖為第29A圖中傳送功率預降低檢查控制程式之初始化流程 的一實施方式的示意圖，第31圖為第29A圖中傳送功率提回檢查控制程式之初始化流程的一實施方式的示意圖。如第29A~29E、30、31圖所示，用於本發明感應式電源供應器之感應式電源供應器的電源與資料訊號同步傳輸之同步方法290包含有以下步驟：步驟2900：供電模組1之供電源161供電後，則供電微處理器11之資料訊號接收程式初始化，設定主計時迴圈與各項資料長度範圍數值。

步驟2901：供電微處理器11啟動資料傳送主計時迴圈，並開始於所安排時間點上啟動各項程式動作。

步驟2902：供電微處理器11傳送主計時迴圈，計時歸零前3mS，執行啟動傳送功率之預降低檢查控制程式。

步驟2903：供電微處理器11檢查觸發訊號，此為啟始訊號前端觸發範圍，於傳送主計時迴圈之計時歸零前2.5mS±0.5mS。若有觸發訊號，即執行步驟2904；若無觸發訊號，即執行步驟2905。

步驟2904：供電微處理器11將訊號檢測旗標(Signal Check)標記為有發生過觸發訊號，啟動觸發訊號計時器，計時器準備偵測下一次的觸發，執行步驟2905。

步驟2905：供電微處理器11傳送主計時迴圈，計時歸零前2mS執行啟動傳送功率提回檢查控制程式。

步驟2906：供電微處理器11再傳送主計時迴圈，計時歸零前0.5mS執行啟動傳送功率預降低檢查控制程式。

步驟2907：即由供電微處理器11檢查觸發訊號，此為起始訊 號第二次觸發範圍於傳送主計時迴圈，計時歸零點±0.5mS。若長度不符預定範圍，即執行步驟2508；若二次觸發完成符合長度範圍、即執行步驟2911。

步驟2908：供電微處理器11無法正確收到二個觸發長度符合設定之長度範圍，則記錄一次傳送失敗，關閉偵測觸發訊號之電壓比較器後，執行功率提回檢查控制程式，並在主計時迴圈歸零點時重新設定計時。

步驟2909：即透過供電微處理器11判斷傳送失敗次數是否大於所設定的上限值。若已達上限值，即執行步驟2910；若未達上限值，即執行步驟2901)。

步驟2910：供電微處理器11於多次於預期的時間，均未收到觸發，判別為資料傳送失敗，準備關閉供電線圈171上之輸出，而進入待機模式。

步驟2911：供電微處理器11接收起始位元二道觸發，在長度範圍內，即判別為由受電模組2反饋正確起始位元訊號，並再次將主迴圈計時器歸零、重新啟動，此時供電微處理器11上與受電微處理器21內部資料傳送主迴圈計時器會同步化。

步驟2912：供電微處理器11開始接收資料位元，接收資料位元計時器歸零後，重新啟動。

步驟2913：供電微處理係11檢查接收結束訊號旗標，是否需進行檢查。若是，即執行步驟29131)；若否，即執行步驟2914。

步驟29131：供電微處理器11接收資料位元，偵測計時器到2.25mS執行啟動傳送功率，並預降低檢查控制程式。

步驟29132：供電微處理器11檢查觸發訊號，發生觸發判別為收到最終位元(End Bit)之資料訊號2.5mS±0.5mS之資料長度。

步驟29133：供電微處理器11接收資料位元偵測計時器到2.75mS執行功率，提回檢查控制程式。

步驟29134：供電微處理器11資料接收完成，將資料轉入供電微處理器11內部使用，並準備於下一個資料傳送迴圈重新接收資料，接續執行步驟2901。

步驟29135：供電微處理器11未在預期的時間內，發生觸發，判為傳送資料失敗，執行功率提回檢查控制程式，執行步驟2908。

步驟2914：供電微處理器11接收資料位元，偵測計時器到1.75mS，執行啟動傳送功率預降低檢查控制程式。

步驟2915：供電微處理器11檢查觸發訊號，若發生觸發在2mS±0.5mS之內，判別為收到邏輯0之資料訊號2mS、資料長度，並執行步驟29151；若未發生觸發、即執行步驟2916。

步驟29151：供電微處理器11接收資料位元偵測計時器在發生觸發點將計時器歸零、重新啟動，並將接收到的資料訊號標記為邏輯0。

步驟29152：供電微處理器11接收資料位元偵測計時器到0.25mS，執行功率提回檢查控制程式。

步驟29153：供電微處理器11將接收到的邏輯位元存入資料接收暫存器(Rx Data Buffer)，由最高位元往低位元旋轉存入，並將傳送資料次數(Data Counter)加1。

步驟29154：供電微處理器11檢查傳送資料次數(Data Counter)，是否已經等於傳送資料位元數(Data Bits)。若相等，執行步驟29155；若不相等，執行步驟29156。

步驟29155：供電微處理器11未接收完整資料位元，準備下一次接收觸發，執行步驟2912。

步驟29156：供電微處理器11已接收資料位元，標記需檢查結束訊號(End Bit)旗標，準備下一次接收觸發，執行步驟2902。

步驟2916：供電微處理器11接收資料位元，偵測計時器到2.25mS，執行功率提回檢查控制程式(29051)。

步驟2917：供電微處理器11接收資料位元，偵測計時器到2.75mS，執行功率預降檢查控制程式(即步驟29021)。

步驟2918：供電微處理器11檢查觸發訊號，若發生觸發在3mS±0.5mS之內、判別為收到邏輯1之資料訊號為3mS之資料長度，並執行步驟29152)，若未發生觸發、 即執行步驟29135。

步驟2919：供電微處理器11接收資料位元偵測計時器，到在發生觸發點將計時器歸零、重新啟動，將接收到的資料標記為邏輯1。

步驟2920：供電微處理器11接收資料位元，偵測計時器到0.25mS執行功率提回檢查控制程式，接續執行步驟29152。

另，前述該步驟2902之功率預降低之程式初始化流程的一實施方式包含以下步驟：步驟29021：供電微處理器11傳送功率預降低檢查控制程式初始化。

步驟29022：供電微處理器11檢查供電模組1上，供電線圈171電壓檢測電壓，是否已達設定需預降輸出功率的設定值。若未達到；即執行步驟29023；若已達到設定值範圍，即執行步驟29025。

步驟29023：未達到需要降預降功率的範圍，啟動供電微處器11內部的電壓比較器，準備偵測觸發訊號。

步驟29024：供電微處理器11傳送功率預降低檢查控制程式結束，返回主系統程式。

步驟29025：供電微處理器11達到要預降功率的範圍，先記錄目前的工作頻率後，再提高輸出到供電驅動單元12的頻率使供電線圈171上的輸出功率降低。

步驟29026：啟動供電微處理器11內部的電壓比較器，準備偵測觸發訊號，並設定已預降過功率標記，並執行步驟29024。

且，前述該步驟2905之功率提回檢查控制程式的一實施方式包含以下步驟：步驟29051：供電微處理器11之功率提回檢查控制程式初始化。

步驟29052：供電微處理器11檢查是否有預降過功率標記。若無，即執行步驟29053；若有，即執行步驟29055。

步驟29053：供電微處理器11無預降功率標記，直接關閉供電微處理器11內部的電壓比較器，使其非接收資料的時間點內不觸發避免雜訊干擾資料傳送。

步驟29054：供電微處理器11功率提回檢查控制程式結束，返回主系統程式。

步驟29055：供電微處理器11提回先前記錄之工作頻率，使輸出到供電驅動單元12的頻率，供電線圈171上的輸出功率(電壓訊號振幅)回復到預降前的訊號狀態。

步驟29056：關閉供電微處理器11內部的電壓比較器，避免雜訊誤判，並清除預降過功率標記，再執行步驟29054。

請參閱第13、15、16、32、33圖，第13圖為資料訊號調制點 波形振幅變化曲線圖，第15、16圖分別為本發明供電模組1之簡易電路圖、受電模組2之簡易電路圖，而第32、33圖分別為受電模組1之N型MOSFET元件之控制訊號圖、資料訊號傳送示意圖。由圖中所示可以清楚看出，當受電模組2在接收高功率電能時，調幅載波調制電路24之N型MOSFET元件242導通(N-CH MOSFET G腳高電位使D-S導通)，所以設計中讓高電位導通觸發的時間(t)越短、就可以降低損耗，在本發明的設計中，高電位導通觸發的時間(t)約為0.02mS(係為本發明較佳實施例之一，並未限制本發明之導通觸發時間，該導通觸發時間(t)的長短，可依實際設計需求而有變化、修改)，在每一個高電位導通時間(t)即是一次觸發訊號，時間的計算是觸發的前緣開始計算，而在受電模組2中，第一個觸發訊號(起始位元、Start Bit)與下一個資料框(起始位元、Start Bit)中的第一個觸發訊號校準為間距為50mS(係為本發明較佳實施例之一，並未限制本發明之校準間距時間，該校準間距時間的長短，可依實際設計需求而有變化、修改)，而後續的資料框會因為位元組(邏輯0、Bit-0或邏輯1、Bit-1)的內容不同，而有長度(時間)的不同，所以都採取第一個觸發訊號(起始位元、Start Bit)作為計算時間的起點。

而在本發明的較佳實施例之一，資料框架的起始與結束時間都是2.5mS，資料有分為邏輯0(2mS)與邏輯1(3mS)之不同，受電模組2之受電微處理器21必須在確認起始位元為2.5mS，才會開始接收資料訊號，且在接收完8次的觸發訊號(邏輯0與邏輯1) 後，才會再接收一次2.5mS的結束位元訊號，期間的中間訊號(8次觸發)需要完整接收後，2.5mS的前、後位元標記都成功的傳送後，才會判定為正確資料，如此，可降低資料訊號傳送過程中，因雜訊干擾供電模組1解析訊號使資料誤判處理(以上應用之數據或說明，係為本發明較佳實施例之一，並未限制本發明之各項數據或說明，可依實際設計需求而有變化、修改)。

在供電模組1的供電微處理器11內，也需要具有計時器(可設為50mS的計時長度，亦可為其他的計時長度之設計)用來預測每一次的資料訊號傳送之時間，且這個計時器需要與受電模組2的受電微處理器21的計時器同步，如在起始位元觸發的同時進行同步，只有在起始位元正確判讀，才會同步校正供電模組1與受電模組2之計時器。

則在供電模組1之計時器、受電模組2之計時器，已達同步模式，因此供電模組1(請同時參閱第33圖之編號8-1曲線)可以在受電模組2(請同時參閱第33圖之編號8-2曲線)傳送資料之前，才開啟偵測訊號用之比較器，且當供電模組1之電能功率輸出較高時(請同時參閱第33圖之編號8-3區塊)，可以預先降低功率，以便於受電模組2傳送觸發訊號，但降低功率的時間很短(約可為0.25mS~0.5mS)，而在受電模組2上產生的降低功率區段，則會被受電模組2之穩壓電路26的緩衝用電容261所緩衝，使受電模組2的資料訊號輸出不受影響。

是以，以上所述僅為本發明之較佳實施例而已，非因此侷限本發明之專利範圍，本發明感應式電源供應器中計時同步型資料傳輸之方法，其係透過供電模組1之供電微處理器11供應電源至受電模組2之受電線圈281，而受電模組2所傳輸之資料訊號，透過受電線圈281反饋至供電模組1之供電線圈171，則由供電模組1之供電微處理器11內建計時器，與受電模組2的受電微處理器21內建計時器，產生同步計時、接收觸發訊號，而使供電模組1在傳送電源時，同時可以進行資料訊號之穩定傳輸，俾可達到降低資料訊號傳輸之損耗、並不影響供電模組1、受電模組2間電源供應之目的，並利用供電模組1的供電微處理器11在電力傳輸的高功率時，降低功率以方便資料傳輸，並於資料訊號傳輸後再提高回原功率，且可提升感應式供電源供應器的最大傳送功率之優點，則透過電能與資料訊號同步傳送之作用，亦達到同步進行充電與穩定傳輸資料訊號之實用功效，故舉凡可達成前述效果之流程、實施方法等，及相關之設備、裝置，皆應受本發明所涵蓋，此種簡易修飾及等效結構變化，均應同理包含於本發明之專利範圍內，合予陳明。

綜上所述，上述本發明之感應式電源供應器中計時同步型資料傳輸之方法，於實際實施製造作業時，為可具有下列各項優點，如：

(一)供電模組1的供電微處理器11、受電模組2之受電微處理器21，分別設置計時器，並達到同步計時之作用，以使供電微處理器11的計時器可以與受電微處理器21之 計時器，進行同步計時而預期資料訊號的觸發時間，進行高功率的電能傳輸、亦可穩定傳送資料訊號。

(二)供電模組1之供電微處理器11，可以配合受電模組2之受電微處理器21的觸發時間，在傳送資料時，將高功率電能預先降低，並在資料傳送完成後，供電微處理器11再將降低的功率提高回原來功率，在短時間的功率降低、提高，並不會影響電能與資料的傳輸。

故，上述實施例為主要針對感應器中之計時器同步型資料傳輸方法的設計，為藉由供電模組之供電微處理器內建計時器，可在受電模組反饋資料訊號至供電模組時，即由供電微處理器內建計時器，與受電微處理器之計時器形成同步計時，而達到供電模組供電至受電模組的電源傳送中、同步穩定傳送資料訊號為主要保護重點，且穩定電源傳送的系統運作，而具有同步穩定傳送電源及傳輸資料訊號之功能。

另一方面，由於硬體上的特性，受電模組2中電子元件的溫度會隨著感應式電源供應器運作時間而改變，而使得受電微處理器21內部的振盪器操作時脈產生變化，進而使供電微處理器11處理的計時器與受電微處理器21處理的計時器的計數時間產生差異，進而造成供電模組1偵測資料時發生錯誤。舉例來說，請參考第34A~34C圖，第34A~34C圖為感應式電源供應器運作時相關訊號的示意圖。在第34A圖中，供電微處理器11中的操作時脈與受電微處理器21的操作時脈速度相同，因此供電模組1內計時器計數速度與受 電模組2內計時器計數速度相同。供電模組1可正常接收受電模組2所傳送的資料脈衝。在第34B圖中，由於供電微處理器11中的操作時脈較受電微處理器21的操作時脈慢，因此供電模組1內使用供電微處理器11的操作時脈的計時器計數速度較受電模組2內使用受電微處理器21的操作時脈的計時器計數速度慢。以供電模組1角度來說，受電模組2提前傳送資料脈衝，從而導致供電模組1無法正確取得受電模組2所傳送的資料脈衝。相似的，在第34C圖中，由於供電微處理器11中的操作時脈較受電微處理器21的操作時脈速度快，因此供電模組1內使用供電微處理器11的操作時脈的計時器計數速度較受電模組2內使用受電微處理器21的操作時脈的計時器計數速度快。以供電模組1角度來說，受電模組2延遲傳送資料脈衝，從而導致供電模組1無法正確取得受電模組2所傳送的資料脈衝。因此，本發明揭露之感應式電源供應器的供電模組1可根據計算連續資料框中對應於起始位元的資料脈衝間的時間間隔，調整供電模組1內供電微處理器11的操作時脈，以使供電模組1內使用供電微處理器11的計時器的計時速度同步於受電模組2計時器的計時速度。

舉例來說，請參考第35圖，第35圖為本發明感應式電源供應器運作時相關訊號的示意圖。如第35圖所示，受電模組2傳送資料框DF1、DF2至供電模組1，且供電模組1係於對應的時間開啟偵測，以偵測資料框DF1、DF2中的資料脈衝B1_1~B1_6、B2_1~B2_6取得資料脈衝DB1_1~DB1_6、DB2_1~DB2_6。由於資料框 DF1、DF2間的時間間隔在系統的預設值內固定為資料框閥值TI_1(如50mS)，因此供電模組1可計算資料脈衝DB1_1與資料脈衝DB2_1的時間間隔取得一資料框時間間隔TDD_1，並透過比較計算得出的資料框時間間隔TDD_1與系統預設的資料框閥值TI_1，調整供電模組1中供電微處理器11的操作時脈。據此，供電模組1中使用供電微處理器11的操作時脈的計時器的計數速度可被適當調整。在此實施例中，當計算得知的資料框時間間隔TDD_1大於系統預設的資料框閥值TI_1時，供電模組1可放慢供電微處理器11的操作時脈，從而放慢供電模組1中使用供電微處理器11操作時脈的計時器計數速度；反之，當計算得知的資料框時間間隔TDD_1小於系統預設的資料框閥值TI_1時，供電模組1可加快供電微處理器11的操作時脈，從而加快供電模組1內使用供電微處理器11的計時器的計數速度。簡言之，供電模組1可透過比較計算得知的資料框時間間隔TDD_1以及系統預設的資料框閥值TI_1，判斷供電模組1中計時器與受電模組2中計時器的計數速度間之差異。供電模組1可據以調整供電微處理器11的操作時脈，從而調整供電模組1中使用供電微處理器11操作時脈的計時器的計數速度。如此一來，供電模組1與受電模組2間資料傳輸可正常工作。

值得注意的是，受電模組2係以系統預設的時間間隔(即資量框中各位元的時間長度)傳送資料框DF1、DF2的相對應的資料脈衝B1_1~B1_6、B2_1~B2_6(例如資料脈衝B1_1、B1_2以及資料脈衝B2_1、B2_2時間間隔(即資料框中起始位元的時間長度) 於系統預設值內同為3mS)，供電模組1亦可藉由比較資料脈衝DB1_1~DB1_6間的時間間隔與系統預設值之間的差異，來調整供電模組1內微處理器的操作時脈，從而調整供電模組1內計時器的計數速度。然而，由於資料脈衝DB1_1~DB1_6間的時間間隔過短，因此資料脈衝DB1_1~DB1_6間的時間間隔受計時器的計數速度影響的幅度較小。若藉由比較系統預設值與資料脈衝DB1_1~DB1_6間的時間間隔間的差異來調整供電微處理器11的操作時脈，供電模組1可能會因為電路誤差而無法正確判斷供電模組1與受電模組2中計時器計數速度的差異。相對地，由於資料框DF1、DF2間相對應的資料脈衝間的時間間隔(如第35圖中的TDD_1~TDD_6)較長，資料框DF1、DF2間相對應的資料脈衝間的時間間隔受計時器的計數速度影響的幅度較大。因此，採用資料框DF1、DF2間相對應的資料脈衝間的時間間隔來判斷供電模組1與受電模組2間計時器的計時速度的差異具有較高的準確性。

另一方面，若供電模組1的偵測區間內發生雜訊，將可能使得供電模組1取得錯誤的資料框時間間隔TDD_1~TDD_6，進而影響供電模組1與受電模組2間資料傳輸的準確性。因此，本發明揭露之感應式電源供應器可另透過比較資料框中資料脈衝的時間間隔與系統預設的位元時間長度，消除雜訊所帶來的影響。請參考第36圖，第36圖為本發明感應式電源供應器運作時相關訊號的示意圖。如第36圖所示，供電模組1、與受電模組2間計時器計時速度同步。但由於雜訊影響，供電模組1誤判資料框DF2的資料脈衝B1_2發 生於時間T1，並據以產生資料脈衝DB1_2。若供電模組1根據此時的資料框時間間隔TDD_1調整供電微處理器11的時脈，會誤將供電微處理器11的操作時脈調慢，而使供電模組1與受電模組2間資料傳輸不正常工作。因此，在進行調整計時速度之前，供電模組1透過比較資料框DF2中資料脈衝DB1_2與資料脈衝DB2_2的位元時間間隔TB_1(即起始位元的位元時間長度)及系統預設的一位元時間閥值，判斷資料框時間間隔TDD_1是否被雜訊影響。舉例來說，位元時間閥值可系統預設值中對應於起始位元的位元時間長度。當資料脈衝DB1_2與資料脈衝DB2_2的位元時間間隔TB_1與位元時間閥值(例如3mS)之差值超過一誤差範圍時，供電模組1判斷資料框時間間隔TDD_1被雜訊影響，供電模組1不調整供電微處理器11的操作時脈；反之，當資料脈衝DB2_1與資料脈衝DB2_2的位元時間間隔TB_1與預設時間之差在誤差範圍內時，供電模組1根據資料框時間間隔TDD_1，調整供電微處理器11的操作時脈。據此，供電模組1可透過比較資料脈衝DB1_2與資料脈衝DB2_2的位元時間間隔TB_1與系統預設的位元時間閥值，避免供電模組1錯誤調整供電微處理器11的操作時脈。

上述感應式電源供應器根據連續資料框間的時間間隔以及資料框中位元間的時間間隔調整計時器的計時速度之流程，可歸納為一操作時脈同步調整方法370，請參考第37圖，操作時脈同步調整方法370包含有：步驟3700：開始。

步驟3702：供電模組根據供電模組內微處理器的一操作時脈，接收複數個資料框，以產生複數個偵測資料框。

步驟3704：計算一第一偵測資料框中與一第二偵測資料框中對應於起始位元的第一資料脈衝間的時間間隔，作為一資料框時間間隔；以及計算第二偵測資料框中第一資料脈衝與第二資料脈衝的時間間隔，作為一位元時間間隔。

步驟3706：判斷位元時間間隔是否位於一位元時間閥值的誤差範圍內。若位元時間間隔不位於位元時間閥值的誤差範圍內，執行步驟3710；反之，執行步驟3708。

步驟3708：保持目前計時速度。

步驟3710：判斷資料框時間間隔是否大於一資料框閥值。當資料框時間間隔大於資料框閥值時，執行步驟3712；反之，執行步驟3714。

步驟3712：放慢供電模組內微處理器的操作時脈。

步驟3714：加快供電模組內微處理器的操作時脈。

步驟3716：結束。

透過操作時脈同步調整方法370，感應式電源供應器中供電模組可避免因雜訊而誤調整供電模組內為處理器的操作時脈，以使感應式電源供應器中供電模組內計時器與受電模組內計時器間的計時速度正確地同步。操作時脈同步調整方法370的詳細運作過程可參考上述，為求簡潔，在此不贅述。

請參考第38圖，第38圖為本發明實施例一操作時脈同步調整方法380的示意圖。操作時脈同步調整方法380係為第37圖所示之操作時脈同步調整方法370之一實施方式。如第38圖所示，操作時脈同步調整方法380包含有以下步驟：步驟3800：開始。

步驟3802：供電模組準備接收資料框。

步驟3804：判斷是否接收到資料框的第一資料脈衝(如對應於起始位元的資料脈衝)。當接收到第一資料脈衝時，執行步驟3806；反之，執行步驟3802。

步驟3806：判斷是否已啟動一第一計時器。若已啟動第一計時器，執行步驟3808；反之，執行步驟3810。

步驟3808：將第一計時器的計時長度儲存於資料區內，作為一資料框時間間隔。

步驟3810：清除第一計時器，並啟動第一計時器以及第二計時器。

步驟3812：當接收到資料框的第二資料脈衝時，判斷第二計時器的計時長度是否位於一位元時間閥值的誤差範圍內。若第二計時器的計時長度位於位元時間閥值的誤差範圍內，執行步驟3814；反之；執行步驟3802。

步驟3814：判斷資料區中是否存有資料框時間間隔。若資料區中存有資料框時間間隔，執行步驟3816；反之，執行步驟3802。

步驟3816：判斷資料框時間間隔是否大於資料框閥值，當資料框時間間隔大於資料框閥值時，執行步驟3818；反之，執行步驟3820。

步驟3818：放慢供電模組中微處理器的操作時脈。

步驟3820：加快供電模組中微處理器的操作時脈。

步驟3822：結束。

透過操作時脈同步調整方法380，感應式電源供應器中供電模組可避免因雜訊而誤調整供電模組內為處理器的操作時脈，以使感應式電源供應器中供電模組內計時器與受電模組內計時器間的計時速度正確地同步。操作時脈同步調整方法380的詳細運作過程可參考上述，為求簡潔，在此不贅述。

綜上所述，本發明主要精神在於透過比較資料框內對應於起始位元的位元時間與系統預設的位元時間閥值，決定是否根據連續資料框間對應於起始位元的資料脈衝的時間間隔與系統預設的資料框閥值，調整供電模組中微處理器的操作時脈。如此一來，供電模組中使用微處理器操作時脈的計時器的計時速度可被適時調整，以避免供電模組被雜訊影響而錯誤調整供電模組中微處理器的操作時脈。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

1‧‧‧供電模組

11‧‧‧供電微處理器

12‧‧‧供電驅動單元

121‧‧‧MOSFET驅動器

122‧‧‧高端MOSFET元件

123‧‧‧低端MOSFET元件

13‧‧‧訊號解析電路

131‧‧‧電阻

132‧‧‧電容

133‧‧‧整流二極體

14‧‧‧線圈電壓檢測電路

141‧‧‧電阻

142‧‧‧電容

15‧‧‧顯示單元

16‧‧‧供電單元

161‧‧‧供電源

162‧‧‧偵測用分壓電阻

163‧‧‧偵測用分壓電阻

164‧‧‧直流降壓器

17‧‧‧諧振電路

171‧‧‧供電線圈

2‧‧‧受電模組

21‧‧‧受電微處理器

22‧‧‧電壓偵測電路

221‧‧‧電阻

222‧‧‧偵測端點

23‧‧‧整流濾波電路

231‧‧‧整流器

232‧‧‧電容

24‧‧‧調幅載波調製電路

241‧‧‧電阻

242‧‧‧N型MOSFET元件

25‧‧‧斷路保護電路

251‧‧‧電阻

252‧‧‧P型MOSFET元件

253‧‧‧N型MOSFET元件

26‧‧‧穩壓電路

261‧‧‧緩衝用電路

262‧‧‧直流降壓器

263‧‧‧受電輸出端

27‧‧‧直流降壓器

28‧‧‧諧振電路

281‧‧‧受電線圈

370‧‧‧操作時脈同步調整方法

3700~3716‧‧‧步驟

380‧‧‧操作時脈同步調整方法

3800~3822‧‧‧步驟

DF1、DF2‧‧‧資料框

B1_1~B1_6、B2_1~B2_6‧‧‧資料脈衝

DB1_1~DB1_6、DB2_1~DB2_6‧‧‧資料脈衝

TI_1‧‧‧資料框閥值

TDD_1~TDD_6‧‧‧資料框時間間隔

TB_1‧‧‧位元時間間隔

T1‧‧‧時間點

第1圖及第2圖係為習知qi規格書中受電端接收電力與反饋架構電易電路圖。

第3圖及第4圖係為習知美國專利公開號第20110273138號之圖式。

第5圖及第6圖係為習知qi規格書中資料傳送格式圖。

第7圖及第8圖係習知美國專利公開號20110065398用於無線電力中的資料調制與解調方法電路圖。

第9~12圖係為習知ti規格書說明電容式訊號調制電路圖。

第13圖係為習知資料訊號調制點波形振幅變化曲線圖。

第14A、14B圖係為本發明之供電步驟流程圖。

第15圖係為本發明供電模組之簡易電路圖。

第16圖係為本發明受電模組之簡易電路圖。

第17圖係為本發明供電模組偵測期間之訊號圖。

第18圖係為本發明供電模組偵測受電模組觸發訊號後延長送電之訊號圖。

第19圖係為本發明供電中資料框(主迴圈間距)之訊號圖。

第20圖係為本發明資料框內容之訊號圖。

第21圖係為本發明資料框起始位元長度之訊號圖。

第22圖係為本發明資料框邏輯0位元長度之訊號圖。

第23圖係為本發明資料框邏輯1位元長度之訊號圖。

第24圖係為本發明資料框傳送位元內容之訊號圖。

第25A、25B圖係為本發明受電模組受電後之執行步驟流程圖。

第26、27圖係為本發明供電線圈訊號之預降功率說明圖。

第28圖係為本發明抗雜訊處理之訊號圖。

第29A~29E係為本發明同步供電及傳輸資料訊號之步驟流程圖。

第30圖係為本發明傳送功率預降低檢查控制程式之初始化之流程圖。

第31圖係為本發明傳送功率提回檢查控制程式之初始化之流程圖。

第32圖係為係為本發明受電模組之N型MOSFET元件之控制訊號圖。

第33圖係為本發明之資料訊號傳送示意圖。

第34A~34C圖為感應式電源供應器運作時相關訊號的示意圖。

第35圖為本發明感應式電源供應器運作時相關訊號的示意圖。

第36圖為本發明感應式電源供應器運作時相關訊號的示意圖。

第37圖為本發明實施例一操作時脈同步調整方法的示意圖。

第38圖為第37圖所示之操作時脈同步調整方法的一實施方式的示意圖。

370‧‧‧操作時脈同步調整方法

3700~3716‧‧‧步驟

Claims (8)

1. 一種操作時脈同步調整方法，用於一感應式電源系統，該操作時脈同步調整方法包含有：該感應式電源系統中一供電端根據該供電端一微處理器的一操作時脈，接收該感應式電源系統中一受電端發送的複數個資料脈衝，以產生複數個資料框；計算該複數個資料框中一第一資料框以及一第二資料框中對應於一起始位元的第一資料脈衝間的時間間隔，以取得一資料框時間間隔；計算該第二資料框中該第一資料脈衝與該第二資料框中一第二資料脈衝的時間間隔，以取得一位元時間間隔；以及比較該位元時間間隔與一位元時間閥值，以決定是否根據該資料框時間間隔及一資料框時間閥值，調整該供電端的該微處理器的該操作時脈。
2. 如請求項1所述的操作時脈同步調整方法，其中該第一資料框與該第二資料框係為該複數個偵測資料框中連續的資料框。
3. 如請求項1所述的操作時脈同步調整方法，其中比較該位元時間間隔與該位元時間閥值，以決定是否根據該資料框時間間隔，調整該供電端的該微處理器的該操作時脈的步驟包含有：當該位元時間間隔位於該位元時間閥值的一誤差範圍內時，根據該資料框時間間隔及該資料框時間閥值，調整該供電端 的該微處理器的該操作時脈。
4. 一種同步型資料傳輸方法，用於一感應式電源系統，該同步型資料傳輸方法包含有：該感應式電源系統中一供電端根據該供電端的微處理器的一第一操作時脈，接收該感應式電源系統中一受電端根據該受電端的微處理器的一第二操作時脈在一電力傳輸訊號中發送的複數個資料脈衝，以產生複數個資料框；計算該複數個資料框中對應於起始位元的資料脈衝間的時間間隔，作為複數個資料框時間間隔；比較該複數個資料框時間間隔及一資料框時間閥值，以同步該第一操作時脈與該第二操作時脈；以及根據該第一操作時脈，該供電端於複數個接收區間內開啟接收功能，以及於複數個關閉區間內關閉接收功能；其中該複數個接收區間係對應於該複數個資料脈衝。
5. 如請求項4所述的同步型資料傳輸方法，其中比較該複數個資料框時間間隔及該資料框時間間隔，同步該第一操作時脈與該第二操作時脈的步驟包含有：當該複數個資料框時間間隔中一第一資料框時間間隔大於該資料框時間閥值時加快該第一操作時脈。
6. 如請求項4所述的同步型資料傳輸方法，其中比較該複數個資 料框時間間隔及該資料框時間間隔，同步該第一操作時脈與該第二操作時脈的步驟包含有：當該複數個資料框時間間隔中一第一資料框時間間隔小於該資料框時間閥值時，放慢該第一操作時脈。
7. 如請求項4所述的同步型資料傳輸方法，其中根據該第一操作時脈，該供電端於該複數個接收區間內開啟接收功能，以及於該複數個關閉區間內關閉接收功能的步驟包含有：該供電端於該複數個接收區間內降低該電力傳輸訊號的功率。
8. 如請求項4所述的同步型資料傳輸方法，其中根據該第一操作時脈，該供電端於該複數個接收區間內開啟接收功能，以及於該複數個關閉區間內關閉接收功能的步驟包含有：該供電端於該複數個關閉區間內提昇該電力傳輸訊號的功率。