TWI493205B - 用於增進以半導體為基礎之取樣系統之效能的系統與方法（二） - Google Patents

Description

用於增進以半導體為基礎之取樣系統之效能的系統與方法(二) 對相關申請案的交叉引用

本申請案係相關於與本申請案共同申請的美國專利申請案第13/155,993 號、第13/155,922 號與第13/155,945 號，該等申請案具有共同的發明名稱、申請人且共同轉讓。

本發明係關於電子取樣系統。更特定言之，本發明係關於藉由減少訊號失真來增進電子取樣系統之效能的電路與方法，訊號失真常見地相關聯於此種系統的電子實施。

取樣系統被廣泛地應用於電子應用中。例如，取樣系統常見於流行的電子裝置中，諸如MP3撥放器、DVD撥放器以及蜂巢式電話。其他流行的取樣系統用途，包含相關於資料獲取、測試與量測，以及控制系統應用的用途。更特定言之，取樣系統以及以取樣為基礎的科技，可見於用以建置此種裝置的電子部件中，電子部件包含類比數位轉換器、切換電容網路、訊號獲取電路系統、比較器以及其他者。

在一些應用中，取樣系統採用取樣保持(sample and hold)電路，取樣保持電路取樣電壓，並將電壓維持在儲存裝置中，而使另一電路可量測或觀察所獲取的電壓。然而，如已知於本發明領域中，僅僅是取樣所感興趣之訊號的步驟，即會給予一些失真量至所取樣的訊號。

由取樣電路系統中的部件所產生的訊號失真，傾向於限制輸入訊號的可用電壓與頻率範圍。此種失真可由各種因素產生，諸如取樣保持電路中的開關的非線性電阻值特性、與關斷(turnoff)臨限值相關聯的效應、體效應(bulk effect)、開關比例匹配變異與製程變異等等。失真亦可由取樣電路中開關的寄生電容、取樣電路中開關所造成的訊號相依電荷注入(charge injection)、流過輸入源電阻的非線性負載電流等等造成。

第1圖圖示典型的先前技術取樣保持電路100。取樣保持電路100一般而言包含開關110(諸如電晶體或傳輸閘)，開關110耦合在輸入終端115與儲存裝置(諸如取樣電容器120)之間。開關110的阻抗可透過開關阻抗控制終端135來控制，在「關閉」訊號施加至終端135時，終端135允許開關110操作為「開路」(亦即具有非常大的阻抗)，或者在「開啟」訊號施加至終端135時，終端135允許開關110操作為「短路」(亦即具有非常小的阻抗)。

在開關110(例如)被實施為N通道MOS電晶體時，在高於開關110的傳導臨限值的電壓被施加於開關110的控制節點(諸如閘極)時開關110為開啟，而在低於 開關110的傳導臨限值的電壓被施加於開關110的閘極時開關110為關閉。如已知於本發明領域，開關110被開啟或關閉的程度，係相依於施加於開關110控制節點的訊號的量值。因此(例如)，可施加恰於傳導臨限值之上的訊號至開關110的控制節點而開啟開關110，但可藉由施加較大的電壓來更完整地開啟開關110而增進傳導性特性。相反的，若控制電壓降至傳導性臨限值以下，則開關110可被關閉。

在作業中，時變輸入訊號被施加至輸入終端115。控制電路125耦合於指令終端130與控制終端135之間。控制電路125回應於施加於指令節點130的外部保持指令訊號，將開關阻抗調變於高(關閉)與低(開啟)之間。

取樣保持電路100具有兩個個別的狀態，該兩個個別的狀態通常稱為取樣狀態與保持狀態。在取樣狀態中，開關110為開啟(亦即，在輸入終端115與取樣電容器120之間呈現低阻抗)，因此強迫取樣電容器120上的訊號跟隨輸入訊號。在保持狀態中，開關110為「關閉」(亦即，在輸入終端115與取樣電容器120之間呈現高阻抗)，因此在電容器120上的訊號被維持在訊號的先前位準，且在電容器120上的訊號實質上不相依於輸入訊號。

如已知於本發明領域，可使用各種電子與機電部件來實施開關110，包含(但不限於)繼電器、電樞開關， 以及各種形式的電晶體(包含雙極性接面電晶體(BJT)、場效電晶體(FET)等等)。

然而，已知的取樣保持電路(類似於上文所說明者)，受到各種缺點與缺陷的不良影響。例如，因為相關聯於實體部件實施的一些性質，取樣狀態的開關阻抗時常不夠低而無法達成最佳的訊號傳輸，或開關阻抗可隨著輸入訊號的量值變化。此可(至少部分地)因為施加至開關110控制節點的訊號不夠完整地開啟電晶體，或由於輸入訊號量值的改變，訊號相對於裝置傳導臨限值的關係變化而發生。

所產生的在取樣狀態中的不良影響，為儲存於電容器120上的電壓訊號將不同於施加於輸入終端115的輸入訊號。再者，儲存於電容器120上的電壓訊號與輸入訊之間的差異，可為對於輸入訊號瞬時值的函數。因此，在保持狀態期間所獲取的訊號將為不精確的輸入訊號代表，且任何隨後的訊號處理方塊將被該等不精確度影響。隨著輸入訊號的最大頻率提昇，此種訊號失真變得越來越顯著，且此種訊號失真的量值變得與可用的電力供應範圍相當。

高速取樣資料系統(諸如類比數位轉換器)的效能，係敏感於在循序的取樣作業的時間區間之間的變異。此變異可稱為取樣抖動(jitter)。取樣抖動的成分為時間延遲的變異，該時間延遲從外部保持指令確立於指令終端130之時刻，至開關110進入保持狀態(亦即關閉) 之時刻。控制電路125通常需要有限的時間區間來產生控制訊號，控制訊號將把開關阻抗從取樣值調變成保持值。若發生此轉變的臨限值相依於輸入訊號，則會產生取樣抖動。因此，一般而言希望將輸入訊號對開關控制訊號轉變臨限值的影響最小化。

在克服取樣抖動缺點的一種方式中，使用CMOS傳輸閘來建置取樣開關。然而，使用其中輸入訊號範圍相當於可用電力供應的此實施，讓在取樣狀態期間內的等效開關阻抗變異變得顯著，並隨著輸入訊號頻率提昇而引入提昇的失真量。

de Wit於美國專利第5,170,075號中說明嘗試解決此問題的一種早期作法。如第2圖所圖示(為de Wit所提出之電路的一般代表)，輸入訊號215被直接連接至控制電路225並且輸入訊號215透過開關210耦合至取樣電容器220。該開關210係使用MOSFET裝置來建置。控制電路225回應於外部保持訊號230經由控制終端235控制開關阻抗，並且控制電路225使用一組推升電容器(未圖示)，推升電容器經耦合以產生預選定電壓V_P ，在取樣狀態中預選定電壓V_P 被疊加至輸入電壓上。所產生的複合電壓被用以在取樣狀態中控制開關阻抗。因此，在取樣狀態中，開關210被使用固定的閘極對通道電壓來控制，此舉減少了相依於輸入訊號的開關阻抗變異。此外，在取樣狀態與保持狀態之間的轉變臨限值係由V_P 的量值決定，且該轉變臨限值係實質上獨立於輸入 電壓。

美國專利第5,500,612號與第6,118,326號呈現其他克服與已知取樣電路相關聯之缺陷的嘗試。此兩專利案所說明的電路包含透過額外開關耦合至敏感輸入終端的大量電路系統。所提出的該等配置的一種不良結果，為在輸入處的訊號相依負載的提昇，以及在取樣狀態與保持狀態之間轉變期間內的不良反沖(kick-back)訊號。由於外部輸入訊號驅動器的有限阻抗，額外的訊號相依負載，可轉譯成提昇的訊號失真。

再者，反沖訊號在預選定V_P 電壓疊加至輸入訊號上時出現(部分因為在真實實施中呈現的各種阻抗)。該等訊號對外部輸入訊號驅動器呈現更為困難的安定時間需求，因此提昇了電力消耗與成本。此外，在閘極對通道電壓特性稍微增進的同時，通道對體極的電位仍隨著變化的輸入訊號而改變。因此，因為開關裝置的體效應，在取樣狀態期間的開關阻抗持續變化。類似的，轉變臨限值亦相依於開關裝置體效應。

Maes等人在美國專利第6,329,848號中呈現另一克服與已知取樣電路相關聯之缺陷的作法，此作法採用一些已知的隔離技術以減少輸入處的負載。更特定言之，如圖示於第3圖(為Maes等人所提出之電路的一般代表)，使用專屬緩衝放大器345來隔離控制電路325與輸入終端315。使用MOSFET裝置來實施開關310，開關310的源極與汲極終端耦合至輸入終端315與取樣電容 器320。閘極終端335與體極終端340皆由控制電路325驅動。

第3圖的電路以作為由緩衝器345重製之輸入訊號的函數，來個別地控制閘極對通道電壓與通道對體極電壓，以減少在取樣狀態期間內的開關阻抗變異。此外，緩衝放大器345傾向於減少輸入終端的不良負載。然而，此作法持續受到各種缺點的不良影響。例如，儘管與其他實施相較之下減少了負載，但此實施仍在輸入終端加入一些負載，而給予一些失真量至輸入訊號。再者，此作法需要使用專屬緩衝放大器，此專屬緩衝放大器具有良好安定時間特性與可忽略之群組延遲，此放大器的製造是相當昂貴的。

因此，由上文可知，想要提供藉由減少訊號失真來增進電子取樣系統之效能的電路系統與方法，訊號失真常見地相關聯於此種系統的實體實施。

本發明相關於操作於至少一取樣狀態與一保持狀態的取樣電路，包含：輸入終端，該輸入終端接收時變輸入訊號；以及半導體開關，該半導體開關如由施加至控制終端的電荷量所指示，而操作於至少一非傳導模式與一傳導模式中，該半導體開關係耦合於該輸入終端與輸出終端之間，可在體極偏壓終端存取該半導體開關的體 極；控制電路，該控制電路耦合至該控制終端，並可操作以選定該半導體開關的操作模式；以及體極偏壓電路，該體極偏壓電路耦合於該體極偏壓終端與該輸入終端或該輸出終端之間，在取樣狀態與保持狀態兩者中，該體極偏壓電路在該等終端之間維持經預定且實質上固定的體極偏壓電壓差。

第4圖圖示根據本發明之原則來建置的取樣電路400。如第3圖，第4圖的取樣電路一般而言包含控制電路425、取樣開關410、電容器或其他適合的儲存部件420、指令節點430、開關控制終端435以及輸入終端415。在此範例中，儲存部件420為電容器(雖然亦可依所需使用其他適合的儲存部件)。

與第1圖至第3圖所圖示的取樣電路相較之下，取樣電路400所增進的一個方面，為大量地減少或消除了所有連接至敏感輸入終端415的額外電路系統。在一些具體實施例中，耦合至輸入終端的此種剩餘電路系統在取樣模式期間(剩餘電路系統的存在在此時最為不良)可被斷開(於下文更進一步討論)。如第4圖所圖示，控制電路425係耦合於指令節點430與取樣開關410的控制終端435之間。

第4圖亦圖示取樣開關410為耦合於輸入終端415與 電容器420之間。開關410的阻抗係由控制電路425控制，如由施加至指令節點430的外部保持訊號決定。

類似於圖示說明於第1圖至第3圖中的先前技術電路，電路400可操作於至少兩個不同的模式：取樣模式與保持模式。在取樣模式中，取樣開關410的阻抗為低，且因此在節點415的輸入訊號被典型地施加至電容器420。在取樣模式中，電路400可操作如下。輸入訊號可被施加至輸入終端415。諸如保持訊號的指令訊號隨後可被施加(或切換)於指令節點430，使控制終端435上的訊號開啟取樣開關410。

一般而言，控制電路425產生預定電荷Q_P ，並將Q_P 施加至取樣開關410。此預定電荷對取樣開關410產生實質上固定的閘極對源極控制電壓，而使取樣開關的阻抗被維持在實質上固定的位準，此位準可基於開關410的開啟特性來預先決定。為了圖示說明之目的，假定Q_P 被選定為使取樣開關410中的傳輸路徑的阻抗相對於輸入訊號保持為最小化(亦即實質上固定)。此設置允許終端415的輸入訊號將電容器420充電至輸入訊號的值，而不會受到與開關阻抗變化相關聯的失真的不良影響。

在一些具體實施例中，可提供保持指令，而使電路400被維持在取樣狀態或保持狀態，並僅在此兩狀態中切換。例如，保持指令可為來自內部或外部源的邏輯高或邏輯低訊號，而將電路400置於此兩模式中的一者。此可被完成以防止指令節點430為「浮接」，浮接可將電路 400置於不確定狀態。

再者，在一些具體實施例中，可考慮取樣開關410的開啟特性來選定預定電荷Q_P ，而能實質上達成並維持電路設計者所需的開關阻抗，即使相對於變化的輸入訊號。例如，可考慮輸入訊號選定Q_P 值，以在取樣模式中的同時將開關阻抗最小化，並藉以將在所獲取輸入訊號上的失真最小化或消除。

在其他具體實施例中，控制電路425亦可包含已知電路系統(未圖示)以調整Q_P 來處理開關特性中的生產變異，或處理由於部件老化、溫度變異、電力供應變異等等所造成的改變。

在取樣開關410被開啟時，在輸入終端415的訊號被施加至電容器420，電容器420儲存代表訊號量值的值。在傳統取樣保持電路中，電容器420以集成於電容器上板之電荷的形式，來儲存任何輸入訊號的量值。儲存在電容器420上的電壓隨後可被量測，或該電壓隨後可依所需被觀察並處理。

在較佳的具體實施例中，取樣週期的持續時間足以讓輸入訊號安定，並確保正確地獲取輸入訊號。然而，如將從上文中瞭解，取樣開關410可保持開啟，只要保持訊號如此指示取樣開關410。在此種具體實施例中，取樣週期的持續時間可由保持訊號控制。在其他具體實施例中，取樣狀態可由電壓維持，該電壓儲存在與開關410相關聯之特定電容上，直到在轉變至保持狀態時控制終 端435被放電。

如圖所示，較佳的是輸入終端不被連接至任何負責在取樣模式期間切換取樣開關410開啟與關閉的電路系統。如此，節點415處的輸入訊號不經歷任何與電路400中電路系統相關聯的不良的負載(除了與電容器420與開關410相關聯的負載以外)，藉以減少訊號失真。再者，取樣開關410的通道阻抗被由預定電荷Q_P 維持為實質上固定，允許輸入訊號實質上不被改變而傳送，進一步增進了電容器420所獲得取樣的品質。

在已獲得取樣之後，電路400可從取樣模式切換至保持模式。達成此舉的一種方式為將施加於指令節點430的保持訊號反相。此可涉及將保持訊號從邏輯高改變成邏輯低(或相反)，取決於電路400中電路部件的特定實施。

選擇一種慣例以供圖示說明目的，假定保持訊號從邏輯低(取樣模式)改變成邏輯高(保持模式)。當此發生時，開關410被關閉，而使輸入訊號與電容器420斷開。當此發生時，控制電路425可將開關410的閘極放電，並且控制電路425可將閘極連接至地或其他適合的關閉狀態控制位準。此將開關410關閉，將開關410與在節點415的輸入訊號斷開，且因此將電容器420與輸入訊號隔離，將電路400置於保持模式中。

現將參照第5圖，第5圖圖示根據本發明原則所建置的一種可能的實施500。電路500在一些方面類似於第4 圖所說明的電路，且電路500一般地包含已被類似地編號以標註類似的功能性與一般對應性的部件與功能方塊。例如，電路500包含儲存電容器520(第4圖中的電容器420)、輸入終端515(第4圖中的輸入終端415)、取樣開關510(第4圖中的取樣開關410)、控制電路525(第4圖中的控制電路425)以及指令節點530(第4圖中的指令節點430)。

如圖所示，若必要，電路500可包含如下文所討論的電荷幫浦(charge pump)570。控制電路525可包含經控制電流源554、開關528與時序電路551。在此實例中，開關528可為MOSFET電晶體、傳輸閘或其他適合的半導體裝置。亦圖示於此具體實施例中的是，時序電路551可為單擊(one-shot)電路，然而可依所需使用其他適合的時序電路，諸如閂鎖器、正反器、比較器、暫態網路、時脈，或以上之組合。時序電路551在時序電路551的控制輸入處由高至低的訊號轉變觸發。

類似於第4圖的電路400，電路500可操作於至少兩個模式：取樣模式與保持模式。因此，電路500可依下文所述操作。邏輯高訊號可被施加至指令節點530。此訊號開啟開關528，因此將控制節點535放電並關閉開關510。此舉將在節點515的輸入訊號與電容器520斷開，隔離電容器520並將電路500置於保持狀態中。

為了從保持狀態轉變成取樣狀態，在指令節點530處的保持訊號被從邏輯高切換成邏輯低。此舉關閉開關 528，並且此舉使單擊電路551產生時序脈衝(例如於在觸發輸入處偵測到邏輯高至低轉變時，所產生之相當短持續時間的邏輯高或邏輯低訊號)，將電流源554開啟持續時間T_p 。在開啟時，經控制電流源554產生輸出電流I_p 。

因此，預定電荷Q_p =I_p *T_p 被施加至開關510的閘極。此舉使在閘極處的電壓上升，傾向於開啟開關510，將電路500從保持狀態轉變成取樣狀態。

如已知於本發明領域，在開關510閘極處的電壓上升至超過開關510的開啟臨限值時(相對於通道電位)，與MOSFET開關510相關聯的閘極對通道電容511(以虛線繪製的電容器)開始產生。一般而言，在操作於此區域的同時，MOSFET開關510的閘極作為非線性電容器，同時閘極對通道電容511隨著閘極與通道之間的電壓差增加而提昇。電容512(代表亦可存在於控制節點535處的寄生電容)吸收由電流源554提供的電荷的一些，此舉不良地使開關510的阻抗變化。

然而，可基於諸如製造材料與製程類型、大小與形狀等等的因素，來決定與MOSFET開關510相關聯的閘極對通道電容511的量，並依此選擇時間週期T_p 或輸出電流I_p 的值(或兩者)。因此，MOSFET開關510完全開啟所需的電荷量，可被計算為在開關510閘極與源極之間產生完全開啟電壓V_ON 所必需的電荷值Q_p 。在一些具體實施例中，亦可在計算中包含任何寄生電容512以獲 得非常精確的V_ON 值。在特定的實施中，寄生值可基於一些因素而變化，該等因素包含電路佈局、材料特異性以及任何輔助電容性接面。

藉由在開啟MOSFET開關510時提供適當的電荷量以控制路徑535，係可能大量地減少或消除在電路500於取樣模式中的同時所遭遇到之與變化開關阻抗相關聯的訊號失真。可藉由確保在MOSFET開關510閘極與源極間產生電壓V_ON 時，由電流源554所傳遞的電荷量實質上等於由閘極對通道電容511(稱為Q_p )與寄生電容512所吸收的電荷，來達成此目標。

因此，可達成此的一種方式為決定由電流源554(I_p )產生的瞬時電流的量，並將彼值乘上由時序電路551產生之脈衝的時間週期(T_p )，以獲得總和電荷值(Q_p )。一旦已獲得電荷值，則可調整脈衝的時間週期(T_p )或電流源554的值(或兩者)，來確保Q_p 被施加至MOSFET開關510的閘極，以在取樣狀態期間獲得實質上固定的開關阻抗。此調整可在設計時考慮所需的開關510性質與寄生電容512值來做成，或此調整可在製造時做成(使用已知的修整技術)，或此調整可在電路500作業期間內做成(使用已知的追蹤技術，諸如複製及/或比例控制電路監視器)，或由任何以上方式的結合來做成。例如，時序電路551可藉由監視裝置(實質上複製了開關510及/或控制終端585的性質)的閘極電容與寄生電容，來調整時序脈衝持續期間T_p 。

一般而言，時常需盡量快地將Q_P 施加至開關511，以加速存在輸入節點515處之輸入訊號的獲取。此舉可被完成以(例如)增進電路500的取樣率。因此在一些具體實施例中，可需配置電流源554以提供適當位準的電流，而相當快地(或盡量快地)獲得實質上固定的阻抗。例如，如已知於本發明領域中，可藉由監視裝置(實質上複製開關510及/或控制終端585之性質)的閘極電容與寄生電容，來選擇由電流源554產生的電流。

一旦電流源554關閉，給予控制終端535的電壓將相對於輸入訊號保持為實質上固定(直到保持訊號再次切換，而所儲存的能量透過開關528散逸)。

再者，在一些情況中，在取樣週期期間內施加至電晶體510閘極的相關聯電壓，可需要大於軌電壓V_DD ，以容納較寬範圍的輸入訊號。可完成此的一種方式為採用電荷幫浦或其他已知於本發明領域中的電壓倍增電路，以將電路500中的一些能量儲存元件充電。例如，如圖示於第5圖，電荷幫浦570可耦合至電流源528。在一些具體實施例中，電荷幫浦570(可包含充電至適合電壓，並以循序的串聯與並聯配置來連接而提升總和電壓的一或多個電容器)可耦合至指令節點530。因此，在來自時序電路551的脈衝被電流源554接收時，電流源554可開啟，建立通過電流源554(及/或電荷幫浦570)的電流路徑，電流路徑將所儲存的能量傳導至開關510閘極，使開關510開啟。此設置允許開關510快速地被 開啟，且對於廣泛的輸入訊號位準範圍具有足夠的能量以將MOSFET開關511的阻抗維持在所需位準(例如實質上固定)。

在此實施內，在電荷幫浦570中的能量儲存裝置的大小與容量可被計算，以提供至少適當的Q_P 值以實質上瞬時地完全開啟MOSFET開關510，而使開關阻抗被維持為實質上固定，在一些具體實施例中開關阻抗可為最小開關阻抗，增進取樣電路500的精確度。

將瞭解到，取決於所需輸入訊號範圍的量值、可用電力供應VDD的量值、所利用的半導體裝置的特性、所需的取樣頻率與取樣安定時間(與其他類似的因素)，電荷幫浦570可或不可必需存在於取樣電路500中。再者，在存在時，電荷幫浦570可持續地操作，獨立於取樣電路500的狀態(取樣或保持)或依所需操作，如由保持指令訊號530導引(且由第5圖的虛線連結指示)。

現參照第6圖，圖示根據本發明原則所建置的另一可能的特定實施600。類似電路400，電路600亦在一些方面類似於第4圖所說明的電路，並且電路600一般地包含已被類似地編號以標註類似的功能性與一般對應性的部件與功能方塊。例如，電路600包含指令節點630(第4圖中的指令節點430)、控制節點635(第4圖中的控制節點435)、取樣開關610(第4圖中的取樣開關410)、控制電路625(第4圖中的控制電路425)以及電容器620(第4圖中的電容器420)等等。

如圖所示，控制電路625可包含電荷轉移開關631、放電開關628與電荷產生器650。額外的裝置629與632各別限制跨開關628與631的電壓且額外的裝置629與632可或不可被包含，取決於該等裝置(628與631)的操作範圍。電荷產生器電路650可包含電晶體656、657、658與659、反相器652以及時序電路651。在此實例中，時序電路651可為單擊電路，但可依所需使用其他已知的電路，諸如正反器、邏輯閘、電晶體等等來實施下文所說明的時序順序。時序電路651由在時序電路651控制輸入處的高至低訊號轉變觸發。可由另一電源或(如圖示於第6圖中)由電荷幫浦670來提供呈現在軌671上的電壓位準V_CP ，電荷幫浦670的功能性類似於第5圖的電荷幫浦570。

如上文所述，電路600操作於至少兩個模式：取樣模式與保持模式，並且電路600可操作如下文所述。可施加邏輯高訊號至指令節點630的輸入處。此訊號較佳地具有足夠的量值以開啟電晶體628，而將控制節點635與開關610的閘極放電，關閉開關610。此將節點615的輸入訊號與電容器620斷開，隔離電容器620並將電路600置於保持狀態中。

單擊電路651在保持模式中的輸出為邏輯低(接近地)，此輸出使反相器652的輸出為邏輯高(接近VDD)，將開關657的閘極驅動為高(透過連接成電容器的電晶體659)。此舉開啟開關657，允許連接成電容器的電晶 體656被充電到接近軌671的電位V_CP 。跨裝置631的汲極對閘極電壓為接近零，將開關631維持在關閉狀態中。

為了從保持狀態轉變成取樣狀態，在指令節點630處的保持訊號可被從邏輯高切換至邏輯低。此舉關閉電晶體628，並且此舉使時序電路651產生短邏輯高脈衝(例如於在觸發輸入處偵測到邏輯高至低轉變時，所產生之具有相當短持續時間的邏輯高訊號)，在反相器652輸出處產生短邏輯低脈衝。此允許連接成電容器的電晶體656透過開關631與電晶體632放電，因此將電晶體656所儲存的電荷經由控制終端635提供給開關610，開啟開關610。

提供給開關610的電荷量，可由電路設計者藉由控制連接成電容器的電晶體656與開關610的大小比例來指定。例如，可需提供經計算的電荷值Q_P 給開關610的閘極，電荷值Q_P 考慮開關610的閘極對通道電容(在第6圖中圖示為電容器611)與任何寄生電容(在第6圖中圖示為電容器612)，該寄生電容由從電容器656行進至開關610閘極的電荷所遭遇。在傳送給控制終端635時，電荷Q_P 產生自取樣開關610閘極至源極的開啟電壓V_ON ，因此設定取樣開關610的取樣模式阻抗。一旦所需提供給開關610的Q_P 值被計算出，連接成電容器的裝置656的大小可經選定以提供Q_P ，而使開關610的阻抗被最小化並被維持為實質上固定。例如，裝置656的實 體實施可複製裝置610、指令節點635以及相關聯的寄生電路元件的實體實施(或與該實體實施成比例)。

將瞭解到，雖然取樣電路600可使用將開關610阻抗最小化的Q_P 值，但可使用其他值以獲得所需之任何適合的實質上固定阻抗(無論是否被最小化)。由電路651所產生的時序脈衝應被選定為允許將所需的電荷Q_P 傳送至控制終端635。

因為由連接成電容器之電晶體656所提供的電流脈衝的量值或持續期間(且代表電荷量值)不受輸入終端615處的電壓影響，取樣開關610的閘極將獲得閘極電荷，該閘極電荷實質上獨立於在輸入終端615處的電壓，而因此增進由電容器620所獲取之取樣的精確度。

再者，在電流脈衝關閉時，在時序電路651脈衝的終端處，在取樣開關610閘極處的電壓相對於訊號路徑將保持實質上固定，並且該電壓將獨立於輸入電壓。因此，開關610被控制，而不需增加在取樣模式期間連接至敏感輸入終端的任何額外的電路系統。

在電路600的一些實施中，相關聯於控制終端635的寄生電容612可使MOSFET 610的開啟阻抗輕微地變化，如對於施加至輸入節點610之輸入訊號的函數。此變化通常發生在MOSFET 610被開啟的當下。在控制終端635如需般安定於在輸入電壓(施加於輸入終端615)之上的電壓V_ON 處時，寄生電容612必需被充電至直接相依於輸入電壓的相同位準。因此，寄生電容612吸收 一小部分的電荷Q_P ，此小部分電荷隨著輸入電壓變化，而導致V_ON 的最終值變化。例如，若初始地在開啟MOSFET 610之前施加兩伏特的輸入訊號至輸入節點615(亦即MOSFET 610的源極)，則在MOSFET 610閘極處的電荷將被偏移兩伏特源極電位。此偏移改變MOSFET 610的開啟位準(藉由被寄生電容器612吸收的電荷量)，且因此此偏移改變MOSFET 610的阻抗，此舉可不佳地給予失真至任何被取樣的訊號。因為此偏移將如對輸入訊號之函數而變化，MOSFET 610的阻抗亦可相對於輸入訊號來變化。

處理此問題的一種方式，為在透過開關631提供開啟電荷之前，提供預設閘極對源極初始化電壓給MOSFET 610(且隱含地提供給寄生電容器612)。此種初始化電壓可從輸入訊號導出，並且此種初始化電壓可在取樣模式開始時(但在訊號獲取之前，因此不影響獲取期間的輸入訊號)施加至MOSFET 610閘極。此允許MOSFET 610的閘極包含類似於(或相同於)隨後所取樣之訊號的電壓的初始化電壓，以完整或部分地偏移任何閘極對源極電壓差，並將瞬時阻抗變化最小化，藉以增進所取樣訊號的精確度。

第7圖圖示此種電路的一個較佳的具體實施例為電路700。電路700在許多方面類似於第6圖所說明的電路，並且電路700一般地包含已被類似地編號以標註類似的功能性與一般對應性的部件與功能方塊。例如，電路700 包含控制電路725(第6圖中的控制電路625)、電荷產生器電路750(第6圖中的電荷產生器電路650)、取樣開關710(第6圖中的取樣開關610)與電容器720(第6圖中的電容器620)、電荷幫浦電路770(第6圖中的電荷幫浦電路670)等等。

然而，電路700進一步包含閘極初始化電晶體716與717，閘極初始化電晶體716與717由初始化控制電路726與初始化電荷產生器電路780控制(於下文詳細描述)。

如圖所示，控制電路725可包含電荷傳送開關731、放電開關728以及電荷產生器750。額外裝置729與732各別限制跨開關728與731的電壓，且額外裝置729與732可(或不可)被包含，取決於該等裝置(728與731)的操作範圍。電荷產生器電路750可包含電晶體756、757、758與759、反相器752與時序電路751。時序電路751係由低至高訊號轉變在時序電路751的控制輸入處被觸發。控制電路725與脈衝產生電路750的操作可相同於(或類似於)上文所說明的電路625與650。

電路700進一步包含初始化控制電路726與初始化電荷產生器電路780。如圖所示，初始化控制電路726可包含電荷傳送開關741、放電開關738與電荷產生器780。額外裝置739與742各別限制跨開關738與741的電壓，且額外裝置739與742可(或不可)被包含，取決於該等裝置(738與741)的操作範圍。初始化電荷 產生器電路780可包含電晶體787與788、耦合為電容器的電晶體786與789、反相器782以及時序電路781。時序電路781係由高至低訊號轉變在時序電路781的控制輸入處被觸發。電路726與780的操作可相同於(或類似於)上文所說明的電路725與750，除了電路726與780在不同的時間產生訊號以外(例如，電路725與750在取樣模式期間在輸入訊號正被取樣電容器720獲取時提供開啟訊號至MOSFET 710，而電路726與780在獲取輸入訊號之前提供初始化訊號給電晶體716與717，以將上文所說明的瞬時阻抗變化最小化或消除)。在一些具體實施例中，初始化訊號可被提供為如下文所述之取樣模式的起始部分，或者初始化訊號可作為替代地提供於保持模式期間。

如上文所述，電路700操作於至少兩個模式：取樣模式與保持模式，並且電路700可操作如下文。可施加邏輯高訊號至指令節點730的輸入。此訊號較佳地具有足夠的量值以開啟電晶體728，電晶體728將控制節點735與開關710的閘極放電，關閉開關710。此將節點715處的輸入訊號與電容器720斷開，隔離電容器720，並將電路700置於保持狀態中。

單擊電路781在保持模式中的輸出為邏輯低(接近地)，邏輯低輸出使反相器782的輸出為邏輯高(接近VDD)，將開關787的閘極驅動為高(透過連接成電容器的電晶體789)。此開啟電晶體787，允許連接成電容器 的電晶體786與電晶體766的源極被充電至軌771的電位V_CP (軌771的電位V_CP 可為由電荷幫浦770產生的提昇電壓)。

類似地，在電路750中，單擊751在保持模式中的輸出為邏輯低(接近地)，邏輯低輸出使反相器752的輸出為邏輯高(接近VDD)，將開關757的閘極驅動為高(透過連接成電容器的電晶體759)。此開啟開關757，允許連接成電容器的電晶體756被充電至軌771的電位V_CP (為由電荷幫浦770產生的提昇電壓)。由反相器742在保持模式中產生的邏輯高訊號開啟開關738，將初始化電晶體716與717的閘極放電並關閉電晶體716與717。

在電路700從保持狀態轉變至取樣狀態時，在指令節點730處的保持訊號可從邏輯高切換成邏輯低。此舉關閉電晶體728，並且此舉觸發初始化控制電路726於取樣狀態的初始部分中。此使時序電路781產生短邏輯高脈衝(例如在偵測到於觸發輸入處的邏輯高至低轉變時所產生之具有相當短持續期間的邏輯高訊號)，短邏輯高脈衝使反相器782輸出處產生短邏輯低脈衝。此允許連接成電容器的電晶體786透過開關741與電晶體742放電，因此將電晶體786所儲存的電荷提供給初始化電晶體716與717的閘極，並開啟電晶體716與717。所以，MOSFET 710的閘極被充電至追蹤節點715處輸入訊號的值。初始化裝置716與717的阻抗可由選擇該初始化 裝置716與717與耦合成電容器的裝置786之間的比例來控制。

在預定時間週期之後，單擊781的輸出返回邏輯低並開啟電晶體738(透過反相器782)。此舉將初始化電晶體716與717的閘極放電，並關閉電晶體716與717，但此舉維持MOSFET 710閘極處的初始化電荷。

因此，在訊號獲取程序中的此時刻，MOSFET 710的閘極包含初始化電荷，初始化電荷部分地或完整地偏移任何閘極對源極電壓差，將任何瞬時阻抗變化最小化(或實質上消除)，藉以增進所獲取訊號的精確度。

在完成初始化電路726作業時，反相器782的輸出返回邏輯高狀態，對電路751產生上升邊緣觸發輸入，指示單擊電路751產生短邏輯高脈衝(例如在偵測到於觸發輸入處的邏輯低至高轉變時所產生之具有相當短持續期間的邏輯高訊號)，短邏輯高脈衝在反相器752輸出處產生短邏輯低脈衝。此允許連接成電容器的電晶體756透過開關731與電晶體732放電，因此將電晶體756所儲存的電荷經由路徑735提供給開關710(除了已提供的初始化電荷之外)，因此開啟開關710並允許電容器720獲取輸入訊號。

連接成電容器的裝置756的大小，可連同於裝置710的大小來選擇，以建立在取樣狀態中所需的取樣開關阻抗。再者，如已知於本發明領域，裝置756的實體實施可複製裝置710、指令節點735以及相關聯的寄生電路 元件的實體實施(或與該實體實施成比例)，以供甚至較高層級的阻抗控制與追蹤。

此設置允許電路700補償相關於瞬時閘極對源極差的阻抗變化。再者，因為在節點715處的輸入訊號在訊號獲取期間內未被加載(例如驅動開關710)，在訊號取樣期間內的訊號失真被進一步減少。

第8圖圖示電路700的另一具體實施例為電路800。此具體實施例藉由提供允許流動預定時間量的預定電流而產生預定電荷量，來產生所需的電荷量。電路800在許多方面類似於第7圖所說明的電路，並且電路800一般地包含已被類似地編號以標註類似的功能性與一般對應性的部件與功能方塊。例如，電路800包含控制電路825(第7圖中的控制電路725)、電荷產生器電路850(第7圖中的電荷產生器電路750)、初始化控制電路826(第7圖中的初始化控制電路726)、初始化電荷產生器電路880(第7圖中的初始化脈衝產生電路780)、取樣開關810(第7圖中的取樣開關710)、閘極初始化電晶體816與817(第7圖中的閘極初始化電晶體716與717)、取樣電容器820(第7圖中的取樣電容器720)、電荷幫浦電路870(第7圖中的電荷幫浦電路770)等等。

如圖所示，控制電路825可包含電流鏡電晶體833與853，以及放電開關828。額外裝置829與832各別限制跨開關828與電流鏡裝置833的電壓，且額外裝置829與832可或不可被包含，取決於該等裝置(828與833) 的操作範圍。電荷產生器電路850可包含經控制電流源，經控制電流源包含MOSFET電晶體854與電阻器855與時序電路851。時序電路851係由在時序電路851控制輸入處的低至高訊號轉變來觸發。初始化控制電路826可包含電流鏡電晶體843與883以及放電開關838。額外裝置839與842各別限制跨開關838與電流鏡裝置843的電壓，且額外裝置839與842可或不可被包含，取決於該等裝置(838與843)的操作範圍。電荷產生器電路880可包含經控制電流源，經控制電流源包含MOSFET電晶體884與電阻器885、時序電路881以及反相器882。時序電路881係由在時序電路881控制輸入處的高至低訊號轉變來觸發。控制電路825與初始化控制電路826的操作可相同於(或類似於)上文所說明的電路725與726。

然而，電路800與電路700不同之處在於，電荷產生器電路850與初始化電荷產生器電路880將具有預定持續期間的電流脈衝作為電荷傳遞給電晶體810、816以及817，而非來自電容器所儲存能量的放電。可藉由選定由電流源所提供之電流的量值，或由時序電路所產生的脈衝的寬度，或同時選定以上兩者，來界定所傳遞的電荷量(考量類似於先前連同第5圖電路500所說明者)。如上文所述，電路800可操作於至少兩個模式中：取樣模式與保持模式。

在作業中，可施加邏輯高訊號至指令節點830。此訊 號較佳地具有足夠的量值以開啟電晶體828，而將控制節點835與電晶體810閘極放電，以關閉開關810。此將於節點815的輸入訊號與電容器820斷開，隔離電容器820，並將電路800置於保持狀態中。

單擊電路881在保持模式中的輸出為邏輯低(接近地)，邏輯低輸出使反相器882的輸出為邏輯高(接近VDD)，將開關838的閘極驅動為高。此開啟電晶體838，將初始化電晶體816與817的閘極放電，而關閉初始化電晶體816與817。在保持模式中，時序電路881與851的邏輯低輸出各別將電流源884與854的閘極放電，防止任何電荷被各別傳遞給控制終端835與初始化控制終端836。

在電路800從保持狀態轉變至取樣狀態時，在指令節點830處的保持訊號可從邏輯高切換成邏輯低。此舉關閉電晶體828並且此舉觸發初始化控制電路826於取樣狀態的初始部分中。此使時序電路881產生短邏輯高脈衝(例如，在於觸發輸入處偵測到邏輯高至低轉變時所產生之具有相當短持續期間的邏輯高訊號)，短邏輯高脈衝在反相器882輸出處產生短邏輯低脈衝，短邏輯低脈衝關閉電晶體838。在時序電路881輸出處的邏輯高脈衝開啟電流源884，電流源884允許電流透過由裝置883與843組成的電流鏡流入初始化電晶體816與817的閘極。因此，預定的電荷量被傳遞至初始化控制終端836，開啟初始化電晶體816與817。因此，MOSFET 810的閘 極被充電至追蹤在節點815處之輸入訊號的值。

在預定時間週期之後，單擊881的輸出返回邏輯低，而關閉電流源884並開啟電晶體838(透過反相器882)。此舉將初始化電晶體816與817的閘極放電，而關閉電晶體816與817，但此舉在MOSFET 810的閘極處維持初始化電荷。所傳遞給電晶體816與817閘極的電荷量，因此相依於由電晶體884產生的電流，連同於電阻器885與單擊881的時間常數，以上各者可由電路設計者選定以對電晶體816與817確保所需的開啟狀態阻抗。

因此，在訊號獲取程序中的此時刻，MOSFET 810的閘極包含初始化電荷，初始化電荷部分地或完整地偏移任何閘極對源極電壓差，將任何瞬時阻抗變化最小化(或實質上消除)，藉以增進所獲取訊號的精確度。

在完成初始化電路826作業時，反相器882的輸出返回邏輯高狀態，對時序電路851產生上升邊緣觸發輸入，指示單擊電路851產生短邏輯高脈衝(例如在偵測到於觸發輸入處的邏輯低至高轉變時所產生之具有相當短持續期間的邏輯高訊號)。此脈衝開啟包含電晶體854與電阻器855的電流源，並且此脈衝允許電流透過由電晶體853與833組成的電流鏡，經由路徑835流入開關810的閘極。此電荷(除了已提供的初始化電荷之外)開啟開關810，允許電容器820獲取輸入訊號。

如上文所述，傳遞至電晶體810閘極的電荷量，係取決於由電晶體854產生的電流，連同於電阻器855與單 擊851的時間常數，以上各者可由電路設計者選定，以對電晶體810確保所需的開啟狀態阻抗。再者，在一些具體實施例中，單擊851(及/或單擊881)的時間常數可由終端使用者使用已知的技術來選定(例如，藉由耦合具有電阻器及/或電容器的外部網路)。在替代性具體實施例中，單擊851(及/或單擊881)的時間常數可被決定為適應性地追蹤半導體製程參數及/或環境參數(諸如溫度、電力供應電壓等等)，藉由使用已知的複製與比例控制電路技術。再者，在一些具體實施例中，可移除單擊881(與第7圖中的781)。

第9圖圖示具有在取樣期間增進之阻抗特性的取樣電路的另一具體實施例為電路900。電路900在許多方面類似於第8圖所說明的電路，並且電路900一般地包含已被類似地編號以標註類似的功能性與一般對應性的部件與功能方塊。例如，電路900包含控制電路925(第8圖中的控制電路825)、電荷產生器電路950(第8圖中的電荷產生器電路850)、初始化控制電路926(第8圖中的初始化控制電路826)、初始化電荷產生器電路980(第8圖中的初始化電荷產生電路880)、取樣開關910(第8圖中的取樣開關810)、閘極初始化電晶體916與917(第8圖中的閘極初始化電晶體816與817)、電容器920(第8圖中的電容器820)、電荷幫浦電路970(第8圖中的電荷幫浦電路870)等等。

如圖所示，控制電路925可包含放電開關928。初始 化控制電路926可包含放電開關938。控制電路925與初始化控制電路926的操作可類似於上文所說明的電路825與826。

再者，電路900係類似於電路800，類似之處在於控制電路925與初始化控制電路926各別傳遞電荷至電晶體910以及電晶體916與917，作為具有預定時間週期的預定電流脈衝。電流值係由跨被適合地調整尺寸的MOS電晶體上施加經界定電壓來建立，同時時間週期係由修整(trimming)電路來決定。如與連同電路500所討論者類似的考量，可被應用至電流值與時段週期的選擇上。如上文所述，電路900可操作於至少兩個模式中：取樣模式與保持模式。

電路900進一步包含充電電路940，充電電路940在保持模式期間跨位準移位(level shifting)電容器955與985回復電壓，該電壓約等於在電荷幫浦輸出電壓V_CP 與電力供應電壓VDD之間的電壓差，如將於下文說明。充電電路940可包含反相器941、位準移位電容器942、943與電晶體944、945與充電開關946與947。

例如，在作業中，可施加邏輯高訊號至指令節點930。此訊號較佳地具有足夠的量值以開啟電晶體928，電晶體928將控制路徑935與MOSFET 910的閘極放電，而關閉開關910。此將在節點915處的輸入訊號與電容器920斷開，隔離電容器920並將電路900置於保持狀態中。

單擊電路981在保持模式中的輸出為邏輯低(接近地)，邏輯低輸出使反相器982的輸出為邏輯高(接近VDD)，而將開關938的閘極驅動為高。此開啟電晶體938，將初始化電晶體916與917的閘極放電，而關閉初始化電晶體916與917。在保持模式中，反相器982與952的邏輯高輸出各別將電流源984與954的閘極放電(透過各別的位準移位電容器985與955)，防止任何電荷被各別傳遞至控制終端935與初始化控制終端936。

在保持狀態期間，反相器941輸入位於邏輯高位準，且反相器的輸出位於邏輯低位準。該等位準，透過位準移位電容器942與943開啟電晶體944，並關閉電晶體945。因此，跨位準移位電容器942的電壓被回復至約V_CP -VDD(因為在反相器941輸入處的電壓為接近VDD)，同時電晶體945的汲極被維持於約為電壓V_CP -VDD。因此，充電開關946與947為開啟。因此，跨位準移位電容器985與955的電壓被回復至約V_CP -VDD(因為在反相器982與952輸出處的電壓為接近VDD)。

隨著保持訊號從邏輯高切換至低，電路900轉變至取樣模式，使反相器941的輸入位於邏輯低位準，同時反相器941的輸出位於邏輯高。該等位準，透過位準移位電容器942與943，關閉電晶體944並開啟電晶體945。因此，跨位準移位電容器943的電壓被回復至約V_CP -VDD(因為在反相器941輸出處的電壓為接近VDD)，同時電晶體945的汲極被維持於約為電壓V_CP ，且充電 開關946與947被關閉。

在電路900從保持狀態轉變成取樣狀態，在指令節點930處的保持訊號可從邏輯高被切換至邏輯低。此舉關閉電晶體928，並且此舉觸發初始化控制電路926於取樣狀態的初始部分中。此使時序電路981產生短邏輯高脈衝(例如在偵測到於觸發輸入處的邏輯高至低轉變時所產生之具有相當短持續期間的邏輯高訊號)，短邏輯高脈衝在反相器982輸出處產生短邏輯低脈衝，短邏輯低脈衝關閉電晶體938。在反相器982輸出處的邏輯低脈衝亦透過位準移位電容器985開啟電流源984，電流源984允許電流透過初始化控制節點936流入初始化電晶體916與917的閘極。因此，預定電荷量被傳遞至初始化控制終端936，開啟初始化電晶體916與917。因此，MOSFET 910的閘極被充電至追蹤在節點915的輸入訊號的值。

在預定時間週期之後，單擊981的輸出返回邏輯低，因此將反相器982的輸出返回邏輯高。透過位準移位電容器985，反相器982的輸出關閉電流源984，並開啟電晶體938。此舉將初始化電晶體916與917的閘極放電，關閉電晶體916與917，但此舉在MOSFET 910閘極處維持初始化電荷。傳遞至電晶體916與917閘極的電荷量，因此相依於由電晶體984產生的電流(在約等於VDD的電壓被施加於電晶體984源極與閘極之間時)以及單擊981的時間常數，以上各者可由電路設計者選定，以 對電晶體916與917確保所需的開啟狀態阻抗。

因此，在訊號獲取程序中的此時刻，MOSFET 910的閘極包含初始化電荷，初始化電荷部分地或完整地偏移任何閘極對源極電壓差，將任何瞬時阻抗變化最小化(或實質上消除)，藉以增進所獲取訊號的精準度。

在初始化電路926作業完成時，反相器982的輸出返回邏輯高狀態，對時序電路951產生上升邊緣觸發輸入，指示單擊電路951產生短邏輯高脈衝(例如在偵測到於觸發輸入處的邏輯低至高轉變時所產生之具有相當短持續期間的邏輯高訊號)，短邏輯高脈衝在反相器952輸出處產生短邏輯低脈衝。此脈衝透過位準移位電容器955開啟電流源電晶體954，並且此脈衝允許電流經由路徑935流入開關910的閘極。此電荷(與已提供的初始化電荷一起)開啟開關910並允許電容器920獲取輸入訊號。

如上文所述，傳遞至電晶體910閘極的電荷量，係取決於由電晶體954產生的電流(在約等於VDD的電壓被施加於電晶體954源極與閘極之間時)以及單擊951的時間常數，以上各者可由電路設計者選定，以對電晶體910確保所需的開啟狀態阻抗。再者，在一些具體實施例中，單擊951(及/或單擊981)的時間常數可由終端使用者使用已知技術來選定(例如藉由耦合具有電阻器及/或電容器的外部網路)。在替代性具體實施例中，單擊951(及/或單擊981)的時間常數可被決定為適應性 地追蹤半導體製程參數及/或環境參數(諸如溫度、電力供應電壓等等)，藉由使用已知的複製與比例控制電路技術。再者，在一些具體實施例中，可移除單擊981。

藉由控制電路925注入開關910(或第8圖中開關810，或第7圖中開關710等等)閘極的電荷，開啟開關910並致能輸入訊號915對電容器920的取樣，亦注入相依於訊號的電荷量於此訊號路徑中。此產生非常小、相依於輸入訊號的擾動，但在非常高線性度的應用中，此擾動轉譯成不可忽視的非線性度。因此，需要引入能夠減少(或實質上消除)此效應的電路。作為實例，取樣電路900可如第10圖圖示般被修改以建置電路1000。

電路1000在許多方面類似於第9圖所說明的電路，並且電路1000一般地包含已被類似地編號以標註類似的功能性與一般對應性的部件與功能方塊。例如，電路1000包含控制電路1025(第9圖中的控制電路925)、電荷產生器電路1050(第9圖中的電荷產生器電路950)、初始化控制電路1026(第9圖中的初始化控制電路926)、初始化電荷產生器電路1080(第9圖中的初始化電荷產生電路980)、充電電路1040(在第9圖中的充電電路940)、取樣開關1010(第9圖中的取樣開關910)、閘極初始化電晶體1016與1017(第9圖中的閘極初始化電晶體916與917)、電容器1020(第9圖中的電容器920)、電荷幫浦電路1070(第9圖中的電荷幫浦電路970)等等。

如圖所示，控制電路1025可包含放電開關1028。初始化控制電路1026可包含放電開關1038。控制電路1025、初始化控制電路1026與充電電路1040的操作可類似於上文所述的電路925、926與940。

再者，電路1000包含校正電路1090，校正電路1090連同控制電路1025與初始化控制電路1026，實質上消除在開啟主開關1010時注入訊號路徑之電荷對於輸入訊號的變化。校正電路1090包含連接成電容器的裝置1091與1092，裝置1091與1092用以將校正電荷注入主開關1010兩側上的訊號路徑。跨該等裝置(1091與1092)的閘極對源極電壓係由初始化電晶體1096與1097各別設定。校正電荷由電流源1094開啟而產生，如由時序電路1051所指示，並且校正電荷由平方律裝置1095(亦即所通過的電流約隨著施加至閘極之控制電壓的平方來變化的裝置)連同耦合電容器1093來塑型。在保持狀態期間，重置裝置1098施加偏壓電壓V_bias 至裝置1095的體極與源極終端，V_bias 經選定以將裝置1095維持為接近裝置1095的開啟臨限。此外，在保持狀態期間，裝置1099將連接成電容器的電晶體1091與1092的閘極放電，而關閉電晶體1091與1092。如上文所述，電路1000可操作於至少兩個模式：取樣模式與保持模式。

例如，在作業中，可施加邏輯高訊號至指令節點1030。此訊號較佳地具有足夠的量值以開啟電晶體1028、1099與1098。電晶體1028將控制路徑1035與 MOSFET 1010的閘極放電，關閉開關1010。此將在節點1015處的輸入訊號與電容器1020斷開，隔離電容器1020並將電路1000置於保持狀態中。電晶體1099將電晶體1091與1092的閘極放電，關閉電晶體1091與1092。電晶體1098將裝置1095的體極與源極電位維持為接近V_bias ，且電晶體1098連同放電電晶體1099設定跨耦合電容器1093的電壓。

單擊電路1081的輸出在保持模式中為邏輯低(接近地)，邏輯低輸出使反相器1082的輸出為邏輯高(接近VDD)，將開關1038的閘極驅動為高。此開啟電晶體1038，將初始化電晶體1016、1017、1096與1097的閘極放電，關閉初始化電晶體1016、1017、1096與1097。在保持模式中，反相器1082與1052的邏輯高輸出各別將電流源1084與1054的閘極放電(透過各別的位準移位電容器1085與1055)，防止任何電荷被各別傳遞至控制終端1035與初始化控制終端1036。再者，反相器1052的輸出位於邏輯高位準，將校正塑型平方律裝置1095維持於關閉狀態中。

在保持狀態期間，反相器1041的輸入位於邏輯高位準，且反相器1041的輸出位於邏輯低位準。該等位準透過位準移位電容器1042與1043開啟電晶體1044，並關閉電晶體1045。因此，跨位準移位電容器1042的電壓被回復至約V_CP -VDD(因為反相器1041輸入處的電壓為接近VDD)，同時電晶體1045汲極的電壓被維持於約 V_CP -VDD。因此，充電開關1046與1047為開啟。因此，跨位準移位電容器1085與1055的電壓被回復至約V_CP -VDD(因為反相器1082與1052輸出處的電壓為接近VDD)。

隨著保持訊號從邏輯高切換至低，電路1000轉變至取樣模式，使反相器1041的輸入位於邏輯低位準，同時反相器1041的輸出位於邏輯高。該等位準，透過位準移位電容器1042與1043關閉電晶體1044，並開啟電晶體1045。因此，跨位準移位電容器1043的電壓被回復至約V_CP -VDD(因為反相器1041輸出處的電壓為接近VDD)，同時電晶體1045汲極的電壓被維持於約V_CP ，且充電開關1046與1047被關閉。

在電路1000從保持狀態轉變成取樣狀態時，在指令節點1030處的保持訊號可從邏輯高切換成邏輯低。此舉關閉重置裝置1098，關閉放電電晶體1028與1099，並且此舉觸發初始化控制電路1026於取樣狀態的初始部分中。此使時序電路1081產生短邏輯高脈衝(例如在偵測到於觸發輸入處的邏輯高至低轉變時所產生之具有相當短持續期間的邏輯高訊號)，短邏輯高脈衝在反相器1082輸出處產生短邏輯低脈衝，短邏輯低脈衝關閉電晶體1038。在反相器1082輸出處的邏輯低脈衝亦透過位準移位電容器1085開啟電流源1084，電流源1084允許電流透過初始化控制節點1036流入初始化電晶體1016、1017、1096與1097的閘極。因此，預定電荷量 被傳遞至初始化控制終端1036，開啟初始化電晶體1016、1017、1096與1097。因此，主開關1010的閘極與連接成電容器的裝置1091與1092的閘極，被充電至追蹤呈現在節點1015處的輸入訊號的值。

在預定時間週期之後，單擊1081的輸出返回邏輯低，因此反相器1082的輸出返回邏輯高。透過位準移位電容器1085，反相器1082的輸出關閉電流源1084並開啟電晶體1038。此舉將初始化電晶體1016、1017、1096與1097的閘極放電，並關閉電晶體1016、1017、1096與1097，但此舉在MOSFET 1010閘極處以及連接成電容器的電晶體1091與1092閘極處維持初始化電荷。傳遞至電晶體1016、1017、1096與1097閘極的電荷量，因此相依於由電晶體1084產生的電流(在約等於VDD的電壓被施加於電晶體1084的源極與閘極之間時)以及單擊1081的時間常數，以上各者可由電路設計者選定以對電晶體1016、1017、1096與1097確保所需的開啟狀態阻抗。

因此，在訊號獲取程序中的此時刻，MOSFET 1010的閘極包含初始化電荷，初始化電荷部分地或完整地偏移任何閘極對源極電壓差，將任何瞬時阻抗變化最小化(或實質上消除)，藉以增進所獲取訊號的精確度。

在初始化電路1026作業完成時，反相器1082的輸出返回邏輯高狀態，對時序電路1051產生上升邊緣觸發輸入，指示單擊電路1051產生短邏輯高脈衝(例如在偵測 到於觸發輸入處的邏輯低至高轉變時所產生之具有相當短持續期間的邏輯高訊號)，在反相器1052輸出處產生短邏輯低脈衝。此脈衝將平方律裝置1095的閘極帶到接近地，且此脈衝透過位準移位電容器1055相伴地開啟並聯連接的電流源電晶體1054與1094。因此，此允許電流經由路徑1035各別流入開關1010閘極，透過耦合電容器1093流入校正塑型平方律裝置1095，並流入連接成電容器的校正注入裝置1091與1092的閘極。經由路徑1035流動的電荷被加入已提供的初始化電荷，開啟開關1010並允許電容器1020獲取輸入訊號。透過連接成電容器的裝置1091與1092注入訊號路徑(訊號路徑建立於輸入終端1015與取樣電容器1020之間)的校正電荷，係由平方律裝置1095連同先前設定之跨耦合電容器1093的電壓來塑型(在此期間平方律裝置1095的閘極被維持為接近地)。

如上文所述，傳遞至電晶體1010閘極的電荷量係相依於由電晶體1054產生的電流(在約等於VDD的電壓被施加於電晶體1054的源極與閘極之間時)以及單擊1051的時間常數，以上各者可由電路設計者選定以對電晶體1010確保所需的開啟狀態阻抗。

類似的，由電路1090注入訊號路徑的電荷量，係相依於由電晶體1094產生的電流(在約等於VDD的電壓被施加於電晶體1094的源極與閘極之間時)，連接成電容器的裝置1091與1092的大小，以及單擊1051的時間常 數，以上各者可由電路設計者選定以確保所需校正程度。訊號相依電荷注入的消去程度，係進一步藉由選定耦合電容器1093大小與平方律裝置1095特性來調整。

再者，在一些具體實施例中，單擊1051(及/或單擊1081)的時間常數可由終端使用者使用已知技術來選擇(例如藉由耦合具有電阻器及/或電容器的外部網路)。在替代性具體實施例中，單擊1051(及/或單擊1081)的時間常數可使用已知的複製與比例控制電路技術，被決定為適應性地追蹤半導體製程參數及/或環境參數(諸如溫度、電力供應電壓等等)。再者，在一些具體實施例中可移除單擊1081。

第10圖中的電路1000圖示說明連同取樣系統實施(類似於第9圖之電路900)來使用的補償電路1090。在本發明領域中具有通常知識者將認知到，此補償方案可類似地連同其他取樣系統實施(例如第7圖中的電路700、第8圖中的電路800等等)來使用，以大量地減少或消除訊號相依電荷，該訊號相依電荷在電路從保持狀態轉變至取樣狀態時注入訊號路徑。

在該等電路大大地增進取樣系統效能的同時，在由主取樣開關所經歷的體極偏壓改變中，存在小型但不能被忽略的訊號相依失真來源。作為實例，參照第6圖，主取樣開關(MOSFET 610)的體極係隱含地連接至地電位。在終端615處的輸入訊號變化的同時，MOSFET 610的源極對體極電位與汲極對體極電位亦變化。在上文所 說明的電荷驅動取樣系統大大地緩和臨限電壓的改變的同時，MOSFET 610特性對於輸入訊號的變異(例如，源極對體極與汲極對體極電容等等的變異)，持續轉譯成訊號相依的失真。

若可在主取樣開關體極與源極或汲極終端之間維持相對固定的電壓差，則該等訊號失真可被實質上消除。若在取樣與保持狀態兩者期間維持固定的體極偏壓電壓，而因此避免不良的電荷注入(以及特定而言，不良的輸入訊號相依電荷注入)，則可獲得進一步的優點。

可在主取樣開關的體極終端可被獨立地控制時考慮此種作法(例如，主取樣開關被建構入被隔離的井)。為了清晰起見，此討論使用n通道MOSFET裝置作為主取樣開關來作為實例，但在本發明領域中具有通常知識者將認知到該等考量可被直接延伸至所有的場效裝置範圍。

第11圖圖示說明此作法的一般化示意圖為電路1100A與1100B。電路1100A與1100B在許多方面類似於第4圖所說明的電路400，且電路1100A與1100B一般地包含已被類似地編號以標註類似的功能性與一般對應性的部件與功能方塊。例如，電路1100A與1100B包含控制電路1125(第4圖中的控制電路425)、取樣開關1110(第4圖中的取樣開關410)、電容器1120(第4圖中的電容器420)等等。

取樣開關1110經圖示說明為具有明確地可用的體極終端1109的n通道MOSFET裝置。電路1100A與1100B 進一步包含體極偏壓電路1160，體極偏壓電路1160相對於開關1110的源極或汲極終端在開關1110的體極終端上維持實質上固定的偏壓電壓。此偏壓電壓必需被選擇以對整個所需的輸入訊號範圍，確保電晶體1110的源極與汲極接面保持為正確地被偏壓。偏壓電壓被維持在跨偏壓電容器1162上，偏壓電容器1162可代表相關聯於裝置1110的本徵體極電容，或在不足以應付特定的應用時，偏壓電容器1162可從電晶體1110體極電容與額外明確電容的並聯來建置。

隨著時間，跨偏壓電容器1162的電壓必需被更新，且此係由更新操作於雙相位更新週期中的電容器1165與開關1163、1164、1166與1167來完成。在第一相位中，開關1163與1164被開啟，同時開關1166與1167被關閉，且施加電壓V_BIAS 於跨電容器1165上。在第二相位中，開關1166與1167被開啟，同時開關1163與1164被關閉，且電容器1165被與電容器1162並聯連接。控制開關對1163、1164與1166、1167的訊號，需維持非重疊的時序關係，而使開關對1166、1167僅在開關對1163、1164關閉之後開啟，且類似地，僅在開關對1166、1167關閉之後開啟開關對1163、1164。在足夠長的由循序更新週期所組成的啟動序列之後，跨偏壓電容器1162的電壓將約到達偏壓電壓V_BIAS ，而在達到該偏壓電壓V_BIAS 後該跨偏壓電容器1162將實質上維持固定。

有益的是更新週期的第一與第二相位被與取樣系統的 取樣與保持狀態同步，以最小化可被開關1163與1164注入訊號路徑(輸入終端及/或取樣電容器)的電荷。開關對1163、1164的控制訊號需被適當地對齊，相對於取樣系統從取樣狀態至保持狀態的轉變。此時序關係係由源自控制電路1125控制開關對1163、1164與1166、1167的虛線來指示。例如，可使用已知的邏輯、時序與延遲電路，來從保持訊號直接導出該等控制訊號，如將於下文說明。在一種可能的實施中，第一相位可在保持狀態期間發生，而第二相位可在取樣狀態期間發生。

儘管非常類似，電路1100A與1100B仍具有特定的優點與缺點。在電路1100A中，較不關注由開關對1163、1164潛在地注入的電荷，因為此電荷流入相對低阻抗的輸入終端。此對開關1163、1164之控制訊號與施加至節點1135的取樣開關之控制訊號之間的時序關係，產生較不迫切的要求。如將於下文說明，該等控制訊號可為同時的。在同時，在電路1100A中體極終端1109經歷電壓變化，此電壓變化接近地跟隨施加至輸入終端1115的訊號。在保持狀態期間，此訊號可部分地洩漏入取樣電容器1120中，透過相關聯於取樣開關1110的擴散電容，產生不良的錯誤。

在電路1100B中，在保持狀態期間在體極終端1109上的電壓為實質上固定，而避免任何顯著之透過擴散電容的電荷重分配。在同時，由開關對1163、1164注入的電荷流入取樣電容器，且因此在保持狀態期間由開關對 1163、1164注入的電荷可毀壞所獲取的取樣。因此需允許在對開關對1163、1164的控制訊號轉變之時刻，至取樣系統進入保持狀態之時刻之間，有足夠的安定時間。

在本發明領域中具有通常知識者將認知到，第11圖所說明的固定體極偏壓方案，可被有益地連同從第5圖至第10圖所圖示的此種新穎的取樣系統，以及其他已知的取樣配置來實施。

在諸如從第5圖至第10圖所圖示的實施中，在取樣系統轉變於取樣狀態與保持狀態間的期間內，主取樣開關的閘極終端經歷約為追蹤輸入訊號的電壓擺幅。此電壓轉變，在流過固有地呈現於主取樣開關閘極終端與訊號路徑之間的本徵電容時，可給予失真至取樣系統所獲取的訊號上。如先前所提及，此變異亦可轉譯成取樣抖動，該取樣抖動進一步讓取樣作業的結果失真。因此需在施加至主取樣開關閘極的電壓擺幅中，大量地減少或消除與輸入訊號相關的變異。

第7圖至第10圖所圖示的電路試圖透過使用初始化步驟來緩解此效應，在初始化步驟中主取樣開關的閘極被初始地偏壓於追蹤輸入訊號的位準。第11圖所說明的體極偏壓電路提供了增進配置的機會。在保持狀態期間，為了將輸入終端與取樣電容器解耦合(decouple)，主取樣開關的閘極可被放電至約為主取樣開關體極電位的電位(而非如第5圖至第10圖所圖示的固定地電位)。因此，藉由較佳地使用如電路1100A所圖示的體極偏壓方 案，使主取樣開關閘極上的電壓擺幅實質上獨立於輸入訊號。

現參照第12圖，第12圖圖示根據本發明原則所建置之可能的特定實施1200。電路1200一般地包含已被類似地編號以標註類似的功能性與一般對應性的部件與功能方塊。例如，電路1200包含輸入節點1215、指令節點1230、控制節點1235、取樣開關1210、取樣電容器1220、控制電路1225、電荷幫浦電路1270、電荷幫浦電壓軌1271以及體極偏壓電路1260等等。

如圖示，控制電路1225可包含電流鏡電晶體1233與1253以及放電開關1228。額外裝置1232限制跨電流鏡裝置1233的電壓，且額外裝置1232可或不可被包含，取決於裝置1233的操作範圍。電荷產生電路1250可包含經控制的電流源，電流源包含MOSFET電晶體1254與電阻器1255以及時序電路1251。時序電路1251在時序電路1251的控制輸入處被高至低訊號轉變觸發。如先前所說明，藉由大量地減少或消除施加至取樣開關控制節點1235之電壓擺幅的輸入訊號相依性，來進一步減少訊號失真。此係由透過放電開關1228將控制終端1235放電至開關體極終端1209來達成。

電路1200可進一步包含放電控制電路2226，放電控制電路2226可包含電流鏡電晶體2243與2283以及放電開關2238。額外裝置2242限制跨電流鏡裝置2243的電壓，且額外裝置2242可或不可被包含，取決於裝置2243 的操作範圍。放電控制電荷產生器電路2280可包含經控制的電流源，電流源包含MOSFET電晶體2284與電阻器2285以及時序電路2281。時序電路2281在時序電路2281的控制輸入處由低至高訊號轉變來觸發。

類似於第10圖所圖示之電路1100A的電路1200，亦可包含體極偏壓電路1260，該體極偏壓電路1260耦合在取樣開關體極終端1209與取樣系統輸入終端1215之間。電路1260可由電容1262、更新電容器1265、更新開關1263、1264、1266與1267以及邏輯反相器1261組成。

電荷幫浦電路1270可或不可被包含，取決於供應電壓V_CP 的有效性，供應電壓V_CP 自身可由特定的實施細節來決定(例如所需的輸入訊號範圍、取樣開關1210的電氣參數等等)。類似於先前所討論的電路，電荷幫浦電路1270之操作可或不可被與呈現在指令節點1230處的保持訊號同步(或甚至被此保持訊號直接控制)。

如上文所述，電路1200操作於至少兩個模式：取樣模式與保持模式，並且電路1200可操作如下文。可施加邏輯高訊號至指令節點1230的輸入。此訊號較佳地具有足夠的量值以直接開啟電晶體1267，且亦透過反相器1261開啟電晶體1266。因此，操作於更新週期的第一階段的體極偏壓電路1260，在電容器1265上建立約等於V_BIAS 的電壓，V_BIAS 經選定以對取樣開關1210確保在全輸入訊號範圍中的偏壓條件為正確。

在進入保持狀態時，受施加至指令終端1230的低至高轉變影響，放電控制電路2226被觸發並且放電控制電路2226提供經界定的電荷量至放電開關1228的閘極，而開啟放電開關1228。此允許主取樣開關1210與更新開關對1263與1264的閘極被放電至主取樣開關體極終端1209的位準。因此，MOSFET 1210關閉，並且MOSFET 1210將節點1215處的輸入訊號與電容器1220斷開，隔離電容器1220，並將電路1200置於保持狀態中。同時，開關對1263與1264關閉，將偏壓電容1262與更新電容器1265隔離。需使開關對1263與1264在裝置1266與1267開啟之前關閉。此舉可由隱含地存在於實體實施中(且未明確地於第12圖中指示)的延遲來達成，並(若為必要)由在裝置1265與1266的控制路徑中引入已知的時序延遲裝置(例如RC電路、邏輯穿越閘等等)來達成。

在保持狀態開始時，在指令節點1230處的低至高轉變觸發，使時序電路2281產生短邏輯高脈衝(例如在偵測到於觸發輸入處的邏輯低至高轉變時所產生之具有相當短持續期間的邏輯高訊號)，短邏輯高脈衝開啟包含電晶體2284與電阻器2285的電流源，並且短邏輯高脈衝允許電流透過由裝置2283與2243形成的電流鏡流入放電電晶體1228的閘極。在預定時間週期之後，單擊2281的輸出返回邏輯低並關閉電流源2284。因此，由電流源裝置2284連同電阻器2285界定，以及由單擊電路2281 的時間常數界定的預定電荷量，被傳遞至裝置1228的閘極。該等元件的每一者可由電路設計者選定，以對電晶體1228確保有所需的開啟狀態阻抗，且因此確保主取樣開關1210與更新開關對1263、1264被適當快速關閉。

裝置2238被選定而使得在約等於V_BIAS 的電壓被施加於裝置2238閘極與源極終端之間時，裝置2238允許由放電控制電荷產生器電路2280所提供的電荷開啟電晶體1228並適當地將控制節點1235放電。在同時，裝置2238需能夠在保持狀態結束之前，從裝置1228的閘極移除恰於先前被注入的電荷。

為了從保持狀態轉變成取樣狀態，在指令節點1230處的保持訊號可從邏輯高被切換至邏輯低。此直接關閉電晶體1267，並透過反相器1261關閉電晶體1266。此亦使時序電路1251產生短邏輯高脈衝(例如在偵測到於觸發輸入處的邏輯高至低轉變時所產生之具有相當短持續期間的邏輯高訊號)。此脈衝開啟包含電晶體1254與電阻器1255的電流源，並且此脈衝允許電流透過由電晶體1253與1233形成的電流鏡，經由路徑1235流入開關1210的閘極。此電荷開啟開關1210，允許電容器1220獲取輸入訊號。

經界定的電荷量亦流入更新開關對1263、1264的閘極，開啟更新開關對1263、1264並將更新電容器1265耦合至偏壓電容1262。

如上文所述，傳遞至電晶體1210、1263與1264閘極 的電荷量，係相依於由電晶體1254連同電阻器1255與單擊1251之時間常數所產生的電流，以上之每一者可由電路設計者選定，以對電晶體120與更新開關對1263、1264確保所需的開啟狀態阻抗。再者，在一些具體實施例中，單擊1251(及/或單擊2281)的時間常數，可由終端使用者使用已知的技術來選定(例如藉由耦合具有電阻器及/或電容器的外部網路)。在替代性具體實施例中，單擊1251(及/或單擊2281)的時間常數可被使用已知的複製與比例控制電路技術選定，以適應性地追蹤半導體製程參數及/或環境參數(諸如溫度、電力供應電壓等等)。

電路1200使用時序電路(1251與2281)與流過電流鏡(1253、1233與2283、2243)之以電阻性為基礎的電流源(1254、1255與2284、2285)，來產生用以控制取樣開關1210、更新開關對1263、1264與放電開關1228的預定電荷。在本發明領域中具有通常知識者將認知到，取決於特定的應用，可使用其他電荷產生方案以作為電路600與900所採用的方案(作為實例而不為限制)。

雖然已由連接至其他電路的各種電路揭示了本發明的較佳具體實施例，在本發明領域中具有通常知識者將瞭解此種連接並不需為直接的，且額外電路可交互連接於所圖示的所連接電路之間，而不脫離如圖示之本發明的精神。在本發明領域中具有通常知識者亦將瞭解，本發明可由除了所特定說明之具體實施例以外的具體實施例 來實現。所說明的具體實施例係用於圖示說明之目的而呈現，並非做為限制，而本發明係僅由下列申請專利範圍來限制。

100‧‧‧先前技術取樣保持電路

110‧‧‧開關

115‧‧‧輸入終端

120‧‧‧取樣電容器

125‧‧‧控制電路

130‧‧‧指令終端

135‧‧‧控制終端

210‧‧‧開關

215‧‧‧輸入訊號

220‧‧‧取樣電容器

225‧‧‧控制電路

230‧‧‧外部保持訊號

235‧‧‧控制終端

310‧‧‧開關

315‧‧‧輸入終端

320‧‧‧取樣電容器

325‧‧‧控制電路

528‧‧‧開關

335‧‧‧閘極終端

340‧‧‧體極終端

345‧‧‧緩衝器

400‧‧‧取樣電路

410‧‧‧取樣開關

415‧‧‧輸入終端

420‧‧‧儲存部件

425‧‧‧控制電路

430‧‧‧指令節點

435‧‧‧控制終端

500‧‧‧取樣電路

510‧‧‧取樣開關

511‧‧‧閘極對通道電容

512‧‧‧寄生電容

515‧‧‧輸入終端

520‧‧‧儲存電容器

525‧‧‧控制電路

530‧‧‧指令節點

535‧‧‧控制節點

551‧‧‧時序電路

554‧‧‧經控制電流源

570‧‧‧電荷幫浦電路

651‧‧‧時序電路

600‧‧‧取樣電路

610‧‧‧取樣開關

611‧‧‧閘極對通道電容

612‧‧‧寄生電容

615‧‧‧輸入終端

620‧‧‧電容器

625‧‧‧控制電路

628‧‧‧放電開關

629‧‧‧額外裝置

630‧‧‧指令節點

631‧‧‧電荷轉移開關

632‧‧‧額外裝置

635‧‧‧控制節點

650‧‧‧電荷產生器

656‧‧‧連接成電容器的電晶體

657‧‧‧開關

658‧‧‧開關

659‧‧‧連接成電容器的電晶體

670‧‧‧電荷幫浦電路

671‧‧‧電壓軌

700‧‧‧取樣電路

710‧‧‧取樣開關

715‧‧‧輸入訊號節點

716‧‧‧初始化電晶體

717‧‧‧初始化電晶體

720‧‧‧電容器

725‧‧‧控制電路

726‧‧‧初始化控制電路

728‧‧‧放電開關

729‧‧‧額外裝置

730‧‧‧指令節點

731‧‧‧電荷傳送開關

732‧‧‧額外裝置

741‧‧‧電荷傳送開關

742‧‧‧放電開關

750‧‧‧電荷產生器電路

751‧‧‧時序電路

752‧‧‧反相器

756‧‧‧連接成電容器的電晶體

757‧‧‧開關

758‧‧‧開關

759‧‧‧連接成電容器的電晶體

770‧‧‧電荷幫浦電路

771‧‧‧電壓軌

780‧‧‧初始化電荷產生器電路

781‧‧‧單擊電路

782‧‧‧反相器

786‧‧‧連接成電容器的電晶體

787‧‧‧開關

788‧‧‧開關

789‧‧‧連接成電容器的電晶體

800‧‧‧取樣電路

810‧‧‧取樣開關

815‧‧‧輸入訊號節點

816‧‧‧閘極初始化電晶體

817‧‧‧閘極初始化電晶體

820‧‧‧電容器

826‧‧‧初始化控制電路

828‧‧‧放電開關

829‧‧‧額外裝置

830‧‧‧指令節點

832‧‧‧額外裝置

833‧‧‧電流鏡電晶體

835‧‧‧控制終端

836‧‧‧初始化控制終端

838‧‧‧開關

839‧‧‧額外裝置

842‧‧‧額外裝置

843‧‧‧電流鏡電晶體

850‧‧‧電荷產生器電路

851‧‧‧時序電路

853‧‧‧電流鏡電晶體

854‧‧‧電流源

855‧‧‧電阻器

870‧‧‧電荷幫浦電路

825‧‧‧控制電路

880‧‧‧初始化脈衝產生電路

881‧‧‧時序電路

882‧‧‧反相器

883‧‧‧電流鏡電晶體

884‧‧‧電流源

885‧‧‧電阻器

900‧‧‧取樣電路

910‧‧‧取樣開關

915‧‧‧輸入訊號節點

916‧‧‧閘極初始化電晶體

917‧‧‧閘極初始化電晶體

920‧‧‧取樣電容器

925‧‧‧控制電路

928‧‧‧放電開關

926‧‧‧初始化控制電路

930‧‧‧指令節點

935‧‧‧控制路徑

936‧‧‧初始化控制終端

938‧‧‧放電開關

940‧‧‧充電電路

941‧‧‧反相器

942‧‧‧位準移位電容器

943‧‧‧位準移位電容器

944‧‧‧電晶體

945‧‧‧電晶體

946‧‧‧充電開關

947‧‧‧充電開關

950‧‧‧電荷產生器電路

951‧‧‧單擊電路

952‧‧‧反相器

954‧‧‧電流源電晶體

955‧‧‧位準移位電容器

970‧‧‧電荷幫浦電路

1070‧‧‧電荷幫浦電路

980‧‧‧初始化電荷產生電路

981‧‧‧單擊電路

982‧‧‧反相器

984‧‧‧電流源電晶體

985‧‧‧位準移位電容器

1000‧‧‧取樣電路

1010‧‧‧取樣開關

1015‧‧‧輸入訊號節點

1016‧‧‧閘極初始化電晶體

1017‧‧‧閘極初始化電晶體

1020‧‧‧取樣電容器

1028‧‧‧放電電晶體

1030‧‧‧指令節點

1036‧‧‧初始化控制節點

1038‧‧‧電晶體

1026‧‧‧初始化控制電路

1035‧‧‧控制路徑

1025‧‧‧控制電路

1040‧‧‧充電電路

1041‧‧‧反相器

1042‧‧‧位準移位電容器

1043‧‧‧位準移位電容器

1044‧‧‧電晶體

1045‧‧‧電晶體

1046‧‧‧充電開關

1047‧‧‧充電開關

1050‧‧‧電荷產生器電路

1051‧‧‧時序電路

1052‧‧‧反相器

1054‧‧‧電流源電晶體

1055‧‧‧位準移位電容器

1080‧‧‧初始化電荷產生器電路

1081‧‧‧單擊

1082‧‧‧反相器

1084‧‧‧電流源

1085‧‧‧位準移位電容器

1090‧‧‧補償電路

1091‧‧‧連接成電容器的裝置

1092‧‧‧連接成電容器的裝置

1093‧‧‧耦合電容器

1094‧‧‧電流源電晶體

1095‧‧‧平方律裝置

1096‧‧‧初始化電晶體

1097‧‧‧初始化電晶體

1098‧‧‧重置裝置

1099‧‧‧放電電晶體

1100A‧‧‧取樣電路

1109‧‧‧體極終端

1110‧‧‧取樣開關

1115‧‧‧輸入終端

1120‧‧‧取樣電容器

1125‧‧‧控制電路

1135‧‧‧控制訊號節點

1160‧‧‧體極偏壓電路

1162‧‧‧電容器

1163‧‧‧開關

1164‧‧‧開關

1165‧‧‧電容器

1166‧‧‧開關

1167‧‧‧開關

1100B‧‧‧取樣電路

1200‧‧‧取樣電路

1209‧‧‧開關體極終端

1210‧‧‧取樣開關

1215‧‧‧輸入節點

1220‧‧‧取樣電容器

1225‧‧‧控制電路

1228‧‧‧放電開關

1230‧‧‧指令節點

1232‧‧‧額外裝置

1233‧‧‧電流鏡電晶體

1235‧‧‧控制節點

1250‧‧‧電荷產生電路

1251‧‧‧時序電路

1253‧‧‧電流鏡電晶體

1254‧‧‧MOSFET電晶體

1255‧‧‧電阻器

1260‧‧‧體極偏壓電路

1261‧‧‧反相器

1262‧‧‧偏壓電容

1263‧‧‧開關

1264‧‧‧開關

1265‧‧‧更新電容器

1266‧‧‧電晶體

1267‧‧‧電晶體

1270‧‧‧電荷幫浦電路

1271‧‧‧電壓軌

2226‧‧‧放電控制電路

2285‧‧‧電阻器

2238‧‧‧放電開關

2242‧‧‧額外裝置

2243‧‧‧電流鏡電晶體

2280‧‧‧放電控制電荷產生器電路

2281‧‧‧時序電路

2283‧‧‧電流鏡電晶體

2284‧‧‧MOSFET電晶體

Q_P ‧‧‧預定電荷

VDD‧‧‧電力供應電壓

V_CP ‧‧‧供應電壓

V_BIAS ‧‧‧偏壓電壓

I_P ‧‧‧輸出電流

T_P ‧‧‧持續時間

本發明之上述與其他的目標與優點，將隨著連同附加圖式考量前述實施方式而顯然，在附加圖式中類似的元件符號代表所有圖式中類似的零件，且其中：第1圖為先前技術取樣保持電路的示意圖；第2圖為另一先前技術取樣保持電路的示意圖；第3圖為另一先前技術取樣保持電路的示意圖；第4圖為根據本發明原則所建置之取樣保持電路的一個具體實施例的概括示意圖；第5圖為根據本發明原則所建置之取樣保持電路的另一具體實施例的示意圖；第6圖為根據本發明原則所建置之取樣保持電路的另一具體實施例的較詳細示意圖；第7圖為根據本發明原則所建置之取樣保持電路的另一具體實施例的較詳細示意圖；第8圖為根據本發明原則所建置之取樣保持電路的另一具體實施例的較詳細示意圖；第9圖為根據本發明原則所建置之取樣保持電路的另一具體實施例的較詳細示意圖； 第10圖為根據本發明原則所建置之取樣保持電路的另一具體實施例的較詳細示意圖；第11圖為根據本發明原則所建置之取樣保持電路的另一具體實施例的概括示意圖；且第12圖為根據本發明原則所建置之取樣保持電路的另一具體實施例的較詳細示意圖。

400‧‧‧取樣電路

410‧‧‧取樣開關

415‧‧‧輸入終端

420‧‧‧儲存部件

425‧‧‧控制電路

430‧‧‧指令節點

435‧‧‧控制終端

Claims (33)

1. 一種取樣電路，該取樣電路操作於至少一取樣狀態與一保持狀態中並且該取樣電路包含：一半導體開關，該半導體開關如由施加至一控制終端的一電荷量所指示，而操作於至少一非傳導模式與一傳導模式中，該半導體開關係耦合於一輸入訊號的一來源與一輸出終端之間；一初始化電路，該初始化電路可操作以在一初始化狀態期間內將一初始訊號選擇性地耦合至該控制終端，該初始訊號至少部分地代表該輸入訊號；用於產生一電荷的一電荷產生器，該電荷產生器未與該輸入訊號連接並耦合至該控制終端以控制該開關；及一控制電路，該控制電路可操作以選擇性地指示該電荷產生器傳遞一預定電荷量至該控制終端，而使該半導體開關的阻抗在一取樣狀態期間被維持為實質上固定。
2. 如請求項1所述之取樣電路，其中該電荷量被決定為使該半導體開關在一傳導模式中的同時，該半導體開關的該阻抗在一取樣狀態期間被維持在一實質上最小值。
3. 如請求項1所述之取樣電路，其中該控制電路係可操作以將該控制終端放電，而使該半導體開關的該阻抗在一 非傳導模式中的同時，在一保持狀態期間被維持在一實質上最大阻抗。
4. 如請求項1所述之取樣電路，其中該電荷產生器包含一脈衝產生電路，該脈衝產生電路回應於一控制訊號。
5. 如請求項1所述之取樣電路，其中該電荷產生器包含一電流源，該電流源回應於一控制訊號。
6. 如請求項1所述之取樣電路，其中該初始化電路經耦合以接收該輸入訊號。
7. 如請求項6所述之取樣電路，其中該初始化電路電荷係至少部分地由該輸入訊號提供。
8. 如請求項1所述之取樣電路，其中該初始化電路在該半導體開關位於一非傳導模式中時被啟動。
9. 如請求項1所述之取樣電路，其中該初始化電路在該半導體開關位於一傳導模式中時為不活動。
10. 如請求項1所述之取樣電路，該取樣電路進一步包含一初始化控制器，該初始化控制器包含一放電開關，該放電開關可操作以停用該初始化電路。
11. 如請求項1所述之取樣電路，其中該初始化電路包含耦合於該輸入訊號源與該控制終端之間的至少一個半導體初始化開關。
12. 如請求項1所述之取樣電路，該取樣電路進一步包含一初始化控制器，該初始化控制器包含一初始化電荷產生器，該初始化電荷產生器可操作以啟動該初始化電路。
13. 如請求項12所述之取樣電路，其中該初始化電荷產生器係耦合至一電壓倍增器電路。
14. 如請求項13所述之取樣電路，其中該電壓倍增器為一電荷幫浦。
15. 如請求項12所述之取樣電路，其中該初始化電荷產生器包含回應於一第二控制訊號的一脈衝產生電路。
16. 如請求項12所述之取樣電路，其中該初始化電荷產生器包含回應於一第二控制訊號的一電流源。
17. 如請求項12所述之取樣電路，其中該初始化電荷產生器包含至少一個初始化電容器與一個初始化電荷源開關。
18. 如請求項17所述之取樣電路，其中該初始化電容器為一連接成電容器的半導體裝置。
19. 一種取樣電路，該取樣電路操作於至少一取樣狀態與一保持狀態中並且該取樣電路包含：一半導體開關，該半導體開關如由施加至一控制終端的一電荷量所指示，而操作於至少一非傳導模式與一傳導模式中，該半導體開關係耦合於一輸入訊號的一來源與一輸出終端之間；用於產生一電荷的一電荷產生器，該電荷產生器未與該輸入訊號連接並耦合至該控制終端以控制該開關；及一控制電路，該控制電路可操作以選擇性地指示該電荷產生器傳遞一預定電荷量至該控制終端，而使該半導體開關的阻抗在一取樣狀態期間被維持為實質上固定，其中該電荷產生器產生的該電荷量至少部分對應於在該開關從一非傳導模式改變至一傳導模式並達成一預定阻抗值時，該控制終端所吸收的電荷。
20. 如請求項19所述之取樣電路，其中該電荷產生器產生的該電荷量係進一步至少部分選定為補償相關聯於該電荷來源與該控制終端之間的該傳輸路徑的該寄生電容。
21. 一種取樣電路，該取樣電路操作於至少一取樣狀態與一保持狀態中並且該取樣電路包含： 一半導體開關，該半導體開關如由施加至一控制終端的一電荷量所指示，而操作於至少一非傳導模式與一傳導模式中，該半導體開關係耦合於一輸入訊號的一來源與一輸出終端之間；用於產生一電荷的一電荷產生器，該電荷產生器未與該輸入訊號連接並耦合至該控制終端以控制該開關；及一控制電路，該控制電路可操作以選擇性地指示該電荷產生器傳遞一預定電荷量至該控制終端，而使該半導體開關的阻抗在一取樣狀態期間被維持為實質上固定，其中該電荷產生器係耦合至一電壓倍增器電路。
22. 如請求項21所述之取樣電路，其中該電壓倍增器為一電荷幫浦。
23. 一種取樣電路，該取樣電路操作於至少一取樣狀態與一保持狀態中並且該取樣電路包含：一半導體開關，該半導體開關如由施加至一控制終端的一電荷量所指示，而操作於至少一非傳導模式與一傳導模式中，該半導體開關係耦合於一輸入訊號的一來源與一輸出終端之間；用於產生一電荷的一電荷產生器，該電荷產生器未與該輸入訊號連接並耦合至該控制終端以控制該開關；及 一控制電路，該控制電路可操作以選擇性地指示該電荷產生器傳遞一預定電荷量至該控制終端，而使該半導體開關的阻抗在一取樣狀態期間被維持為實質上固定，其中該電荷產生器包含至少一個電容器與一個電荷來源開關。
24. 如請求項23所述之取樣電路，其中該電容器為一連接成電容器的半導體裝置。
25. 如請求項24所述之取樣電路，其中該連接成電容器的半導體裝置為該半導體開關的一比例控制複製品。
26. 一種將一半導體開關從一高阻抗實質上非傳導狀態轉變成一低阻抗實質上傳導狀態的方法，該半導體開關係耦合於一輸入訊號的一來源與一輸入終端之間，該方法包含以下步驟：決定電容步驟，決定在該半導體開關於該半導體開關之傳導狀態中到達一所需的阻抗值時，相關聯於該半導體開關控制終端的一電容；決定電荷步驟，決定在該半導體開關於該半導體開關之傳導狀態中到達一所需的阻抗值時，由該半導體開關控制終端電容吸收的一電荷量；及提供步驟，提供一電荷至該半導體開關的一控制終端，該電荷係實質上等於或大於由該閘極對通道電容所 吸收的該電荷量，而使該半導體開關開啟，且該半導體開關的一阻抗被維持為實質上固定。
27. 如請求項26所述之方法，其中該提供步驟進一步包含以下步驟：將至少一個電容器充電至一值，該值實質上等於或大於在該半導體開關於該半導體開關之傳導狀態中到達一所需阻抗值時，由該半導體開關控制終端電容吸收的該電荷量。
28. 如請求項27所述之方法，其中該提供步驟進一步包含以下步驟：將該至少一個電容器的電荷耦合至該半導體開關的該控制終端，並使該電容器對該控制終端放電，以開啟該半導體開關。
29. 如請求項28所述之方法，其中該提供步驟進一步包含以下步驟：回應於一控制訊號而將該至少一個電容器放電。
30. 如請求項28所述之方法，其中該提供步驟進一步包含以下步驟：維持由該至少一個電容器對該控制終端放電的能量，以維持該半導體開關為開啟。
31. 如請求項26所述之方法，其中該提供步驟進一步包含以下步驟：提供一電荷至該半導體開關的一控制終端，該電荷實質上等於或大於由該閘極對通道電容以及在一傳輸 路徑與控制終端中遭遇到的任何寄生電容所吸收的該電荷量。
32. 如請求項26所述之方法，其中該提供步驟進一步包含以下步驟：回應於一時序電路，而將一電流源耦合至該半導體開關的一控制終端。
33. 如請求項26所述之方法，該方法進一步包含以下步驟：藉由將該控制終端放電而關閉該半導體開關。