TWI487003B - 疊對取樣方法與度量系統 - Google Patents

疊對取樣方法與度量系統 Download PDF

Info

Publication number
TWI487003B
TWI487003B TW102122548A TW102122548A TWI487003B TW I487003 B TWI487003 B TW I487003B TW 102122548 A TW102122548 A TW 102122548A TW 102122548 A TW102122548 A TW 102122548A TW I487003 B TWI487003 B TW I487003B
Authority
TW
Taiwan
Prior art keywords
fields
wafer
stacked
semiconductor wafer
pairs
Prior art date
Application number
TW102122548A
Other languages
English (en)
Other versions
TW201434072A (zh
Inventor
Yungyao Lee
Yingying Wang
Original Assignee
Taiwan Semiconductor Mfg Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg Co Ltd filed Critical Taiwan Semiconductor Mfg Co Ltd
Publication of TW201434072A publication Critical patent/TW201434072A/zh
Application granted granted Critical
Publication of TWI487003B publication Critical patent/TWI487003B/zh

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/14—Measuring arrangements characterised by the use of optical techniques for measuring distance or clearance between spaced objects or spaced apertures

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Description

疊對取樣方法與度量系統
本發明是有關於一種對準方法，且特別是有關於一種疊對取樣方法。
矽晶圓目前係以一連串的步驟來加以製造，其中每一步驟設置一材料圖案於晶圓上。藉由建立連續之圖案化金屬層、圖案化絕緣層與圖案化光阻層等，可形成電晶體結構及/或其他結構。為了使最終的元件可正確運轉，這些連續層之圖案必須精確對準。舉例而言，垂直存在於上金屬層與下接觸區之間的接觸層必須橫向排列在上金屬線與下接觸區之橫向寬度內，如此當接觸層形成時，可垂直延伸在金屬線與接觸區之間，而在其間形成電性連接(例如歐姆連接)。任一種的沒對齊，可造成短路及/或連接失敗，進而對晶圓廠之良率與利潤造成衝擊。
疊對控制(overlay control)有時可縮寫成OVL，且可定義為不同層之間的圖案對圖案對準的控制。疊對控制在半導體製造中扮演一個重要的角色，有助於監控多層之元件結構上的層對層對準。
因此，本發明之一態樣就是在提供一種疊對取樣方法與度量系統，可縮短晶圓對準所需之時間，進而可增加每小時製造之晶圓數量。
根據本發明之上述目的，提出一種疊對取樣方法包含：提供複數個場於一半導體晶圓表面上方，其中這些場包含複數個內場位於半導體晶圓表面之一中央區中、複數個外場鄰近於半導體晶圓表面之一周圍邊緣；在前述內場之一者中之一對應第一數量的疊對結構處測量一第一數量的疊對狀況；以及在前述外場之一者中之一對應第二數量的疊對結構處測量一第二數量的疊對狀況，第二數量大於第一數量。
依據本發明之一實施例，在上述內場之該者中測量第一數量的疊對狀況之步驟包含僅測量上述內場之該者中之一疊對狀況供半導體晶圓表面上之一圖案化層對準。
依據本發明之另一實施例，上述內場與外場對稱於通過半導體晶圓表面之中心的第一徑向軸；以及上述內場與外場對稱於通過半導體晶圓表面之中心的第二徑向軸，第二徑向軸垂直於第一徑向軸。
依據本發明之又一實施例，對在一隨機疊對結構處之內場中之一內場，進行單一測量，此隨機疊對結構係選自於此內場中之一些疊對結構。
依據本發明之再一實施例，上述之疊對取樣方法更包含在一對應第三數量之疊對結構處，對半導體晶圓表面上之一中間區之一中間場測量一第三數量的疊對狀況，其 中此中間區同中心地排列在中央區與外區之間，其中第三數量不同於第一數量與第二數量。
依據本發明之再一實施例，上述之疊對取樣方法更包含根據所測量到之第一數量的疊對狀況與所測量到之第二數量的疊對狀況，判斷半導體晶圓表面之晶圓地形、或半導體晶圓表面上之二或更多圖案化層之一對準狀況。
根據本發明之上述目的，另提出一種疊對取樣方法，包含：提供一半導體晶圓表面，此半導體晶圓表面包含等面積且排列成一格狀圖案之複數個場，因此相鄰之場彼此毗鄰，其中每一場包含多個疊對結構，每一疊對結構由欲進行對準之二或更多層所組成；對這些場之一內次群組之一對應第一數量的疊對結構處測量一第一數量的疊對狀況，其中此內次群組之這些場排列在半導體晶圓表面之一中央區中；對這些場之一外次群組之一對應第二數量的疊對結構處測量一第二數量的疊對狀況，其中此外次群組之相鄰場排列在鄰近半導體晶圓表面之一周圍邊緣，其中第二數量大於第一數量；以及根據所測量到之第一數量的疊對狀況與所測量到之第二數量的疊對狀況，判斷二或更多層之一對準狀況。
依據本發明之一實施例，上述測量半導體晶圓表面上方之這些場之至少75%中的至少一對應疊對結構之至少一疊對狀況。
根據本發明之上述目的，又提出一種度量系統，包含：一光源，以朝度量系統之一光軸供應光；一可動平台， 配置以將具有一或多個疊對結構之一晶圓保持在可動平台上，如此來自光源之光照射在疊對結構上；以及一成像裝置，設置以測量晶圓上之一內場中之一對應第一數量的疊對結構處的一第一數量的疊對狀況，其中內場排列在晶圓之一中央區中；其中成像裝置更設置來測量一外場中之一對應第二數量的疊對結構處的一第二數量的疊對狀況，其中外場包含在鄰近晶圓之一周圍邊緣的一外區中，其中第二數量大於第一數量。
依據本發明之一實施例，上述之度量系統更包含一控制器，配置以根據所測量到之第一數量的疊對狀況與所測量到之第二數量的疊對狀況，來判斷晶圓之表面的晶圓地形、或晶圓上之二或更多圖案化層之一對準狀況。
100‧‧‧晶圓
102‧‧‧周邊
104‧‧‧凹口
106‧‧‧場
106a‧‧‧內場
106b‧‧‧外場
108‧‧‧中央區
110‧‧‧外區
112‧‧‧第一徑向軸
114‧‧‧第二徑向軸
200‧‧‧晶圓
202‧‧‧內場
204‧‧‧外場
206‧‧‧疊對控制圖案
208‧‧‧疊對控制圖案
210‧‧‧方塊
302‧‧‧中央區
304‧‧‧外區
306‧‧‧中間區
402‧‧‧內場
404‧‧‧內場
500‧‧‧條中條標記
502‧‧‧內條狀標記
504‧‧‧外條狀標記
600‧‧‧方法
602‧‧‧方塊
604‧‧‧方塊
606‧‧‧方塊
608‧‧‧方塊
700‧‧‧度量系統
702‧‧‧光源
704‧‧‧可動平台
706‧‧‧晶圓
707‧‧‧中央區
708‧‧‧成像裝置
709‧‧‧外區
710‧‧‧控制器
OVLx‧‧‧疊對偏移
OVLy‧‧‧疊對偏移
OVLφ‧‧‧疊對偏移
第1圖係繪示包含疊對取樣在其上進行之數個中央區與數個外區之半導體晶圓的一些實施例。
第2圖係繪示在包含數個中央區與數個外區之半導體晶圓上進行疊對取樣之一實施例的更詳細例子。
第3圖係繪示包含疊對取樣在其上進行之一中間區之半導體晶圓的一些實施例，其中中間區介於中央區與外區之間。
第4圖係繪示疊對取樣在其上進行之半導體晶圓的一些實施例，其中疊對取樣在少於晶圓之中央區內之所有內場上進行。
第5A圖係繪示具有沿x軸疊對偏移之條中條(bar in bar)對準標記之一實施例的上視圖。
第5B圖係繪示具有沿y軸疊對偏移之條中條對準標記之一實施例的上視圖。
第5C圖係繪示具有旋轉疊對偏移之條中條對準標記之一實施例的上視圖。
第6圖係繪示疊對取樣之方法的一實施例的流程圖。
第7圖係繪示一種使用疊對取樣方法之度量系統的一實施例。
現將參照圖式來描述本揭露，其中相同之參考數字在各處標示相同元素，且圖示之結構無需依比例繪示。可了解的是，此詳細描述與相關圖式在任何方面都並非用以限制本揭露之範圍，且此詳細描述與圖式僅係提供一些例子來例示某些方式，在這些方式可表示出本身之創新概念。
第1圖係繪示一半導體晶圓100，其可包含二或多個覆蓋圖案化層，其中每個覆蓋圖案層包含數個元件特徵。晶圓100包含周邊102，此周邊102包含對準凹口104，其中對準凹口104用以在處理期間提供晶圓特徵粗略的對準。雖然對準凹口104有助於對準，然因為對準凹口104在如何針對每一圖案化層定位上的不精確或「溢出(slop)」，因此仍可有一些輕微的失準問題。在現代特徵之小圖形中，此失準現在可導致短路連接及/或連接失敗。
為了量化失準(且藉此可修正檢測到的失準)，晶圓 100上之每個圖案化層包含數個疊對結構，例如數個對準標記。這些疊對結構安排於散布在晶圓表面上方的一些場106中。晶圓表面之中央區108包含數個內場106a，且靠近周圍晶圓邊102之晶圓表面的外區110包含數個外場106b。每個場106繪成正方形，此正方形之面積等於其他場(例如其他正方形)之面積，且這些場排列成格狀形式，因此相鄰場之邊彼此毗連。這些內場106a與外場106b均對稱於第一徑向軸(diametric axis)112與第二徑向軸114，其中第二徑向軸114垂直於第一徑向軸112。
為了在處理期間確認對準，每一場106包含安排於其中之一或多個疊對結構，例如對準標記。這些疊對結構策略地設置在一場106中的適當位置，以使得晶圓100上之二或多個圖案化層之間的失準可被量化。有利地，本揭露之技術測量安排在一內場106a內對應之第一數量疊對結構處的第一數量疊對狀況，並測量安排在一外場106b內對應之第二數量疊對結構處的較大量之第二數量疊對狀況。舉例而言，在一實施例中，對於中央區108內的每一內場106a，僅可測量到單一疊對狀況，而對於在外區110內之每一外場106b的多個疊對結構，可測量到多個疊對狀況。根據所測量到的這些疊對狀況，在此所提出之疊對控制技術可檢測及/或量化層之間的失準。相較於對所有取樣場測量相同數量之疊對狀況的傳統方法，在此所提出之技術提供對內場106a測量較少疊對狀況的優點，因而有助於縮短晶圓對準所需之時間，進而可增加每小時製造之晶圓數 量。同時，對外場106b測量較多的疊對狀況仍可促成非常精確的對準。
在一些實施例中，測量每一內場106a內之至少一疊對結構、以及每一外場106b內之至少一疊對結構的一疊對狀況。可達到所謂之100%覆蓋範圍(或接近100%覆蓋範圍一舉例而言，若所測量的場少於所有場，則有例如75%覆蓋範圍、85%覆蓋範圍或95%覆蓋範圍)的這些實施例，可在處理期間精確監控晶圓地形。舉例而言，若晶圓100有因化學機械研磨(CMP)、蝕刻或其他處理步驟而造成之任何翹曲的話，可如同層之厚度及/或不均勻般，被檢測出。相較之下，儘管傳統疊對控制技術傾向於對每一場測量較大量之疊對狀況(相對於本技術，其傾向於增加整體的樣本數量與減少每小時的晶圓產出量)，但這些傳統疊對控制技術也經常測量例如少於晶圓表面上之所有場的25%的疊對狀況。因此，本揭露提供相對於傳統方式的改良式晶圓地形測量方法。
第2圖係繪示一種疊對取樣方法之更詳細的實施例。如同第1圖，第2圖繪示出具有數個內場202與數個外場204疊設於其上之晶圓200。為求清楚，繪示出49個內場與20個外場。除了這些場以外，第2圖繪示出例示一內場202內之疊對結構的位置的第一取樣疊對控制圖案206，以及例示一外場204內之疊對結構的位置的第二取樣疊對控制圖案208。為了方便之故，將取樣疊對控制圖案206與208繪示成具有與另一者相同之架構，雖然在其他實 施例中，一第一疊對控制圖案可應用於數個內場202，而一不同的第二疊對控制圖案可應用於數個外場204。在其他實施例中，個別內場202可具有其以彼此不同之疊對控制圖案排列的疊對結構；而個別外場204可具有其以彼此不同之疊對控制圖案排列的疊對結構。
在一給定場中，例示之疊對控制圖案206與208包含12個疊對控制結構(如圖案中之A、B、C、D、…、與L所示)。將這些疊對控制樣本分配在一或多個邊緣疊對控制結構與一或多個中央疊對控制結構之間。舉例而言，在第2圖之取樣疊對控制圖案206與208中，有7個邊緣疊對控制結構(例如A、C、E、H、J、K與L)以及5個中央疊對控制結構(例如B、D、F、G與I)。疊對控制取樣圖案可在疊對控制結構的數量與其在一給定場中之位置上廣泛變化，因此第2圖之疊對控制圖案中並無圖案應視為限制。
在一些實施例中，對一外場204測量較一內場202多之疊對狀況，如此可在準確對準與良好晶圓產量之間給予取捨。在第2圖之例子中，對於中央區中的場，即內場202，在內場202中單一隨機選擇疊對控制結構處測量一疊對控制狀況；而對於外區之場，即外場204，在二邊緣疊對控制結構(例如A、C、E、H、J、K或L)與一中央疊對控制結構(例如B、D、F、G或I)處測量數個疊對控制狀況。也就是說，藉由測量每一內場202在單一隨機選擇之疊對結構處(例如，在疊對控制圖案206中，內場之隨機選擇的疊對控制結構以疊對控制結構F上的「X」表示)的疊對狀況； 以及藉由測量每一外場204在三個疊對結構處的疊對狀況(例如，在疊對控制圖案208中，測量疊對控制結構C、D與K處的疊對狀況)，來決定二層之間的對準。對於外場204而言，疊對狀況可在每一外場204之相同預設位置處測量；或者可尋晶圓上之某一預設圖案，此晶圓中不同外場可具有在不同地點測量之疊對控制狀況；或者可具有疊對控制測量之隨機地點。
為求清楚，第2圖描繪了總共進行109個測量來對準晶圓上之二層(請參見方塊210)的例子。此總數109次的測量係藉由測量每一內場202中之單一疊對控制狀況(即，49個內場中的每一個進行一測量=49個測量)，以及藉由測量每一外場204的三個疊對控制狀況(即，20個外場中的每一個進行三個測量=60個測量)來完成。如所述，內疊對控制測量可在每一內場202中之一隨機疊對控制結構處。可將外場204的三個疊對控制測量分開，藉以使兩個疊對控制測量係沿著外場204之邊(例如C與K)進行，而第三個疊對控制測量係在外場之中央區(例如D)內進行。相較之下，傳統疊對控制取樣方法僅對全部場中之17個進行測量，但對每一場之全部12處疊對控制結構進行測量，如此利用204個總樣本來對準晶圓上的每二層。因此，在對每一晶圓僅使用109次疊對控制測量之例示實施例中，可將疊對控制測量的時間縮減大約一半，而可對應增加晶圓產量。
雖然第1圖與第2圖繪示出具有中央區202與外區204的例子，其中兩區總共貢獻69個正方形場散布在晶圓 上，但這些例子在任何方式上並未限制本揭露。在其他實施例中，可使用其他數量的場-包含更少場(2、4、9、12等等)或更多場(例如200、1000、10000等等)。此外，雖然這些場係繪示成等尺寸的正方形，但這些場可具有其他多邊形的形狀及/或可具有彼此不同的面積，且彼此的邊無需毗鄰。在一些實施例中，這些場可以一對一的方式對應於晶圓上之晶粒，但在其他實施例中，一場可包含多個晶粒，或一場可僅包含一晶粒的一部分。此外，雖然這些內場與外場係繪示成對稱於第一與第二徑向軸，但在其他實施例中，這些內場與外場可不對稱於第一與第二徑向軸。
第3圖與第4圖繪示場之排列的一些替代實施例。第3圖之實施例再次包含由數個內場組成之中央區302、以及由數個外場所組成之外區304；但亦包含中間區306排列在中央區302與外區304之間。中間區306由數個中間場所組成，這些中間場將內場與外場分開。此中間區306可具有與中央和外區(請參照例如第2圖之取樣疊對控制圖案206與208)相同之取樣疊對控制圖案，或者可具有不同之取樣疊對控制圖案。中間區306之數個疊對控制結構可從內區之內場與從外區之外場進行不同次的取樣。舉例而言，在每一內場取樣一次，且每一外場取樣三次的實施例中，每一中間場可取樣二次。這些中間場對稱於第一徑向軸112與第二徑向軸114，其中第二徑向軸114與第一徑向軸112垂直。
第4圖繪示另一實施例，其中對少於全部之內場進 行取樣。在第4圖之施行中，僅對遮蔽之內場(例如內場402)進行取樣，而不理會沒有疊對測量在其上進行之未遮蔽的內場(例如內場404)。因此，相對於每一內場有單一疊對控制測量在其上進行的第2圖，第4圖僅約在這些內場的一半中進行單一疊對控制測量。雖然第4圖在中央區之疊對控制測量數量上的縮減，相較於第2圖之實施例確實會稍微降低對準的準確度，但可對應增加晶圓的產量。雖未例示，亦將可測量少於外區或中間區之所有場的替代實施例考慮進本揭露中。
為了提供一疊對結構如何偵測晶圓上之二或更多層之間之失準的基本例子，第5A圖至第5C圖繪示一系列之對準標記，通常稱為「條中條」標記，其係由數個同心正方形所組成。第5A圖繪示條中條標記500之上視圖，此條中條標記具有內條狀標記502與外條狀標記504分別設於上層與下層。舉例而言，外條狀標記504形成於其上之下層可為一半導體基材、一金屬層、一介電層、或一或多層其他適合的層；而內條狀標記502形成於其上之上層可例如為形成在下層上方之一光阻層或其他罩幕層。在第5A圖中，上層與下層具有沿內與外條狀標記中心之間之第一軸(例如x軸)測量之疊對偏移OVLx。在第5B圖中，上層與下層具有沿內與外條狀標記中心之間之第二軸(例如y軸)測量之疊對偏移OVLy。第5C圖繪示另一例子，其中上層與下層具有歪斜或旋轉疊對偏移OVLφ。根據針對晶圓上之一些疊對控制結構所測量到的疊對偏移，在此所揭露之技 術可描繪疊對偏移的特性，因而可限制關於層之間之「歪斜」的問題。雖然為了解釋而在第5A圖至第5C圖中討論條中條對準標記，然可了解的是，亦可使用非常多種類的其他對準標記，而本揭露在任何方式上並未限制於條中條對準標記。
第6圖繪示一種疊對取樣之方法，其提供在處理期間仍提供適度準確疊對測量下提供良好之工作件產量。方法600始於方塊602，提供一些場於半導體晶圓表面上方，其中這些場之內次群組包含在晶圓表面之中央區中的數個內場，其中這些場之外次群組包含鄰近晶圓表面之周圍邊緣的數個外場。
在方塊604，在一內場中之對應第一數量的疊對結構處測量第一數量的疊對狀況。
在方塊606，在一外場中之對應第二數量的疊對結構處測量第二數量的疊對狀況，第二數量大於第一數量。
在方塊608，根據所測量到之第一數量疊對狀況與所測量到之第二數量疊對狀況，判斷半導體晶圓表面上之二或更多圖案化層的對準狀況。
第7圖繪示一種進行疊對控制取樣之度量系統的實施例。度量系統700包含光源702，以朝度量系統之光軸供應光。可動平台704關於光源702設置，而將晶圓706保持在其上，如此來自光源702之光照射在晶圓706上之一或多個疊對結構上。晶圓706包含由數個內場組成之中央區707、以及由數個外場組成之外區709。設置成像裝置 708，以測量一內場中之對應第一數量的疊對結構處的第一數量疊對狀況。成像裝置708更設置來測量一外場中之對應第二數量的疊對結構處的第二數量疊對狀況。第二數量大於第一數量。
在一些實施例中，控制器710包含在度量系統中，以根據所測量到之第一數量疊對狀況與所測量到之第二數量疊對狀況，來判斷半導體晶圓706之晶圓地形。在一些實施中，控制器710可根據所測量到之第一數量疊對狀況與所測量到之第二數量疊對狀況，來判斷晶圓上之二或更多圖案化層的對準狀況。
因此，可了解關於疊對取樣方法的一些實施例。在此方法中，測量半導體晶圓表面上方的複數個場。這些場之一內次群組包含晶圓表面之中央區中的數個內場，這些場之一外次群組包含鄰近晶圓表面之周圍邊緣的數個外場。在一內場中之對應第一數量的疊對結構處測量第一數量的疊對狀況。在一外場中之對應第二數量的疊對結構處測量第二數量的疊對狀況。第二數量大於第一數量。
其他實施例係有關於一種疊對取樣的方法。此方法提供一半導體晶圓表面，此半導體晶圓表面包含一些具有等面積且排列成格狀圖案的場，因此相鄰場彼此毗連。每一場包含多個疊對結構，每個疊對結構由二或更多欲對準的層所組成。在這些場之一內次群組之對應第一數量的疊對結構處測量第一數量的疊對狀況。次群組之場排列在晶圓表面之中央區中。接著，在這些場之一外次群組之對應 第二數量的疊對結構處測量第二數量的疊對狀況。外次群組之相鄰場排列在鄰近晶圓表面之周圍邊緣。第二數量大於第一數量。根據所測量到之第一數量疊對狀況與所測量到之第二數量疊對狀況，判斷二或更多層之對準狀況。
其他實施例係有關於一種度量系統。此度量系統包含一光源，以朝度量系統之光軸供應光。配置可動平台，以將具有一或多個疊對結構的晶圓保持於其上，如此來自光源之光照射在一或多個疊對結構上。設置成像裝置，以測量晶圓上之一內場中之對應第一數量的疊對結構處的第一數量疊對狀況，其中內場排列在晶圓之中央區中。成像裝置更設置來測量一外場中之對應第二數量的疊對結構處的第二數量疊對狀況。外場包含在鄰近晶圓之周圍邊緣的外區中，第二數量大於第一數量。
雖然已利用一特定態樣或各種特樣來表示與描述本揭露，在讀過與了解本說明書與附加圖式後，在此技術領域中具有通常知識者將可想到對等之變更與修改。特別關於利用上述構件(配備、元件與電路等等)所完成之各種功能，用以描述個類構件之用詞(terms)(包含涉及「手段(means)」)除非特別指出，否則係意欲對應可完成所述構件之特定功能之任何構件(亦即，功能上對等)，雖然這些構件在結構上，並未對等於所揭露之可完成在本揭露於此例示之示範實施例中之功能的結構。此外，本揭露之特定特徵可能僅已利用本揭露之數個態樣之一者來加以揭示，然這樣的特徵可與其他態樣之一或多個其他特徵結合，而這樣 的特徵對任何給定或特別應用上，可能是所需或有利的。再者，關於用在詳細說明與申請專利範圍中之每一用詞「包含(includes)」、「具有(having)」、「具有(has)」、「具有(with)」或其變化的範圍，這樣的用詞某種程度上意欲包含在相似於用詞「至少包含(comprising)」內。
600‧‧‧方法
602‧‧‧方塊
604‧‧‧方塊
606‧‧‧方塊
608‧‧‧方塊

Claims (10)

  1. 一種疊對取樣方法，包含：提供複數個場於一半導體晶圓表面上方，其中該些場包含複數個內場位於該半導體晶圓表面之一中央區中、複數個外場包含在鄰近於該半導體晶圓表面之一周圍邊緣的一外區中；在該些內場之一者中之一對應第一數量的疊對結構處測量一第一數量的疊對狀況；以及在該些外場之一者中之一對應第二數量的疊對結構處測量一第二數量的疊對狀況，該第二數量大於該第一數量。
  2. 如請求項1所述之方法，其中在該些內場之該者中測量該第一數量的疊對狀況之步驟包含僅測量該些內場之該者中之一疊對狀況供該半導體晶圓表面上之一圖案化層對準。
  3. 如請求項1所述之方法，其中該些內場與該些外場對稱於通過該半導體晶圓表面之一中心的一第一徑向軸；以及其中該些內場與該些外場對稱於通過該半導體晶圓表面之該中心的一第二徑向軸，該第二徑向軸垂直於該第一徑向軸。
  4. 如請求項1所述之方法，其中對在一隨機疊對結構處之該些內場中之一內場，進行單一測量，該隨機疊對結構係選自於該內場中之一些疊對結構。
  5. 如請求項1所述之方法，更包含：在一對應第三數量之疊對結構處，對該半導體晶圓表面上之一中間區之一中間場測量一第三數量的疊對狀況，其中該中間區同中心地排列在該中央區與該外區之間，其中該第三數量不同於該第一數量與該第二數量。
  6. 如請求項1所述之方法，更包含：根據所測量到之該第一數量的疊對狀況與所測量到之該第二數量的疊對狀況，判斷該半導體晶圓表面之晶圓地形、或該半導體晶圓表面上之二或更多圖案化層之一對準狀況。
  7. 一種疊對取樣方法，包含：提供一半導體晶圓表面，該半導體晶圓表面包含等面積且排列成一格狀圖案之複數個場，因此相鄰之該些場彼此毗鄰，其中每一該些場包含多個疊對結構，每一該些疊對結構由欲進行對準之二或更多層所組成；對該些場之一內次群組之一對應第一數量的疊對結構處測量一第一數量的疊對狀況，其中該內次群組之該些場排列在該半導體晶圓表面之一中央區中；對該些場之一外次群組之一對應第二數量的疊對結構處測量一第二數量的疊對狀況，其中該外次群組之相鄰之該些場排列在鄰近該半導體晶圓表面之一周圍邊緣，其中該第二數量大於該第一數量；以及根據所測量到之該第一數量的疊對狀況與所測量到之 該第二數量的疊對狀況，判斷二或更多層之一對準狀況。
  8. 如請求項7所述之方法，其中測量該半導體晶圓表面上方之該些場之至少75%中的至少一對應疊對結構之至少一疊對狀況。
  9. 一種度量系統，包含：一光源，以朝該度量系統之一光軸供應光；一可動平台，配置以將具有一或多個疊對結構之一晶圓保持在該可動平台上，如此來自該光源之光照射在該或該些疊對結構上；以及一成像裝置，設置以測量該晶圓上之一內場中之一對應第一數量的疊對結構處的一第一數量的疊對狀況，其中該內場排列在該晶圓之一中央區中；其中該成像裝置更設置來測量一外場中之一對應第二數量的疊對結構處的一第二數量的疊對狀況，其中該外場包含在鄰近該晶圓之一周圍邊緣的一外區中，其中該第二數量大於該第一數量。
  10. 如請求項9所述之度量系統，更包含一控制器，配置以根據所測量到之該第一數量的疊對狀況與所測量到之該第二數量的疊對狀況，來判斷該晶圓之表面的晶圓地形、或該晶圓上之二或更多圖案化層之一對準狀況。
TW102122548A 2013-02-27 2013-06-25 疊對取樣方法與度量系統 TWI487003B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/778,386 US9176396B2 (en) 2013-02-27 2013-02-27 Overlay sampling methodology

Publications (2)

Publication Number Publication Date
TW201434072A TW201434072A (zh) 2014-09-01
TWI487003B true TWI487003B (zh) 2015-06-01

Family

ID=51387815

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102122548A TWI487003B (zh) 2013-02-27 2013-06-25 疊對取樣方法與度量系統

Country Status (2)

Country Link
US (2) US9176396B2 (zh)
TW (1) TWI487003B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9176396B2 (en) * 2013-02-27 2015-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. Overlay sampling methodology
US9646896B2 (en) * 2013-07-12 2017-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Lithographic overlay sampling
US9568842B2 (en) * 2015-04-27 2017-02-14 United Microelectronics Corp. Overlay operation method and overlay control method
KR102287757B1 (ko) 2015-05-26 2021-08-09 삼성전자주식회사 오버레이 교정 데이터를 수정하는 방법
US9841687B2 (en) 2015-07-14 2017-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Synchronized integrated metrology for overlay-shift reduction
US10061211B2 (en) 2016-02-17 2018-08-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method for layoutless overlay control
US9997348B2 (en) * 2016-09-28 2018-06-12 International Business Machines Corporation Wafer stress control and topography compensation
JP6942555B2 (ja) * 2017-08-03 2021-09-29 東京エレクトロン株式会社 基板処理方法、コンピュータ記憶媒体及び基板処理システム
CN111580349A (zh) * 2020-05-28 2020-08-25 上海华力集成电路制造有限公司 晶圆迭加异常补偿方法及晶圆迭加异常信息量测方法
US12014961B2 (en) * 2021-04-19 2024-06-18 Nanya Technology Corporation Method of semiconductor overlay measuring and method of semiconductor structure manufacturing
TWI835363B (zh) * 2022-10-24 2024-03-11 華邦電子股份有限公司 半導體晶圓、疊對偏移的處理裝置及其方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW563042B (en) * 2001-02-26 2003-11-21 Macronix Int Co Ltd Overlay error mode, its sampling strategy procedure and device using the mode and strategy procedure
US20080228435A1 (en) * 2007-03-14 2008-09-18 Korea Advanced Institute Of Science And Technology Measurement system for correcting overlay measurement error

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5978085A (en) * 1997-03-07 1999-11-02 Litel Instruments Apparatus method of measurement and method of data analysis for correction of optical system
US5877861A (en) * 1997-11-14 1999-03-02 International Business Machines Corporation Method for overlay control system
US6541283B1 (en) * 1999-10-21 2003-04-01 Koninklijke Philips Electronics N.V. Method for determining magnification error portion of total misalignment error in a stepper
US6639676B1 (en) * 1999-10-21 2003-10-28 Koninklijke Philips Electronics N.V. Method for determining rotational error portion of total misalignment error in a stepper
US6833221B2 (en) * 2001-01-05 2004-12-21 Litel Instruments Method and apparatus for proper ordering of registration data
DE60108082T2 (de) 2001-05-14 2005-10-13 Infineon Technologies Ag Verfahren zu Durchführung einer Ausrichtungsmessung von zwei Mustern in unterschiedlichen Schichten eines Halbleiterwafers
US6906780B1 (en) * 2001-09-20 2005-06-14 Litel Instruments Method and apparatus for self-referenced dynamic step and scan intra-field lens distortion
US6638671B2 (en) * 2001-10-15 2003-10-28 International Business Machines Corporation Combined layer-to-layer and within-layer overlay control system
US6948149B2 (en) * 2004-02-19 2005-09-20 Infineon Technologies, Ag Method of determining the overlay accuracy of multiple patterns formed on a semiconductor wafer
JP4715749B2 (ja) * 2004-08-19 2011-07-06 株式会社ニコン アライメント情報表示方法とそのプログラム、アライメント方法、露光方法、デバイス製造方法、表示システム、表示装置
JP4890846B2 (ja) * 2005-12-08 2012-03-07 キヤノン株式会社 計測装置、計測方法、露光装置、及びデバイス製造方法
US7642021B2 (en) * 2007-01-23 2010-01-05 Texas Instruments Incorporated Method of mapping lithography focus errors
US8203695B2 (en) * 2008-11-03 2012-06-19 Micron Technology, Inc. Photolithography systems and associated methods of focus correction
US9436080B2 (en) * 2010-12-17 2016-09-06 Carl Zeiss Sms Gmbh Method and apparatus for correcting errors on a wafer processed by a photolithographic mask
US8837810B2 (en) * 2012-03-27 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for alignment in semiconductor device fabrication
US8703368B2 (en) * 2012-07-16 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Lithography process
US9240360B2 (en) 2012-07-25 2016-01-19 International Business Machines Corporation Run-to-run control utilizing virtual metrology in semiconductor manufacturing
US9164398B2 (en) * 2013-02-27 2015-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Overlay metrology method
US9176396B2 (en) * 2013-02-27 2015-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. Overlay sampling methodology
US9123583B2 (en) * 2013-07-12 2015-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Overlay abnormality gating by Z data
US9189705B2 (en) * 2013-08-08 2015-11-17 JSMSW Technology LLC Phase-controlled model-based overlay measurement systems and methods
US9053284B2 (en) * 2013-09-04 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for overlay control

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW563042B (en) * 2001-02-26 2003-11-21 Macronix Int Co Ltd Overlay error mode, its sampling strategy procedure and device using the mode and strategy procedure
US20080228435A1 (en) * 2007-03-14 2008-09-18 Korea Advanced Institute Of Science And Technology Measurement system for correcting overlay measurement error

Also Published As

Publication number Publication date
TW201434072A (zh) 2014-09-01
US9176396B2 (en) 2015-11-03
US9927719B2 (en) 2018-03-27
US20160033878A1 (en) 2016-02-04
US20140240703A1 (en) 2014-08-28

Similar Documents

Publication Publication Date Title
TWI487003B (zh) 疊對取樣方法與度量系統
US9316925B2 (en) Methods for monitoring source symmetry of photolithography systems
US7933015B2 (en) Mark for alignment and overlay, mask having the same, and method of using the same
CN107818983B (zh) 一种标记图形及其形成方法
KR100787941B1 (ko) 중첩 마크를 갖는 포토 마스크 및 반도체 장치의 제조 방법
US7288848B2 (en) Overlay mark for measuring and correcting alignment errors
US10566290B2 (en) Alignment mark and measurement method thereof
CN106154741B (zh) 掩模板、散焦量的测试方法及其测试系统
TW201237990A (en) A semiconductor device comprising a die seal having an integrated alignment mark
US10707175B2 (en) Asymmetric overlay mark for overlay measurement
CN107316823B (zh) 一种离子注入层图形套准偏差的检测方法
US9646896B2 (en) Lithographic overlay sampling
US9355923B2 (en) Semiconductor device with an overlay mark including segment regions surrounded by a pool region
CN102200696B (zh) 利用聚焦与曝光量矩阵确定最佳光刻工艺参数的方法
KR20160052198A (ko) 다이들의 위치 정보를 획득하는 방법
US10119811B2 (en) Alignment mark, method of measuring wafer alignment, and method of manufacturing a semiconductor device using the method of measuring wafer alignment
TW201539159A (zh) 重疊標記組以及選擇測量重疊誤差之配方的方法
US7136520B2 (en) Method of checking alignment accuracy of patterns on stacked semiconductor layers
US9978625B2 (en) Semiconductor method and associated apparatus
KR20130062697A (ko) 오버레이 버니어 및 이를 이용한 오버레이 정확도 측정방법
KR20080096297A (ko) 반도체 소자의 오버레이 마크
JP2007080915A (ja) 重ね合わせ精度測定マーク
CN105759563B (zh) 光罩以及光罩或晶圆沾污的检测方法
KR20120005253A (ko) 반도체 메모리 디바이스의 오버레이 버니어
KR20080092553A (ko) 오버레이 측정 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees