TWI476493B - 畫素結構 - Google Patents

Description

畫素結構

本發明是有關於一種畫素結構，且特別是有關於一種共平面切換型(In-Plane Switching，IPS)電極的畫素結構。

垂直配向-共平面切換型(Vertically Alignment In-Plane Switching，VA-IPS)液晶顯示面板是採用垂直配向形式的液晶搭配共平面切換型的畫素電極，以兼具兩者的特性，其中畫素電極通常具有多個分支以及位於分支之間的配向狹縫。在VA-IPS液晶顯示面板中，未施加電壓時，液晶垂直站直，使得光無法穿透。當施加電壓時，畫素電極分支兩旁的電場較強，因此該處的液晶會先傾倒。然而，畫素電極分支之間的狹縫處的電場較弱，且該處的液晶受到兩側已傾倒的液晶推擠，故有部分區域的液晶仍維持站直。因此，畫素電極的分支之間形成有錯向線(disclination line)。

一般來說，當所施加的電壓由大電壓切換至小電壓時，若狹縫中間處存在有站直液晶，則狹縫兩側處的液晶會各別受到液晶彈力拉扯，因而回到正確倒向。然而，若是畫素電極分支之間的液晶皆躺平而無站直液晶，則狹縫中間處的躺平液晶會同時 受到兩側相反方向彈力拉扯，因而不易回到站直狀態。如此一來，會導致錯向線異常或消失，造成液晶顯示面板有畫面遲滯(image retention)的現象。

在目前常用的VA-IPS液晶顯示面板中，位於畫素電極分支之間且原本站直的液晶，可能會受到金屬走線(例如閘極、資料線、共用電極等)的電場干擾而躺平。此外，這些躺平的液晶會沿著錯向線影響其他液晶倒向，導致畫素電極分支之間的站直液晶依序躺平。也就是說，內部金屬走線的電場干擾可能會導致錯向線異常或消失，使得液晶顯示面板具有畫面遲滯的缺點。

本發明提供一種畫素結構，可改善液晶顯示面板的畫面遲滯的問題。

本發明提出一種畫素結構，包括資料線、掃描線、主動元件、第一電極以及第二電極。主動元件與資料線以及掃描線電性連接。第一電極包括第一主幹部以及多個第一分支部。多個第一分支部由第一主幹部延伸，其中至少相鄰的兩個第一分支部與第一主幹部之間具有兩個銳角夾角。第二電極以及第一電極其中之一與主動元件電性連接。第二電極包括第二主幹部以及多個第二分支部。多個第二分支部由第二主幹部延伸。第二分支部與第一分支部交錯配置。

基於上述，在本發明的畫素結構中，至少相鄰的兩個第 一分支部與第一主幹部之間具有兩個銳角夾角。銳角夾角處的液晶受到較弱的電場而仍維持站直，因此有助於使在畫素電極的分支部之間所形成的錯向線更加穩定，進而可避免液晶顯示面板發生畫面遲滯的問題。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

10‧‧‧第一基板

12‧‧‧畫素陣列層

20‧‧‧第二基板

30‧‧‧液晶材料

50‧‧‧液晶顯示面板

100、200、300、400、500‧‧‧畫素結構

110‧‧‧第一電極

110a‧‧‧第一狹縫

110a1、120a1‧‧‧窄狹縫

110a2、120a2‧‧‧寬狹縫

112‧‧‧第一主幹部

114‧‧‧第一分支部

116、216、316‧‧‧第一突出部

116a、116b、216a、216b、316a‧‧‧第一邊緣

116c、126c、216c、226c、316c、326c‧‧‧突出端

120‧‧‧第二電極

120a‧‧‧第二狹縫

122‧‧‧第二主幹部

124‧‧‧第二分支部

126、226、326‧‧‧第二突出部

126a、126b、226a、226b、326a‧‧‧第二邊緣

132、134、232、234、332、334‧‧‧間隙

142、144、146‧‧‧接觸窗

150‧‧‧狹縫

CH1、CH2‧‧‧通道層

CL‧‧‧共用線

d1、d1’、d2、d2’、d5‧‧‧間距

D1、D2‧‧‧汲極

DL‧‧‧資料線

G1、G2‧‧‧閘極

T1、T2‧‧‧主動元件

S1、S2‧‧‧源極

SL‧‧‧掃描線

θ 1、θ 2、θ 3、θ 4‧‧‧銳角夾角

圖1為依照本發明的液晶顯示面板的剖面示意圖。

圖2為依照本發明的第一實施例的畫素結構的上視示意圖。

圖3為依照本發明的第二實施例的畫素結構的上視示意圖。

圖4為依照本發明的第三實施例的畫素結構的上視示意圖。

圖5為依照本發明的第四實施例的畫素結構的上視示意圖。

圖6為依照本發明的第五實施例的畫素結構的上視示意圖。

圖1為依照本發明的液晶顯示面板的剖面示意圖。在本實施例中，液晶顯示面板50例如是垂直配向-共平面切換型(Vertically Alignment In-Plane Switching，VA-IPS)液晶顯示面板或其他合適的共平面切換型液晶顯示面板。在下文中，本發明的實施例將以液晶顯示面板50為VA-IPS液晶顯示面板為例來說明。

請參照圖1，液晶顯示面板50包括第一基板10、畫素陣列層12、第二基板20以及液晶材料30。

第一基板10之材質可為玻璃、石英、有機聚合物或是金屬等等。第一基板10上包括配置有畫素陣列層12，所述畫素陣列層12是由多個畫素結構所構成，而畫素結構之設計將於後文中詳細地描述。

第二基板20位於第一基板10的對向。第二基板20之材質可為玻璃、石英或有機聚合物等等。根據本發明之另一實施例，第二基板20上可更包括設置有彩色濾光陣列層(未繪示)，其包括紅、綠、藍色濾光圖案。另外，第二基板20上可更包括設置遮光圖案層(未繪示)，其又可稱為黑矩陣，其設置於彩色濾光陣列層的圖案之間。

液晶材料30位於第一基板10上的畫素陣列層12與第二基板20之間。液晶材料30包括多個液晶分子(未繪示)。在本實施例中，當液晶顯示面板50為VA-IPS液晶顯示面板時，則液晶材料30例如是垂直配向型液晶層。

在下文中，將針對依照本發明的畫素陣列層12的畫素結構進行詳細地描述。

圖2為依照本發明的第一實施例的畫素結構的上視示意圖。為了清楚地說明本發明之實施例，圖2僅繪示出圖1之液晶顯示面板50的畫素陣列層12的其中一個畫素結構100，此領域技術人員應可以理解，圖1之畫素陣列層12實際上即是由多個圖2 所示之畫素結構100組成陣列形式所構成。

請參照圖2，畫素結構100包括掃描線SL、資料線DL、共用線CL、主動元件T1、T2、第一電極110以及第二電極120。

掃描線SL與資料線DL的延伸方向不相同，較佳的是掃描線SL的延伸方向與資料線DL的延伸方向垂直。此外，掃描線SL與資料線DL是位於不相同的膜層，且兩者之間夾有絕緣層(未繪示)。掃描線SL與資料線DL主要用來傳遞驅動此畫素結構100的驅動訊號。再者，共用線CL平行於掃描線SL。掃描線SL、資料線DL以及共用線CL一般是使用金屬材料。然而，本發明不限於此。根據其他實施例，掃描線SL、資料線DL以及共用線CL也可以使用其他導電材料例如是包括合金、金屬材料的氧化物、金屬材料的氮化物、金屬材料的氮氧化物或是金屬材料與其它導電材料的堆疊層。

主動元件T1、T2與掃描線SL以及資料線DL電性連接。在此，主動元件T1、T2例如是薄膜電晶體，其中主動元件T1包括閘極G1、通道層CH1、汲極D1以及源極S1，而主動元件T2包括閘極G2、通道層CH2、汲極D2以及源極S2。閘極G1、G2與掃描線SL電性連接，源極S1、S2與資料線DL電性連接。換言之，當有控制訊號輸入掃描線SL時，掃描線SL與閘極G1、G2之間會電性導通；當有控制訊號輸入資料線DL時，資料線DL會與源極S1、S2電性導通。通道層CH1位於閘極G1之上方並且位於源極S1與汲極D1的下方，而通道層CH2位於閘極G2之上 方並且位於源極S2與汲極D2的下方。本實施例之主動元件T1、T2是以底部閘極型薄膜電晶體為例來說明，但本發明不限於此。在其他實施例中，主動元件T1、T2也可以是頂部閘極型薄膜電晶體。

在主動元件T1、T2的閘極G1、G2上更覆蓋有絕緣層(未繪示)，其又可稱為閘極絕緣層。另外，在主動元件上可更覆蓋有另一絕緣層(未繪示)，其又可稱為保護層。閘極絕緣層與保護層的材料例如是包括無機材料、有機材料或上述之組合。無機材料例如是包括氧化矽、氮化矽、氮氧化矽或上述至少二種材料的堆疊層。

第一電極110與主動元件T1電性連接，而第二電極120與主動元件T2電性連接。更詳細來說，第一電極110可透過接觸窗142、144與主動元件T1的汲極D1電性連接，而第二電極120可透過接觸窗146與主動元件T2的汲極D2電性連接。然而，本發明不限於此。在其他實施例中，第一電極110亦可以是與共用線CL電性連接，或者是第二電極120與共用線CL電性連接。也就是說，只要第二電極120以及第一電極110其中之一與主動元件電性連接即可。舉例來說，可以是第二電極120以及第一電極110其中之一與主動元件電性連接且另一者電性連接至共用電壓Vcom，或者是第二電極120以及第一電極110兩者皆與主動元件電性連接。

第一電極110與第二電極120例如是圖案化的畫素電 極。因此，第一電極110與第二電極120例如是透明導電層，其包括金屬氧化物，例如是銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物、或其它合適的氧化物、或者是上述至少二者之堆疊層。然而，本發明不限於此。在其他實施例中第一電極110與第二電極120亦可為金屬材質。

第一電極110包括第一主幹部112以及多個第一分支部114。多個第一分支部114由第一主幹部112延伸，且兩相鄰的第一分支部114之間具有第一狹縫110a，其中第一狹縫110a具有間距d1。

第二電極120包括第二主幹部122以及多個第二分支部124。多個第二分支部124由第二主幹部122延伸，且兩相鄰的第二分支部124之間具有第二狹縫120a，其中第二狹縫120a具有間距d2。

再者，第二分支部124與第一分支部114彼此交錯配置。因此，第一電極110之每一第一分支部114位於第二狹縫120a中，且第二電極120之每一第二分支部124位於第一狹縫110a中。此外，在本實施例中，每一第一分支部114與鄰近的第二分支部124例如是彼此平行設置，但本發明不限於此。在其他實施例中，每一第一分支部114與鄰近的第二分支部124亦可以是彼此不平行設置，或者是本領域的技術人員所周知的其他合適的設置方式。

在本實施例中，第一主幹部112具有第一突出部116，第一突出部116位於第一狹縫110a中。更詳細來說，第一突出部116 具有兩個第一邊緣116a、116b，其中一個第一邊緣116a由第一主幹部112與第一分支部114的交界處延伸，另一個第一邊緣116b由第一分支部114延伸，以使得相鄰的兩個第一分支部114與第一突出部116的所述兩個第一邊緣116a、116b之間形成兩個銳角夾角θ 1、θ 2。在本實施例中，兩個銳角夾角θ 1、θ 2的角度例如是相同的，但本發明不限於此。在其他實施例中，兩個銳角夾角θ 1、θ 2的角度亦可以是不同的。再者，在所述兩個第一邊緣116a、116b的交會處具有突出端116c。突出端116c與第二電極120的其中一個第二分支部124對準設置，且第一突出部116之突出端116c與所述第二分支部124之間具有間隙132。

同樣地，第二主幹部122具有第二突出部126，第二突出部126位於第二狹縫120a中。更詳細來說，第二突出部126具有兩個第二邊緣126a、126b，其中一個第二邊緣126a由第二主幹部122與第二分支部124的交界處延伸，另一個第二邊緣126b由第二分支部124延伸，以使得相鄰的兩個第二分支部124與第二突出部126的所述兩個第二邊緣126a、126b之間形成兩個銳角夾角θ 3、θ 4。在本實施例中，兩個銳角夾角θ 3、θ 4的角度例如是相同的，但本發明不限於此。在其他實施例中，兩個銳角夾角θ 3、θ 4的角度亦可以是不同的。再者，在所述兩個第二邊緣126a、126b的交會處具有突出端126c。突出端126c與第一電極110的其中一個第一分支部114對準設置，且第二突出部126之突出端126c與所述第一分支部114之間具有間隙134。

值得一提的是，在第一電極110的第一分支部114與第二電極120的第二分支部124之間具有狹縫150，其中狹縫150具有間距d5，且狹縫150的邊緣兩端具有電場較弱的兩個銳角夾角θ 2、θ 4。兩個銳角夾角θ 2、θ 4的角度可以是相同或不同的，本發明不特別限定。因此，所述兩個銳角夾角θ 2、θ 4處的液晶(未繪示)受到較弱的電場而仍維持站直。如此一來，由於在施加高電壓下仍能在狹縫150的邊緣兩端處保持有站直的液晶，故在兩個銳角夾角θ 2、θ 4處站直的液晶可有助於使一整條狹縫150中部分站直的液晶更加穩定地站直而形成錯向線，進而可避免液晶顯示面板50發生畫面遲滯的問題。

在上述圖2之實施例中，突出部(第一突出部116或第二突出部126)的其中一個邊緣由主幹部與分支部的交界處延伸，且另一個邊緣由分支部延伸。再者，突出部具有突出端，且突出端與另一電極的其中一個分支部對準設置。然而，本發明不限於此。在其他實施例中，所述突出部及其邊緣與突出端以及兩個銳角夾角亦可以是具有其他合適的形狀與配置，詳細說明如下。

圖3至圖6為依照本發明的第二至第五實施例的畫素結構的上視示意圖。圖3至圖6之實施例與上述圖2之實施例相似，因此相同或相似的元件以相同或相似的符號表示，且不再重複說明。

請參照圖3，圖3之實施例與上述圖2之實施例的不同之處在於突出部的形狀、兩個邊緣的延伸方式以及突出端的數量與 配置不同。更詳細來說，在畫素結構200中，第一突出部216的兩個第一邊緣216a、216b皆由第一主幹部112與第一分支部114的交界處延伸，以使得相鄰的兩個第一分支部114與第一突出部216的所述兩個第一邊緣216a、216b之間形成兩個銳角夾角θ 1、θ 2。兩個銳角夾角θ 1、θ 2的角度可以是相同或不同的，本發明不特別限定。再者，在本實施例中，第一突出部216例如是具有兩個第一突出端216c，第一突出端216c與第二電極120的其中一個第二分支部124可以不對準設置，且第一突出端216c與第二分支部124之間具有間隙232。

同樣地，第二突出部226的兩個第二邊緣226a、226b皆由第二主幹部122與第二分支部124的交界處延伸，以使得相鄰的兩個第二分支部124與第二突出部226的所述兩個第二邊緣226a、226b之間形成兩個銳角夾角θ 3、θ 4。兩個銳角夾角θ 3、θ 4的角度可以是相同或不同的，本發明不特別限定。再者，在本實施例中，第二突出部226例如是具有兩個第二突出端226c，第二突出端226c與第一電極110的其中一個第一分支部114可以不對準設置，且第二突出端226c與第一分支部114之間具有間隙234。

然而，本發明不限於此。在其他實施例中，上述突出部(第一突出部216或第二突出部226)的數量亦可以是一個或多個，且突出部亦可以具有多個邊緣以及多個突出端，只要其中兩個邊緣可與相鄰的兩個分支部之間形成兩個銳角夾角且所有的突出端與 另一電極的其中一個分支部之間具有間隙即可。再者，第一突出部216與第二突出部226的形狀、尺寸、數量以及配置等可以是相同或不同的，且所述銳角夾角θ 1、θ 2、θ 3、θ 4的角度亦可以是相同或不同的。

此外，在其他實施例中，突出部的兩個邊緣亦可以是皆由分支部延伸，以使得相鄰的兩個分支部與突出部的所述兩個邊緣之間形成兩個銳角夾角。兩個銳角夾角的角度可以是相同或不同的，本發明不特別限定。

另外，在本實施例中，第一電極110與主動元件T1電性連接，而第二電極120與共用線CL電性連接(亦即，第二電極120電性連接至共用電壓Vcom)。

請參照圖4，圖4之實施例與上述圖2之實施例的不同之處在於突出部的形狀、兩個銳角夾角的形成方式以及突出端的數量與配置不同。更詳細來說，在畫素結構300中，第一突出部316的一個第一邊緣316a由第一主幹部112與第一分支部114的交界處延伸，以使得相鄰的兩個第一分支部114其中之一與第一突出部316的所述一個第一邊緣316a之間形成銳角夾角θ 1，且另一個第一分支部114與第一主幹部112之間形成銳角夾角θ 2。也就是說，相鄰的兩個第一分支部114與第一突出部316的所述一個第一邊緣316a以及第一主幹部112之間形成兩個銳角夾角θ 1、θ 2。兩個銳角夾角θ 1、θ 2的角度可以是相同或不同的，本發明不特別限定。再者，在本實施例中，第一突出部316例如是具有 兩個第一突出端316c，第一突出端316c與第二電極120的其中一個第二分支部124可以不對準設置，且第一突出端316c與第二分支部124之間具有間隙332。

同樣地，第二突出部326的一個第一邊緣326a由第二主幹部122與第二分支部124的交界處延伸，以使得相鄰的兩個第二分支部124其中之一與第二突出部326的所述一個第二邊緣326a之間形成銳角夾角θ 3，且另一個第二分支部124與第二主幹部122之間形成銳角夾角θ 4。也就是說，相鄰的兩個第二分支部124與第二突出部326的所述一個第二邊緣326a以及第二主幹部122之間形成兩個銳角夾角θ 3、θ 4。兩個銳角夾角θ 3、θ 4的角度可以是相同或不同的，本發明不特別限定。再者，在本實施例中，第二突出部326例如是具有兩個第二突出端326c，第二突出端326c與第一電極110的其中一個第一分支部114可以不對準設置，且第二突出端326c與第一分支部114之間具有間隙334。

然而，本發明不限於此。在其他實施例中，上述突出部(第一突出部316或第二突出部326)的數量亦可以是一個或多個，且突出部亦可以具有多個邊緣以及多個突出端，只要其中一個邊緣可與相鄰的兩個分支部其中之一之間形成一個銳角夾角且所有的突出端與另一電極的其中一個分支部之間具有間隙即可。再者，第一突出部316與第二突出部326的形狀、尺寸、數量以及配置等可以是相同或不同的，且所述銳角夾角θ 1、θ 2、θ 3、θ 4的角度亦可以是相同或不同的。

此外，在其他實施例中，突出部的一個邊緣亦可以是由分支部延伸，以使得相鄰的兩個分支部的其中之一與突出部的所述一個邊緣形成一個銳角夾角，而另一個分支部與主幹部之間形成一個銳角夾角。兩個銳角夾角的角度可以是相同或不同的，本發明不特別限定。

請參照圖5，圖5之實施例與上述圖2之實施例的不同之處在於兩個銳角夾角的配置不同。更詳細來說，在畫素結構400中，第一狹縫110a由至少一窄狹縫110a1以及至少一寬狹縫110a2組成，且所述兩個銳角夾角θ 1、θ 2是形成在窄狹縫110a1內。其中，窄狹縫110a1具有間距d1，寬狹縫110a2具有間距d1’，且間距d1’大於間距d1。再者，第二狹縫120a由至少一窄狹縫120a1以及至少一寬狹縫120a2組成，且所述兩個銳角夾角θ 3、θ 4是形成在窄狹縫120a1內。其中，窄狹縫120a1具有間距d2，寬狹縫120a2具有間距d2’，且間距d2’大於間距d2。

一般來說，當施加電壓時窄狹縫的電場較寬狹縫的電場強，因此在窄狹縫處的液晶會先傾倒。在本實施例中，由於窄狹縫的邊緣兩端具有電場較弱的兩個銳角夾角，因此可改善在窄狹縫處的液晶容易發生錯向線異常或消失的問題，進而可避免液晶顯示面板50發生畫面遲滯的問題。

值得一提的是，在上述圖2至圖5之實施例中兩個銳角夾角的配置方式僅為例示性說明，並非用以限定本發明的範疇。換句話說，在其他實施例中，亦可以根據需求將所述兩個銳角夾 角設計在所需的狹縫中，只要至少相鄰的兩個分支部與主幹部之間具有兩個銳角夾角即可。在此，可以是第一分支部與第一主幹部，或者是第二分支部與第二主幹部。亦即，本發明並不限定於需將所述兩個銳角夾角同時配置在第一狹縫與第二狹縫中(亦即，可僅配置在第一狹縫或第二狹縫中)，也不限定於需配置在窄狹縫中。

請參照圖6，圖6之實施例與上述圖2之實施例的不同之處在於兩個銳角夾角的配置不同。更詳細來說，在畫素結構500中，第一突出部116位於所有的第一狹縫110a中，且第二突出部126位於所有的第二狹縫120a中。如此一來，所有相鄰的兩個第一分支部114與第一突出部116的所述兩個第一邊緣116a、116b之間形成兩個銳角夾角θ 1、θ 2，且所有相鄰的兩個第二分支部124與第二突出部126的所述兩個第二邊緣126a、126b之間形成兩個銳角夾角θ 3、θ 4。然而，本發明不限於此。在其他實施例中，亦可以是使用上述實施例所述的任一種突出部，或者也可以任意組合使用上述突出部。

綜上所述，在本發明的畫素結構中，至少相鄰的兩個第一分支部與第一主幹部之間具有兩個銳角夾角。由於銳角夾角處的液晶受到較弱的電場而仍維持站直，因此有助於使在畫素電極的分支部之間所形成的錯向線更加穩定，進而可避免液晶顯示面板發生畫面遲滯的問題。也就是說，本發明之畫素結構能較佳地控制液晶分子的倒向，適於應用於諸如VA-IPS型液晶顯示面板等 共平面切換型液晶顯示面板中。如此一來，能避免液晶顯示面板具有畫面遲滯的缺點，使得採用此畫素結構的液晶顯示面板能具有較佳的顯示品質。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100‧‧‧畫素結構

110‧‧‧第一電極

110a‧‧‧第一狹縫

112‧‧‧第一主幹部

114‧‧‧第一分支部

116‧‧‧第一突出部

116a、116b‧‧‧第一邊緣

116c、126c‧‧‧突出端

120‧‧‧第二電極

120a‧‧‧第二狹縫

122‧‧‧第二主幹部

124‧‧‧第二分支部

126‧‧‧第二突出部

126a、126b‧‧‧第二邊緣

132、134‧‧‧間隙

142、144、146‧‧‧接觸窗

150‧‧‧狹縫

CH1、CH2‧‧‧通道層

CL‧‧‧共用線

d1、d2、d5‧‧‧間距

D1、D2‧‧‧汲極

DL‧‧‧資料線

G1、G2‧‧‧閘極

T1、T2‧‧‧主動元件

S1、S2‧‧‧源極

SL‧‧‧掃描線

θ 1、θ 2、θ 3、θ 4‧‧‧銳角夾角

Claims (22)

1. 一種畫素結構，包括：一資料線以及一掃描線；一主動元件，與該資料線以及該掃描線電性連接；一第一電極，該第一電極包括：一第一主幹部；以及多個第一分支部，由該第一主幹部延伸，其中至少相鄰的兩個第一分支部與該第一主幹部之間具有兩個銳角夾角；以及一第二電極，該第二電極以及該第一電極其中之一與該主動元件電性連接，且該第二電極包括：一第二主幹部；以及多個第二分支部，由該第二主幹部延伸，該些第二分支部與該些第一分支部交錯配置。
2. 如申請專利範圍第1項所述的畫素結構，其中相鄰的該些第一分支部之間具有一第一狹縫，相鄰的該些第二分支部之間具有一第二狹縫，該第一電極之每一第一分支部位於該第二狹縫中，且該第二電極之每一第二分支部位於該第一狹縫中。
3. 如申請專利範圍第2項所述的畫素結構，其中該第一主幹部具有至少一第一突出部，該至少一第一突出部位於該第一狹縫中，且所述相鄰的兩個第一分支部與該至少一第一突出部之間形成所述兩個銳角夾角。
4. 如申請專利範圍第3項所述的畫素結構，其中該至少一第 一突出部具有至少一突出端，該突出端與該些第二分支部的其中之一對準設置。
5. 如申請專利範圍第4項所述的畫素結構，其中該第一突出部之該突出端與所述第二分支部之間具有一間隙。
6. 如申請專利範圍第3項所述的畫素結構，其中該至少一第一突出部具有兩個第一邊緣，且所述相鄰的兩個第一分支部與所述兩個第一邊緣之間形成所述兩個銳角夾角。
7. 如申請專利範圍第6項所述的畫素結構，其中所述兩個第一邊緣由該第一主幹部延伸，或者是所述兩個第一邊緣由該些第一分支部延伸，或者是所述兩個第一邊緣其中一個由該第一主幹部延伸且另一個由該些第一分支部的其中一個延伸。
8. 如申請專利範圍第3項所述的畫素結構，其中該至少一第一突出部具有一個第一邊緣，且所述相鄰的兩個第一分支部其中之一與所述一個第一邊緣之間形成所述兩個銳角夾角其中之一。
9. 如申請專利範圍第8項所述的畫素結構，其中所述一個第一邊緣由該第一主幹部延伸，或者是由該第一分支部延伸。
10. 如申請專利範圍第2項所述的畫素結構，其中該些第一狹縫包括至少一窄狹縫以及至少一寬狹縫，且所述兩個銳角夾角是形成在該窄狹縫內。
11. 如申請專利範圍第1項所述的畫素結構，其中至少相鄰的兩個第二分支部與該第二主幹部之間具有兩個銳角夾角。
12. 如申請專利範圍第11項所述的畫素結構，其中相鄰的該 些第一分支部之間具有一第一狹縫，相鄰的該些第二分支部之間具有一第二狹縫，該第一電極之每一第一分支部位於該第二狹縫中，且該第二電極之每一第二分支部位於該第一狹縫中。
13. 如申請專利範圍第12項所述的畫素結構，其中該第二主幹部具有至少一第二突出部，該至少一第二突出部位於該第二狹縫中，且所述相鄰的兩個第二分支部與該至少一第二突出部之間形成所述兩個銳角夾角。
14. 如申請專利範圍第13項所述的畫素結構，其中該至少一第二突出部具有至少一突出端，該突出端與該些第一分支部的其中之一對準設置。
15. 如申請專利範圍第14項所述的畫素結構，其中該第二突出部之該突出端與所述第一分支部之間具有一間隙。
16. 如申請專利範圍第13項所述的畫素結構，其中該至少一第二突出部具有兩個第二邊緣，且所述相鄰的兩個第二分支部與所述兩個第二邊緣之間形成所述兩個銳角夾角。
17. 如申請專利範圍第16項所述的畫素結構，其中所述兩個第二邊緣由該第二主幹部延伸，或者是所述兩個第二邊緣由該些第二分支部延伸，或者是所述兩個第二邊緣其中一個由該第二主幹部延伸且另一個由該些第二分支部的其中一個延伸。
18. 如申請專利範圍第13項所述的畫素結構，其中該至少一第二突出部具有一個第二邊緣，且所述相鄰的兩個第二分支部其中之一與所述一個第二邊緣之間形成所述兩個銳角夾角其中之 一。
19. 如申請專利範圍第18項所述的畫素結構，其中所述一個第二邊緣由該第二主幹部延伸，或者是由該第二分支部延伸。
20. 如申請專利範圍第12項所述的畫素結構，其中該些第二狹縫包括至少一窄狹縫以及至少一寬狹縫，且所述兩個銳角夾角是形成在該窄狹縫內。
21. 如申請專利範圍第1項所述的畫素結構，其中每一第一分支部與鄰近的該第二分支部平行設置。
22. 如申請專利範圍第1項所述的畫素結構，其中相鄰的該些第一分支部與該些第二分支部之間具有一狹縫，該狹縫的邊緣兩端分別具有一個銳角夾角。