TWI474176B - 與自第一介面至第二介面之操作性轉變相關聯之裝置、電子設備及方法 - Google Patents

與自第一介面至第二介面之操作性轉變相關聯之裝置、電子設備及方法 Download PDF

Info

Publication number
TWI474176B
TWI474176B TW101107209A TW101107209A TWI474176B TW I474176 B TWI474176 B TW I474176B TW 101107209 A TW101107209 A TW 101107209A TW 101107209 A TW101107209 A TW 101107209A TW I474176 B TWI474176 B TW I474176B
Authority
TW
Taiwan
Prior art keywords
interface
locked state
state
memory
locked
Prior art date
Application number
TW101107209A
Other languages
English (en)
Other versions
TW201239635A (en
Inventor
Giulio Albini
Emanuele Confalonieri
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW201239635A publication Critical patent/TW201239635A/zh
Application granted granted Critical
Publication of TWI474176B publication Critical patent/TWI474176B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1466—Key-lock mechanism
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/4031—Coupling between buses using bus bridges with arbitration
    • G06F13/4036—Coupling between buses using bus bridges with arbitration and deadlock prevention
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G06F3/0622—Securing storage systems in relation to access
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0637—Permissions
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1052—Security improvement

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Storage Device Security (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Description

與自第一介面至第二介面之操作性轉變相關聯之裝置、電子設備及方法
本文中所揭示之標的係關於記憶體設備，且更特定言之，係關於記憶體中之區塊鎖定。
回應於對更快、更有效率之電腦處理系統之希望，已將注意力貫注於增加電腦系統之各種層級之輸送量。舉例而言，一個層級可包含記憶體系統，其中處理器可以比記憶體系統可處置之速率快的速率產生讀取或寫入請求。因此，用於處理操作能力不平衡之技術導致多通道記憶體設備之開發。大體而言，雙通道記憶體設備可併有兩個平行通道以同時操作，以減小涉及(例如)記憶體讀取/寫入操作之延時。詳言之，記憶體控制器可經由兩個單獨的平行通道將經定址之讀取或寫入指令信號傳輸至多個記憶體陣列或自多個記憶體陣列接收經定址之讀取或寫入指令信號。類似地，兩個單獨的主機介面可電連接至雙通道記憶體設備之各別通道。
將參看以下諸圖來描述非限制性及非詳盡實施方案，其中除非另有指定，否則相似參考數字貫穿各種圖指代相似部件。
貫穿本說明書的對「一個實施方案」、「一實施方案」或「特定實施方案」之引用意謂：結合(多個)所描述實施方案所描述的特定特徵、結構或特性可包括於所主張標的之 至少一實施方案中。因此，片語「在一個實例實施方案中」、「在一實例實施方案中」或「在特定實例實施方案中」在貫穿本說明書之各個地方的出現未必全部指代相同實施方案。此外，可在一或多個實施方案中組合特定特徵、結構或特性。
在一實例實施方案中，非揮發性記憶體設備可經由(例如，藉由)複數個相關聯介面與複數個主機處理器或其他類似邏輯通信。非揮發性記憶體設備可(例如)包含單通道記憶體設備或多通道記憶體設備。複數個介面中之兩個或兩個以上介面可為相同類型或不同類型。以非限制性實例說明，在特定實施方案中，一個介面可包含平行介面，而另一介面可包含串列介面。非揮發性記憶體設備可(例如)包含相變記憶體(PCM)、快閃記憶體或其類似者或前述各者之任何組合，但所主張標的不限於此等實例。
如本文中較詳細描述，在特定實例實施方案中，可提供一裝置，該裝置可包含記憶體及控制器(諸如，控制邏輯及/或控制韌體)。裝置可(例如)與電子設備(諸如，計算設備或系統、通信設備，或可經由兩個或兩個以上介面存取記憶體之任何相似的一或多個電子設備)一起使用。舉例而言，可提供控制器，以至少部分地基於與至少一其他介面相關聯的記憶體之至少一區塊之區塊鎖定狀態(在下文中被稱為「鎖定狀態」)，來管理或以其他方式判定相關聯於(例如，關於)至少一介面的記憶體之該至少一區塊之一鎖定狀態。舉例而言，控制器可判定相關聯於(例如， 支援)自一個介面至另一介面之操作性轉變之鎖定狀態。在特定實例實施方案中，控制器可至少部分地基於與一或多個介面相關聯之優先權方案而判定鎖定狀態。在特定實例實施方案中，控制器可至少部分地基於可與(例如)至少一介面操作性相關聯之寫入保護邏輯狀態而判定鎖定狀態。以非限制性實例說明，可經由可程式化邏輯、一或多個處理器、硬體開關等來設定寫入保護邏輯輸入信號。
在特定實例實施方案中，裝置可包含暫存器(例如，「鎖定」暫存器)，該暫存器可由一控制器選擇性地程式化以指示記憶體之一區塊之鎖定狀態，或記憶體之複數個區塊之鎖定狀態。因此，例如，控制器可使用該鎖定暫存器獲得(例如，儲存)指示一或多個鎖定狀態之電信號。在一些非限制性實例中，控制器可使鎖定暫存器內之電信號變為可適用於指示鎖定狀態，此情形可作為或可不作為自一個介面至另一介面之操作性轉變之部分改變。
記住此等實例，現參看圖1，圖1為展示根據一實例實施方案的記憶體設備100的示意圖。
可提供(例如)記憶體設備100，以用於利用表示呈待儲存於記憶體116中或自記憶體116擷取之二進位數位信號形式的資訊之一或多個電信號之電子設備中。因此，例如，記憶體設備100可用於電腦或其他相似計算平台、通信設備、機器等中(其中可由一或多個主機處理器存取記憶體設備100)。舉例而言，第一主機110可經由第一介面114存取記憶體設備100，且第二主機118可經由第二介面122存 取記憶體設備100。在特定時間，第一介面114或第二介面122可關於記憶體116之一或多個區塊或通道操作性地起作用。自一個介面至另一介面之切換可(例如)回應於操作性轉變程序(例如，在操作性轉變程序期間或回應於操作性轉變程序)而發生。操作性地起作用之介面(例如，基於硬體或韌體之計算或通信電路)可(例如)存取(例如，經由讀取或寫入操作)記憶體116之一或多個區塊或通道內之可適用記憶體胞。並非操作性地起作用之介面無法存取(例如)記憶體116之一或多個區塊或通道內之可適用記憶體胞。
在一特定實施方案中，如圖2中所展示，例如，第一主機可包含行動通信設備200之基頻處理器210或其類似者，而第二主機可包含經由網路介面240且可能經由其他邏輯230與行動通信設備200連接之外部遠端處理器250。邏輯230可(例如)提供額外信號緩衝或處理以支援對記憶體設備100之存取。在此實例實施方案中，基頻處理器210可經由第一介面114存取記憶體設備100，且外部主機處理器250可經由第二介面122存取記憶體設備100。當然，此情形僅為一實例。
如圖2中所說明，網路介面240可(例如)提供射頻(RF)介面，以允許外部主機處理器250經由無線介面與記憶體設備通信。在其他實例實施方案中，網路介面240可提供非無線介面(例如，經由一或多條導線、纜線、光纖、網路等)。在特定實例實施方案中，記憶體設備100可(例如)連同其他記憶體(諸如，動態隨機存取記憶體(DRAM)206， 在此實例中，可由基頻處理器210經由DRAM介面204存取DRAM 206)一起提供於多晶片封裝(MCP)202或其類似者上。此外，存在簡單說明之實例。
返回參看圖1，第一主機110可表示可經由第一介面114存取記憶體116之一或多個處理器或其他相似計算邏輯。第二主機118可表示可經由第二介面122存取記憶體116之一或多個處理器或其他相似計算邏輯(例如，基於硬體或韌體之計算電路)。
如先前所提及，在特定實例實施方案中，一些介面可在某一操作性或其他設計方面不同於其他介面。關於圖1，假定第一介面114及第二介面122在某一方面確實不同。以一非限制性實例說明，假定：至少部分地基於第一介面114與第二介面122之間的某一差異，關於與記憶體116之至少一區塊相關聯之至少一可識別鎖定狀態亦存在至少一差異。舉例而言，第一介面114可相關聯於(例如，支援或辨識)第二介面122並不相關聯於(例如，並不支援或辨識)的一或多個特定鎖定狀態，或第二介面122可相關聯於(例如，支援或辨識)第一介面114並不相關聯於(例如，並不支援或辨識)的一或多個特定鎖定狀態。在另一實例中，第一介面114可以不同於第二介面122之方式判定一或多個特定鎖定狀態，或第二介面122可以不同於第一介面114之方式判定一或多個特定鎖定狀態。在又一實例中，第一介面114可以不同於第二介面122之方式識別一或多個特定鎖定狀態，或第二介面122可以不同於第一介面114之方式識別 一或多個特定鎖定狀態。在圖1中，例如，將記憶體之複數個區塊展示並識別為126-1至126-m。為簡明起見，在此描述中，術語「區塊126」或「多個區塊126」可用作對該複數個區塊126-1至126-m中之一或多者之一般引用。
因此，記憶體設備100可(例如)包含控制器150，以操作性地管理第一介面114與第二介面122之間的關於記憶體116之至少一區塊126之鎖定狀態的特定差異。在一特定實例實施方案中，可提供控制器150，以判定相關聯於(例如，支援)第一介面114與第二介面122之間的操作性轉變之鎖定狀態，或反之亦然。
如圖1中所說明，控制器150可完全地或部分地提供於鎖定暫存器130(例如，於記憶體116中展示)中。在特定實例實施方案中，控制器150可完全地或部分地提供於第一介面114或第二介面122中。在特定其他實例實施方案中，控制器150可完全地或部分地提供於一或多個其他電路、設備等中。實際上，在特定實例實施方案中，例如，可經由經電腦可實施指令程式化之一或多個專用處理單元來實施控制器150，該等電腦可實施指令可或可能能夠儲存於非暫時性電腦可讀媒體(未圖示)上。
控制器150可(例如)實施或以其他方式支援用以進行以下操作之技術：在(例如)自第一介面114至第二介面122(或自第二介面122至第一介面114)之介面切換(例如，作為存取控制中之操作性轉變之部分)期間，管理記憶體116內之區塊鎖定。在特定實例實施方案中，可提供鎖定暫存器 130，以保留可適用於介面切換之區塊鎖定資訊。可經由(例如)作用中介面來存取鎖定暫存器130。
注意力接下來貫注於圖3，圖3包含說明實例程序300的流程圖，實例程序300可至少部分地實施於控制器150中(諸如，在圖1及圖2之記憶體設備100中)及/或藉由控制器150來實施。
在區塊302處，可起始一操作性轉變以在第一介面與第二介面之間切換。舉例而言，可在內部由控制器150、介面114或介面122起始操作性轉變，或在外部藉由一或多個處理器或其他相似計算邏輯或其任何組合起始操作性轉變。
在區塊304處，可獲得與第一介面(例如，最初作用中之介面，諸如第一介面114)相關聯的記憶體之至少一區塊之第一鎖定狀態。舉例而言，可自鎖定暫存器130(圖1)獲得藉由一或多個電信號表示之第一鎖定狀態。
在區塊306處，可至少部分地基於第一鎖定狀態，判定(例如，產生或以其他方式建立)與至少一第二介面(例如，下一個作用中介面，諸如第二介面122)相關聯的記憶體之區塊之第二鎖定狀態。舉例而言，可產生表示記憶體之區塊之第二鎖定狀態的一或多個電信號，且該一或多個電信號可用以程式化鎖定暫存器130之一可適用部分(例如，在區塊312處)。在特定實例實施方案中，在區塊308處，第二鎖定狀態可進一步至少部分地基於與第一介面及第二介面相關聯之優先權方案。在再其他實例實施方案中，在區 塊310處，第二鎖定狀態可進一步至少部分地基於與第一介面或第二介面相關聯之寫入保護邏輯狀態。
返回參看圖1，如所展示，記憶體116可包含複數個記憶體陣列124-1至124-n。如實例記憶體陣列124-1中所說明，記憶體陣列可包含複數個區塊126-1至126-m。如實例區塊126-1中所說明，記憶體區塊可包含複數個記憶體胞128-1至128-z。為簡明起見，在此描述中，術語「記憶體胞128」或「多個記憶體胞128」可用作對該複數個記憶體胞128-1至128-z中之一或多者之一般引用。記憶體胞128可(例如)置於表示邏輯位元(例如，「1」或「0」)之資料狀態下。
在此特定實例中，假定：可藉由第一介面及第二介面存取記憶體之所有區塊，且因而，時常地，第一介面及第二介面可選擇性地設定用於記憶體116之個別區塊之鎖定狀態。然而，所主張標的在此方面未必受限制。
以實例說明，一個鎖定狀態可指示(例如，識別或指定)記憶體116之一區塊126「已鎖定」，此情形可指示(例如，向介面或主機指示)該區塊中之記憶體胞128可能未經程式化或抹除，但可能被讀取。作為另一實例，一鎖定狀態可指示記憶體116之一區塊126「已解除鎖定」，此情形可指示該區塊中之記憶體胞128可能經程式化、抹除或讀取。作為再一實例，一鎖定狀態可指示記憶體116之一區塊126「已鎖住」，此情形可指示該區塊中之記憶體胞128可能未經程式化或抹除，但可能被讀取，且進一步指示可適當地 設定一寫入保護狀態(WP# 134)以允許將一「已鎖住」區塊之鎖定狀態設定至一「解除鎖定」狀態。
此等狀態僅為少數實例鎖定狀態，且因而，應理解，所主張標的在此方面未必受限制。舉例而言，在特定實施方案中，另一實例鎖定狀態可指示一額外「讀取保護」，該情形可進一步指示記憶體116之一區塊126內之記憶體胞128是否可能被讀取。
如所提及，假定第一介面114及第二介面122為不同類型。更具體言之，在此實例中，假定：第一介面114相關聯於(例如，支援)已解除鎖定、已鎖定及已鎖住狀態且已解除鎖定狀態可進一步至少部分地基於寫入保護邏輯狀態WP# 134，而第二介面122相關聯於已解除鎖定、已鎖定及已鎖住狀態，但不考慮WP#134。因此，在一實例實施方案中，可經由鎖定暫存器130使用控制器150來判定(例如，管理)記憶體116之一區塊126之鎖定狀態。舉例而言，鎖定暫存器130可包含一記憶體區塊之複數個位元132。通常可經由兩個介面存取鎖定暫存器130。
因此，如圖1中所說明，對於記憶體116之一區塊126，鎖定暫存器130可提供位元「B0」以指示「已鎖定」或「已解除鎖定」狀態(例如，等於邏輯「1」之B0可表示已鎖定狀態，且等於邏輯「0」之B0可表示已解除鎖定狀態)，及「B1」位元以指示「已鎖住」狀態(例如，等於邏輯「1」之B1表示已鎖住，且等於邏輯「0」之B1表示未鎖住或無所謂(don't care))。如下文之特定實例中所說明， 在介面可相關聯於(例如，使用)寫入保護(WP# 134)邏輯狀態(例如，經由接針或信號)的例子中，B1位元可充當「已鎖住」啟用器(enabler)。舉例而言，若B1等於邏輯「1」且WP# 134表示邏輯「0」，則可將區塊指示為已鎖住。請注意，在當前實例中，第一介面114確實使用(考慮)WP# 134。
記住此等實例，若在介面之間轉變記憶體116之至少一部分之操作性控制，則可能需要保留記憶體116之一可適用區塊126之一鎖定狀態作為一介面轉變之部分。為了進行此操作，可將鎖定暫存器130共同地提供於第一介面與第二介面之間，且記憶體設備100可將不同優先權指派給鎖定暫存器130中之鎖定位元132。舉例而言，可為位元B0指派比位元B1高的優先權。因此，例如，若位元B0等於邏輯「1」，則用於記憶體之一可適用區塊之鎖定狀態可包含已鎖定或已鎖住；相反地，若位元B0等於邏輯「0」，則用於記憶體之一可適用區塊之鎖定狀態可包含已解除鎖定。由於在此實例中，位元B1具有比位元B0低的優先權，故用於記憶體之一可適用區塊之鎖定狀態可取決於位元B0等於邏輯「1」，且可改變位元B1(例如，自邏輯「0」變至邏輯「1」)以指示已鎖住狀態。舉例而言，在寫入保護狀態(例如，WP# 134)供特定介面使用的情況下，位元B1等於邏輯「1」可設定已鎖住狀態之啟用，以使得在WP#表示邏輯「0」之情況下，一可適用區塊置於已鎖住狀態下。
因此，以實例說明，相關聯於(例如，關於)實例第一介面114及第二介面122之可能鎖定狀態可包含：
第一介面(I/F#1)(WP#,B1,B0)
(1,0,0)=已解除鎖定
(1,0,0)=已鎖定
(1,1,0)=已解除鎖定(啟用鎖住，但WP#=1)
(1,1,1)=已鎖定(啟用鎖住，但WP#=1)
(0,0,0)=已解除鎖定
(0,0,1)=已鎖定
(0,1,1)=已鎖住
第二介面(I/F2)(B1,B0)
(0,0)=已解除鎖定
(0,1)=已鎖定
(1,0)=已解除鎖定
(1,1)=已鎖住
舉例而言，在此實例中，為了在自第一介面114(例如，I/F#1)至第二介面122(例如，I/F#2)之介面轉變期間保留鎖定狀態，在圖3之程序300中之區塊306處，控制器150可實施或以其他方式支援以下實例轉換技術：
相反地，例如，為了在自第二介面122至第一介面114之介面轉變期間保留鎖定狀態，在圖3之程序300中之區塊306處，控制器150可實施或以其他方式支援以下實例轉換技術：
請注意，在此實例中，可能禁止(不使用)對應於(0,1,0)之鎖定狀態；且，在關於(1,1,0)鎖定狀態之WP#邏輯轉變之狀況下，所得鎖定狀態可包含(0,1,1)。又，在此實例中，在介面轉變之後，兩個鎖定狀態(1,1,1)及(1,1)分別自已鎖定狀態改變至已鎖住狀態，及自已鎖住狀態改變至已鎖定狀態。此情形為實例保留程序中之較少例外，但為大部分例子中可容忍之例外，此係由於在所得鎖定狀態下，可適用區塊可保持為至少受寫入保護。
在另一實例實施方案中，除保留記憶體116之區塊126之 鎖定狀態作為介面之操作性轉變之部分之外，控制器150亦可相關聯於(例如，實施或以其他方式支援)介面優先權方案。舉例而言，有可能對該等介面中之一者給予一較高優先權，以禁止介面改變設定至已鎖定狀態或已鎖住狀態之鎖定狀態。
舉例而言，若第一介面114具有比第二介面122高的優先權，則控制器150可實施或以其他方式支援一實例技術，如圖4之狀態圖400中所說明(例如，作為圖3之程序300中之區塊306、308或310的部分)，其中可指定以下狀態：
第一介面(I/F#1)(WP#,B1,B0)
(1,0,0)=已解除鎖定
(1,0,1)=已鎖定
(1,1,0)=已解除鎖定(啟用鎖住，但WP#=1)
(1,1,1)=已鎖定(啟用鎖住，但WP#=1)
(0,0,0)=已解除鎖定
(0,0,1)=已鎖定
(0,1,1)=已鎖住
第二介面(I/F#2)(B1,B0)
(0,0)=已解除鎖定
(0,1)=已鎖定
(1.0)=已解除鎖定
(1,1)=已鎖住
圖400展示四個代表性狀態，狀態係藉由圓圈來表示。在此實例中，根據上文所指定之鎖定狀態，在圓圈402 處，記憶體116之一或多個區塊126處於與第一介面114(I/F#1)相關聯之已解除鎖定狀態下。在圓圈404處，記憶體116之一或多個區塊126處於與I/F#1相關聯之已鎖定狀態或已鎖住狀態下。在圓圈406處，記憶體116之一或多個區塊126處於與第二介面122(I/F#2)相關聯之已解除鎖定狀態下。在圓圈408處，記憶體116之一或多個區塊126處於與I/F#2相關聯之已鎖定狀態或已鎖住狀態下。
亦在圖400中說明一優先權方案，其中，與區域410相關聯之操作性轉變與具有較高優先權且在作用中之IF#1有關，且與區域412相關聯之操作性轉變與具有較低優先權且在作用中之IF#2有關。各種圓圈之間的具有箭頭之線(單向或雙向的)表示一實例轉換技術，可至少部分地基於初始鎖定狀態、實例優先權方案及寫入保護邏輯狀態(例如，藉由邏輯150)而實施該實例轉換技術。
因此，如區域410中所說明，線420展示：藉由IF#1設定至已鎖定狀態或已鎖住狀態的記憶體116之區塊126之鎖定狀態可在狀態之間改變，或在IF#1在作用中時藉由IF#1改變至已解除鎖定狀態。同樣地，在並不重疊區域410的區域412之部分中，線460展示：藉由IF#2設定至已鎖定狀態或已鎖住狀態的記憶體116之區塊126之鎖定狀態可在狀態之間改變，或在IF#2在作用中時藉由IF#2改變至已解除鎖定狀態。
另外，作為IF#1與IF#2之間的操作性轉變之部分，線480展示：在圓圈402中具有已解除鎖定狀態的記憶體116 之區塊126在圓圈406中保持在已解除鎖定狀態下，且在圓圈406中具有已解除鎖定狀態的記憶體116之區塊126在圓圈402中保持在已解除鎖定狀態下。
作為自IF#2至IF#1之操作性轉變之部分，線440展示：在圓圈408中具有與IF#2相關聯(例如，如藉由IF#2設定)之已鎖定狀態或已鎖住狀態的記憶體116之區塊126在圓圈404中保持在已鎖定狀態或已鎖住狀態下。然而，作為自IF#1至IF#2之操作性轉變之部分，且在IF#1根據優先權方案具有較高優先權的情況下，虛線490展示：在圓圈404中具有與IF#1相關聯之已鎖定狀態或已鎖住狀態的記憶體116之區塊126無法隨後在圓圈406中藉由IF#2解除鎖定(例如，經由圓圈408)。此外，作為優先權方案及考慮可適用寫入保護邏輯狀態之結果，藉由IF#1設定至已鎖住狀態的記憶體116之區塊126無法隨後在圓圈408中藉由IF#2改變至已鎖定狀態。
儘管在上文所描述且在特定圖式中加以說明之實例中使用術語「第一介面」及「第二介面」，但此等術語在所主張標的中之使用未必意欲將標的限於該等所說明實例。實情為，術語「第一介面」及「第二介面」在敍述於所主張標的中時僅意欲區分兩個介面。此外，術語「第一介面」及「第二介面」在敍述於所主張標的中時不欲必定指示關於該兩個經區分介面之任何特定轉變序列或任何其他相似時間限制。
如本文中所使用之術語「及」、「或」及「及/或」可包 括多種含義，亦預期該多種含義至少部分地取決於使用此等術語所在之上下文。通常，「或」在用以使一清單(諸如，A、B或C)相關聯之情況下意欲意謂A、B及C(此處以包括性意義使用)，以及A、B或C(此處以排他性意義使用)。另外，如本文中所使用之術語「一或多個」可用以描述呈單數的任何特徵、結構或特性，或可用以描述特徵、結構或特性之複數個或某一其他組合。但是，應注意，此情形僅為一說明性實例且所主張標的不限於此實例。
本文中所描述之方法可至少部分地取決於根據特定特徵或實例之應用而藉由各種手段來實施。舉例而言，此等方法可連同軟體一起實施於硬體、韌體或其組合中。舉例而言，在硬體實施方案中，處理單元可實施於以下各者內：一或多個特殊應用積體電路(ASIC)、數位信號處理器(DSP)、數位信號處理設備(DSPD)、可程式化邏輯設備(PLD)、場可程式化閘陣列(FPGA)、處理器、控制器、微控制器、微處理器、電子設備、經設計以執行本文中所描述之功能的其他設備單元，或其組合。
在前述詳細描述中，已闡述眾多特定細節以提供對所主張標的之透徹理解。然而，熟習此項技術者將理解，可在無此等特定細節的情況下實踐所主張標的。在其他例子中，並未詳細描述一般熟習此項技術者可能已知之方法或裝置以便不使所主張標的晦澀難懂。
已依據對儲存於特定裝置或專用計算設備或平台之記憶 體內的二元狀態之操作的邏輯、演算法或符號表示呈現前述詳細描述之一些部分。在本特定說明書之上下文中，術語特定裝置或其類似者包括通用電腦(一旦其經程式化以依據來自程式軟體之指令執行特定功能)。演算法描述或符號表示為供一般熟習信號處理或相關技術者使用以將其工作之本質傳達給其他熟習此項技術者的技術之實例。此處且大體上將演算法視為產生所要結果之操作或類似信號處理之自相一致序列。在此上下文中，操作或處理涉及對物理量之物理操縱。通常，儘管未必，但此等量可採取能夠作為表示資訊之電子信號來儲存、轉移、組合、比較或以其他方式操縱的電信號或磁信號之形式。已證明以下情形時常為便利的：主要出於共同使用之原因，將此等信號稱為位元、資料、值、元素、符號、字元、項、數目、數字、資訊或其類似者。然而，應理解，所有此等或類似術語將與適當物理量相關聯且僅為便利的標籤。除非另外明確陳述，否則如自以下論述顯而易見，將瞭解，貫穿本說明書，利用諸如「處理」、「計算」、「運算」、「判定」、「建立」、「獲得」、「識別」、「選擇」、「產生」或其類似者之術語的論述可指代特定裝置(諸如，專用電腦或類似專用電子計算設備)之動作或程序。因此，在本說明書之上下文中，專用電腦或類似專用電子計算設備能夠操縱或變換信號，該等信號通常表示為專用電腦或類似專用電子計算設備之記憶體、暫存器或其他資訊儲存設備、傳輸設備或顯示設備內的實體電子量或磁量。在此特定專利申請案之上 下文中，術語「特定裝置」可包括通用電腦(一旦其經程式化以依據來自程式軟體之指令執行特定功能)。
在一些情況下，記憶體設備之操作(諸如，自二進位「一」至二進位「零」之狀態改變，或自二進位「零」至二進位「一」之狀態改變)(例如)可包含諸如實體變換的變換。關於特定類型之記憶體設備，此實體變換可包含物品至不同狀態或事態之實體變換。舉例而言(但並非限制)，對於一些類型之記憶體設備，狀態改變可涉及電荷的累積及儲存或所儲存之電荷的釋放。同樣地，在其他記憶體設備中，狀態改變可包含磁定向之實體改變或變換，或分子結構上之實體改變或變換(諸如，自結晶至非晶形，或自非晶形至結晶)。在再其他記憶體設備中，實體狀態之改變可涉及諸如疊加、纏結或其類似者之量子力學現象，該等現象可涉及(例如)量子位元(qubit)。前述內容不欲為所有實例之詳盡清單，在該等實例中，記憶體設備中的自二進位「一」至二進位「零」或自二進位「零」至二進位「一」之狀態改變可包含諸如實體變換之變換。實情為，意欲將前述內容作為說明性實例。
電腦可讀(儲存)媒體通常可為非暫時性的或包含非暫時性設備。在此上下文中，非暫時性儲存媒體可包括有形之設備，該情形意謂：雖然設備具有具體實體形式，但設備可改變其實體狀態。因此，例如，非暫時性指代：不管此狀態改變如何，設備保持有形。
雖然已說明且描述了當前視為實例特徵之內容，但熟習 此項技術者將理解，在不脫離所主張標的之情況下，可進行各種其他修改且可取代等效物。另外，在不脫離本文中所描述之中心概念之情況下，可進行許多修改以使一特定情形適合於所主張標的之教示。
因此，預期所主張標的不限於所揭示之特定實例，而是該所主張標的亦可包括屬於隨附申請專利範圍及其等效物之範疇內的所有態樣。
100‧‧‧記憶體設備
110‧‧‧第一主機
114‧‧‧第一介面
116‧‧‧記憶體
118‧‧‧第二主機
122‧‧‧第二介面
124-1、……、124-n‧‧‧記憶體陣列
126‧‧‧區塊
126-1、……、126-m‧‧‧區塊
128-1、……、128-z‧‧‧記憶體胞
130‧‧‧鎖定暫存器
132‧‧‧位元
134‧‧‧WP#
150‧‧‧控制器/邏輯
200‧‧‧行動通信設備
202‧‧‧多晶片封裝(MCP)
204‧‧‧動態隨機存取記憶體(DRAM)介面
206‧‧‧動態隨機存取記憶體(DRAM)
210‧‧‧基頻處理器
230‧‧‧邏輯
240‧‧‧網路介面
250‧‧‧外部遠端處理器/外部主機處理器
300‧‧‧實例程序
400‧‧‧狀態圖
402‧‧‧圓圈
404‧‧‧圓圈
406‧‧‧圓圈
408‧‧‧圓圈
410‧‧‧區域
412‧‧‧區域
420‧‧‧線
440‧‧‧線
460‧‧‧線
480‧‧‧線
490‧‧‧虛線
圖1為展示根據一實施方案的包含記憶體設備之裝置的示意圖。
圖2為展示根據一實施方案的電子設備內之記憶體設備(例如，如圖1中)的示意圖。
圖3為根據一實施方案的用於操作記憶體設備(例如，如圖1中)之方法的流程圖。
圖4為說明根據一實施方案的與記憶體設備(例如，如圖1中)中之控制器有關的特定鎖定狀態轉變的狀態圖。
100‧‧‧記憶體設備
110‧‧‧第一主機
114‧‧‧第一介面
116‧‧‧記憶體
118‧‧‧第二主機
122‧‧‧第二介面
124-1、……、124-n‧‧‧記憶體陣列
126-1、……、126-m‧‧‧區塊
128-1、……、128-z‧‧‧記憶體胞
130‧‧‧鎖定暫存器
132‧‧‧位元
134‧‧‧WP#
150‧‧‧控制器/邏輯

Claims (36)

  1. 一種電子裝置，其包含：記憶體；及一控制器，其經組態以至少部分地基於與一第二介面相關聯的該記憶體之一區塊之一鎖定狀態，判定與一第一介面相關聯的該記憶體之該區塊之一鎖定狀態，其中該第一介面之鎖定狀態之一數目與該第二介面之鎖定狀態之一數目不同。
  2. 如請求項1之裝置，其中與該第一介面相關聯之該鎖定狀態跟與該第二介面相關聯之該鎖定狀態不同。
  3. 如請求項1之裝置，其中與該第一介面相關聯的該鎖定狀態不與該第二介面相關聯。
  4. 如請求項1之裝置，其中與該第二介面相關聯的該鎖定狀態不與該第一介面相關聯。
  5. 如請求項1之裝置，其中該控制器進一步經組態以：回應於自該第二介面至該第一介面之一操作性轉變而判定與該第一介面相關聯之該鎖定狀態。
  6. 如請求項1之裝置，其中該控制器進一步經組態以：至少部分地基於與該等介面中之至少一者相關聯之一優先權方案，判定該鎖定狀態。
  7. 如請求項1之裝置，其中該控制器進一步經組態以：至少部分地基於與該等介面中之至少一者相關聯之一寫入保護邏輯狀態，判定該鎖定狀態。
  8. 如請求項1之裝置，其進一步包含： 一暫存器；其中該控制器進一步經組態以：選擇性地程式化該暫存器之至少一部分，以指示與該第一介面相關聯之該鎖定狀態。
  9. 如請求項8之裝置，其中該控制器之至少一部分提供於該暫存器內。
  10. 如請求項8之裝置，其中該暫存器保留可適用於介面切換之區塊鎖定資訊。
  11. 如請求項8之裝置，其中該暫存器係可經由該等介面存取。
  12. 如請求項1之裝置，其中該控制器進一步經組態以：獲得指示與該第二介面相關聯的該鎖定狀態之第一信號；及將該等第一信號轉換成第二信號，該等第二信號指示與該第一介面相關聯的該鎖定狀態。
  13. 如請求項1之裝置，其中該等鎖定狀態包含以下各者中之至少一者：一已鎖定狀態、一已解除鎖定狀態或一已鎖住狀態。
  14. 如請求項1之裝置，其中該記憶體包含一多通道記憶體。
  15. 如請求項1之裝置，其中記憶體之該區塊包含一相變記憶體(PCM)胞。
  16. 如請求項1之裝置，進一步包含：該第一介面；及 該第二介面，其中該控制器之至少一部分提供於該等介面中之至少一者內。
  17. 如請求項1之裝置，其中該等介面中之至少一者經組態以提供對該記憶體之該區塊之一主機存取。
  18. 如請求項17之裝置，其中該第一介面包含至安置於一行動設備中之一第一主機的一非無線介面，且該第二介面包含至一第二主機之一無線介面。
  19. 如請求項1之裝置，其中與該第一介面相關聯之鎖定狀態跟與該第二介面相關聯之鎖定狀態具有一不同之相關聯之鎖定位元。
  20. 如請求項19之裝置，其中該鎖定位元與一寫入保護邏輯狀態相關聯。
  21. 如請求項1之裝置，其中該第一介面及該第二介面經組態以讀取於一已鎖定狀態或一已鎖住狀態之該記憶體之該區塊，且其中該第一介面及該第二介面經組態以不程式化或抹除於該已鎖定狀態或該已鎖住狀態之該記憶體之該區塊。
  22. 如請求項1之裝置，其中該第一介面之該鎖定狀態包含一已鎖定狀態、一已解除鎖定狀態及一已鎖住狀態，其中該第一介面之該已解除鎖定狀態係至少部分地基於一寫入保護邏輯狀態，且其中該第二介面之該鎖定狀態包含一已鎖定狀態、一已解除鎖定狀態及一已鎖住狀態，其中該第二介面之該已解除鎖定狀態並非至少部分地基 於該寫入保護邏輯狀態。
  23. 一種與自一第一介面至一第二介面之一操作性轉變相關聯之方法，該方法包含：獲得表示一記憶體之一區塊之一第一鎖定狀態的一信號，該第一鎖定狀態與該第一介面相關聯；及至少部分地基於該第一鎖定狀態而產生表示該記憶體之該區塊之一第二鎖定狀態的一信號，其中該第二鎖定狀態與該第二介面相關聯，其中該第一介面之鎖定狀態之一數目與該第二介面之鎖定狀態之一數目不同。
  24. 如請求項23之方法，其進一步包含：進一步至少部分地基於以下各者中之至少一者而產生表示該第二鎖定狀態之該信號：與該等介面相關聯之一優先權方案，或與該等介面中之至少一者相關聯之一寫入保護邏輯狀態。
  25. 如請求項23之方法，其中該第一鎖定狀態包含以下各者中之至少一者：一已鎖定狀態、一已解除鎖定狀態或一已鎖住狀態。
  26. 如請求項23之方法，其中該第一鎖定狀態與該第二鎖定狀態不同。
  27. 如請求項23之方法，其中該第二鎖定狀態具有不同於該第一鎖定狀態之相關聯之鎖定位元。
  28. 如請求項27之方法，其中該鎖定位元與一寫入保護邏輯狀態相關聯。
  29. 如請求項23之方法，其中該第一介面及該第二介面經組態以讀取於一已鎖定狀態或一已鎖住狀態之該記憶體之該區塊，且其中該第一介面及該第二介面經組態以不程式化或抹除於該已鎖定狀態或該已鎖住狀態之該記憶體之該區塊。
  30. 如請求項23之方法，其中該第一介面之該鎖定狀態包含一已鎖定狀態、一已解除鎖定狀態及一已鎖住狀態，其中該第一介面之該已解除鎖定狀態係至少部分地基於一寫入保護邏輯狀態，且其中該第二介面之該鎖定狀態包含一已鎖定狀態、一已解除鎖定狀態及一已鎖住狀態，其中該第二介面之該已解除鎖定狀態並非至少部分地基於該寫入保護邏輯狀態。
  31. 一種電子設備，其包含：記憶體；複數個介面，其經組態以至少部分地基於與該記憶體之一區塊相關聯之一鎖定狀態，提供對該記憶體之該區塊之選擇性存取，該複數個介面包含一第一介面及一第二介面，且其中該第一介面進一步回應於與記憶體之該區塊相關聯之一寫入保護邏輯狀態，且該第二介面並不進一步回應於該寫入保護邏輯狀態；及一控制器，其經組態以：回應於自該第一介面至該第二介面之一操作性轉變，將該鎖定狀態自一已鎖定狀態改變至一已鎖住狀態；且回應於自該第二介面至該第一介面之一操作性轉變， 至少部分地基於該寫入保護邏輯狀態，選擇性地將該鎖定狀態自該已鎖住狀態改變至該已鎖定狀態，其中該第一介面之鎖定狀態之一數目與該第二介面之鎖定狀態之一數目不同。
  32. 如請求項31之電子設備，其進一步包含：一暫存器；其中該控制器進一步經組態以選擇性地程式化該鎖定暫存器之至少一部分以指示該鎖定狀態。
  33. 如請求項31之電子設備，其進一步包含：一主機，其中該第一介面經組態以將該記憶體之該區塊電連接至該主機。
  34. 如請求項31之電子設備，其進一步包含：一網路介面，其中該第二介面經組態以經由該網路介面將該記憶體之該區塊電連接至一主機。
  35. 如請求項31之電子設備，其中該第一介面及該第二介面經組態以讀取於該已鎖定狀態或該已鎖住狀態之該記憶體之該區塊，且其中該第一介面及該第二介面經組態以不程式化或抹除於該已鎖定狀態或該已鎖住狀態之該記憶體之該區塊。
  36. 如請求項31之電子設備，其中該第一介面之該鎖定狀態包含該已鎖定狀態、一已解除鎖定狀態及一已鎖住狀態，其中該第一介面之該已解除鎖定狀態係至少部分地 基於一寫入保護邏輯狀態，且其中該第二介面之該鎖定狀態包含一已鎖定狀態、一已解除鎖定狀態及該已鎖住狀態，其中該第二介面之該已解除鎖定狀態並非至少部分地基於該寫入保護邏輯狀態。
TW101107209A 2011-03-04 2012-03-03 與自第一介面至第二介面之操作性轉變相關聯之裝置、電子設備及方法 TWI474176B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/041,288 US8806164B2 (en) 2011-03-04 2011-03-04 Apparatus, electronic devices and methods associated with an operative transition from a first interface to a second interface

Publications (2)

Publication Number Publication Date
TW201239635A TW201239635A (en) 2012-10-01
TWI474176B true TWI474176B (zh) 2015-02-21

Family

ID=45955051

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101107209A TWI474176B (zh) 2011-03-04 2012-03-03 與自第一介面至第二介面之操作性轉變相關聯之裝置、電子設備及方法

Country Status (4)

Country Link
US (3) US8806164B2 (zh)
CN (1) CN103430162B (zh)
TW (1) TWI474176B (zh)
WO (1) WO2012120552A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI801073B (zh) * 2022-01-03 2023-05-01 華邦電子股份有限公司 多通道記憶體裝置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8918594B2 (en) 2010-11-16 2014-12-23 Micron Technology, Inc. Multi-interface memory with access control
US8806164B2 (en) 2011-03-04 2014-08-12 Micron Technology, Inc. Apparatus, electronic devices and methods associated with an operative transition from a first interface to a second interface
US9733731B2 (en) * 2014-05-12 2017-08-15 Atmel Corporation Timing synchronization of active stylus and touch sensor
JP2015215841A (ja) 2014-05-13 2015-12-03 株式会社東芝 メモリシステム
US10229883B2 (en) * 2016-10-01 2019-03-12 Intel Corporation Systems, methods, and apparatuses for implementing late fusing of processor features using a non-volatile memory

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5418938A (en) * 1991-12-27 1995-05-23 Fujitsu Limited Data management system having CPUs to each other via dual-port memory
TW507459B (en) * 1998-07-24 2002-10-21 Hughes Electronics Corp Air interface frame formats and the method and system for supporting same
TW200617668A (en) * 2004-07-14 2006-06-01 Silicon Optix Inc Cache memory management system and method
US7096324B1 (en) * 2000-06-12 2006-08-22 Altera Corporation Embedded processor with dual-port SRAM for programmable logic

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100204027B1 (ko) 1996-02-16 1999-06-15 정선종 이중면 비휘발성 메모리를 이용한 데이타베이스 회복 장치 및 그 방법
US6601126B1 (en) 2000-01-20 2003-07-29 Palmchip Corporation Chip-core framework for systems-on-a-chip
KR100543442B1 (ko) 2002-09-06 2006-01-23 삼성전자주식회사 불 휘발성 반도체 메모리 장치의 메모리 블록들의 쓰기방지 영역을 설정하는 장치
CN100533403C (zh) * 2004-07-14 2009-08-26 奥普提克斯晶硅有限公司 高速缓冲存储器管理系统和方法
US7716608B2 (en) * 2005-06-01 2010-05-11 Massachusetts Institute Of Technology Circuit synthesis with sequential rules
US7681004B2 (en) 2005-06-13 2010-03-16 Addmm, Llc Advanced dynamic disk memory module
US7949794B2 (en) 2006-11-02 2011-05-24 Intel Corporation PCI express enhancements and extensions
US20080162823A1 (en) 2007-01-02 2008-07-03 International Business Machines Corporation System and method for handling multiple aliased shadow register numbers to enhance lock acquisition
US8806164B2 (en) 2011-03-04 2014-08-12 Micron Technology, Inc. Apparatus, electronic devices and methods associated with an operative transition from a first interface to a second interface

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5418938A (en) * 1991-12-27 1995-05-23 Fujitsu Limited Data management system having CPUs to each other via dual-port memory
TW507459B (en) * 1998-07-24 2002-10-21 Hughes Electronics Corp Air interface frame formats and the method and system for supporting same
US7096324B1 (en) * 2000-06-12 2006-08-22 Altera Corporation Embedded processor with dual-port SRAM for programmable logic
TW200617668A (en) * 2004-07-14 2006-06-01 Silicon Optix Inc Cache memory management system and method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI801073B (zh) * 2022-01-03 2023-05-01 華邦電子股份有限公司 多通道記憶體裝置

Also Published As

Publication number Publication date
TW201239635A (en) 2012-10-01
CN103430162A (zh) 2013-12-04
US20150032927A1 (en) 2015-01-29
WO2012120552A1 (en) 2012-09-13
CN103430162B (zh) 2016-08-31
US20120226880A1 (en) 2012-09-06
US9189444B2 (en) 2015-11-17
US9529736B2 (en) 2016-12-27
US20160055103A1 (en) 2016-02-25
US8806164B2 (en) 2014-08-12

Similar Documents

Publication Publication Date Title
TWI474176B (zh) 與自第一介面至第二介面之操作性轉變相關聯之裝置、電子設備及方法
US10379782B2 (en) Host managed solid state drivecaching using dynamic write acceleration
US9804801B2 (en) Hybrid memory device for storing write data based on attribution of data stored therein
JP2022031959A (ja) 不揮発性のメモリシステム又はサブシステム
US11055251B2 (en) Storage device performing peer-to-peer communication with external device without intervention of host
US10853268B2 (en) Parity generating information processing system
TWI752556B (zh) 按需求之記憶體頁面大小
EP3477461A1 (en) Devices and methods for data storage management
US9195579B2 (en) Page replacement method and memory system using the same
US9489997B2 (en) Hardware assisted meta data lookup
JP5637963B2 (ja) 組込み型チャネル選択を備えるマルチチャネルメモリ
KR101920500B1 (ko) 데이터 저장 장치 및 그 동작 방법
US9372788B2 (en) Storage system and method of adjusting spare memory space in storage system
US9665501B1 (en) Self-encrypting data storage device supporting object-level encryption
KR20190054448A (ko) 호스트 메모리 버퍼를 사용하기 위해 호스트 장치와 속성 정보를 공유하는 스토리지 장치 및 그것을 포함하는 전자 장치
CN106021120B (zh) 存储系统及其操作方法
US11347420B2 (en) Attribute mapping in multiprotocol devices
KR20160024546A (ko) 데이터 저장 장치 및 그것의 동작 방법
US10346052B2 (en) Memory system with priority processing and operating method thereof
US20150205540A1 (en) Memory system including nonvolatile memory devices and operating method
US20210208808A1 (en) Host Supported Partitions in Storage Device
JP6348928B2 (ja) 永続ストレージにデータを格納するための方法およびストレージ機器
KR20160051367A (ko) 메모리 시스템 및 이의 동작 방법
US20230065395A1 (en) Command retrieval and issuance policy
US10642534B2 (en) Data storage device